JPS61270870A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61270870A
JPS61270870A JP60112606A JP11260685A JPS61270870A JP S61270870 A JPS61270870 A JP S61270870A JP 60112606 A JP60112606 A JP 60112606A JP 11260685 A JP11260685 A JP 11260685A JP S61270870 A JPS61270870 A JP S61270870A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
gate electrode
impurity diffusion
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60112606A
Other languages
English (en)
Inventor
Tatsuro Okamoto
岡本　龍郎
Masahiro Shimizu
雅裕 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60112606A priority Critical patent/JPS61270870A/ja
Priority to KR1019850008215A priority patent/KR890004464B1/ko
Priority to DE19863614793 priority patent/DE3614793A1/de
Publication of JPS61270870A publication Critical patent/JPS61270870A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6519—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being oxygen
    • H10P14/6522—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being oxygen introduced into a nitride material, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69394—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/066—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by forming silicides of refractory metals

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は半導体装置に関し、特に大規模集積回路（Ｖ
ＬＳＩ）に用いられるＭＯ８型電界効果トランジスタの
構造に関するものである。
［従来の技術］ 第３図は従来のＭＯ８型電界効果トランジスタを示す断
面図である。初めにこのトランジスタの構成について説
明する。図において、シリコン基・板１上に素子間分離
用の比較的厚い絶縁１１１２が選択的に形成されており
、この絶縁膜はたとえばシリコン酸化膜からなっている
。また、シリコン基板１上にソース・ドレイン領域とな
る不純物拡散層１５ａ、１５ｂが間隔を隔てて形成され
ている。
さらに、シリコン基板１上の不純物拡散層１５ａ。
１５ｂ１問にイオン注入法によりしきい値電圧制御用不
純物層１４が形成されている。このしき、い値電圧制御
用不純物層上にゲート絶縁膜となる比較的薄い絶縁膜３
０が形成されており、この絶縁膜はたとえばシリコン酸
化膜からなっている。絶縁膜３０上にＣＶＤ法などによ
りゲート電極となる多結晶シリコン膜４０が形成されて
おり、この多結晶シリコン膜は絶縁膜３０によりシリコ
ン基板１と絶縁されている。不純物拡散層１５ａ上およ
び多結晶シリコン１１４０上に＋ｉｖｙ絶縁１［１１ａ
が、不純物拡散層１５ｂ上および多結晶シリコンｌ１ｌ
Ｉ４０上に層間絶縁膜１１ｂが、不純物拡散層１５ｂ上
および絶縁膜２上に層間絶縁膜１１ｃがＣＶＤ法により
形成されている。１１問絶縁１１１１ａ、１１ｂにコン
タクト孔１２ａが、層間絶縁１１１１１）。
１１ｃにコンタクト孔１２ｂが写真製版とエツチング法
により選択的に形成されている。これらコンタクト孔、
１２ａ、１２ｂにそれぞれ配線用のアルミニウム合金１
！１３ａ、１３ｂが形成されている。このように、ＭＯ
８型電界効果トランジスタはソース・ドレイン、ゲート
より構成され、絶縁膜２によって隣接するトランジスタ
同士が電気的に分離されている。
次にこのトランジスタの動作について説明する。
ソース領域／ドレイン領ｍ闇に電圧を印加した状態でゲ
ート電極へ加える電圧をＩＩＩすることにより、ゲート
電極下のシリコン基板１表面部にチャンネルを形成する
／しないことでトランジスタをＯＮ、ＯＦＦさせる。
［発明が解決しようとする問題点コ ところで、ＭＯＳ型のダイナミックＲＡＭメモリ素子に
代表されるようにＬＳＩの高密度・高集積化が進むに従
い、平面方向だけでなく縦方向の素子構造の縮小化が行
なわれてきた。このような縮小化に伴い従来のＭＯ８型
電界効果トランジスタでは以下のような問題、ｒｊＩ題
が−あった。■ｉｉ！線膜の薄膜化、配線長の増大に伴
い配線抵抗が増し、素子の電気信号伝達特性が低下する
。このため、配線膜のシート抵抗を下げなければならな
い、■Ｍ　ＯＳ型電界効果トランジスタにおける短チャ
ンネル効果の防止に代表されるように、素子の不純物拡
散層の接合深さを浅くする必要があるが、その反面従来
のＭＯＳ型電界効果トランジスタではシート抵抗が上昇
し、不純物拡散層中での電気信号伝達特性が低下する。
したがって、浅い接合を有しかつシート抵抗の低い不純
物拡散層を形成しなければならない。
以上のような点については、従来のＭＯＳ型電界効果ト
ランジスタそのままでは根本的な解決は難しいのが現実
である。
この発明は上記のような問題点を解消するためになされ
たもので、ゲート電極とソース・ドレイン不純物拡散層
間の電気的絶縁特性が優れ、かつゲート電極およびソー
ス・ドレイン不純物拡散層のシート抵抗がともに低く、
かつ熱処理に対して安定で、かつ浅い接合を有する不純
物拡散層を備えた半導体装置を得ることを目的とする。
［問題点を解決するための手段］ この発明に係る半導体装置は、半導体シリコン基板上に
ソース・ドレイン領域ｉ域となる不純物拡散層を形成し
、上記基板上にゲート絶縁膜を形成し。
ゲート絶縁膜上に多結晶シリコンからなるゲート電極を
形成し、ゲート電極の側部に該ゲート電極と不純物拡散
層とを絶縁する絶縁膜を形成し、不純物拡散層上および
ゲート電極上に金属シリサイド膜を自己整合的に形成し
、金属シリサイド膜上および絶縁膜上に金属酸化膜を形
成し、金属酸化膜上に１１間絶縁膜を形成したものであ
る。
［作用］ この発明においては、金属シリサイド膜はゲニト電極お
よびソース・ドレイン領域のシート抵抗低減に寄与し、
金属酸化膜は、ゲートＮ極とソース・ドレイン領域間の
電気絶縁特性を向上させ、また金属シリサイド膜と層間
絶縁ＩＩ！間の熱処理に伴う反応を防止する。
［実施例〕 以下、この発明の実施例を図について説明する。
第１図はこの発明の実施例である半導体装置を示す断面
図である。この実施例においては、ゲート電極となる多
結晶シリコンｉｌｌ！４０の側部に該多結晶シリコン膜
とソース・ドレイン領域となる不純物拡散層９ａ　、９
１１とを絶縁する絶縁膜からなるサイドウオール５ａ　
、５ｂが形成されており、不純物拡散層９ａ上にチタン
シリサイド膜７ａが、多結晶シリコン１１４０上にチタ
ンシリサイド膜７Ｃが、不純物拡散層９ｂ上にチタンシ
リサイド膜７ｂが形成されており、チタンシリサイド膜
７ａ上、サイドウオール５ａ上、チタンシリサイド膜７
Ｃ上に酸化チタン１１１０ａが、チタシリサイド膜７ｂ
上、サイドウオール５ｂ上、チタンシリサイド膜７Ｃ上
に酸化チタン膜１０ｂが、チタンシリサイドｌ［７ｔｌ
上、比較的厚い絶縁膜２上に酸化チタンｌ１１１０ｃが
形成されており、これらの点を除いてはこの実施例の構
成は第３図の構成と同じである。
第２図（ａ）〜（ｈ）はこの発明の実施例である半導体
装置の製造方法の主要工程段階における状態を示す断面
図である。まず、シリコン基板１の主面上に素子間分離
用の、たとえばシリコン酸化膜からなる比較的厚い絶縁
膜２を選択的に形成。
する［第２図（ａ）］。次に、イオン注入法などにより
不純物をシリコン基板１上面に導入してしきい値電圧制
御用不純物層、１４を形成し、この後シリコン基板１上
に、後でＭＯ８電界効果トランジスタのゲート絶ａｍと
なる比較的薄い絶縁膜３を形成し、さらにこの４１１Ｃ
ＶＤ法などにより厚い絶縁１！２上および薄い絶縁ｇｌ
１３上に多結晶シリコンＭ４を形成する。この多結晶シ
リコン膜は、たとえば躾形成時または形成後に熱拡散法
などにより燐などの不純物を含むものである［第２図（
ｂ　）コ。次に、多結晶シリコンｍ４と薄い絶縁膜３を
写真製版およびエツチング法により所望のパターンにパ
ターニングしてゲート絶縁膜となる薄い絶縁ｍ３０．ゲ
ート電極となる多結晶シリコン膜４０を形成した後、Ｃ
ＶＤ・スパッタ法などにより厚い絶縁１１１２上、シリ
コン基板１上、多結晶シリコン８４０上に、たとえばシ
リコン酸化膜などの絶縁１１５を形成するし第２図（Ｃ
）］。次に、絶縁１１５を異方性エツチングして多結晶
シリコン膜４０とシリコン基板１とで構成される段差部
に絶縁ＷＡ５の一部を残し、いわゆるサイドウオール（
または゛額ブチ゛°または゛サイドスペーサ”）５ａ、
５ｂを形成する［第２図（ｄ　）　］　、次に、スパッ
タ法などにより厚い絶縁膜２上、シリコン基板１の主面
上、サイドウオール５ａ、５ｂ上。
多結晶シリコン膜４０上にチタンｌｌ！６を形成する［
第２図（ｅ）］。次に、チタン膜６をＮ２雰囲気中で熱
処理することによりシリコン基板１上および多結晶シリ
コン膜４０上にそれぞれ下からチタンシリサイド膜７ａ
、７ｂおよび７Ｃを、これらチタンシリサイド膜７ａ、
７ｂ、Ｔｏ上に比較的薄い窒化チタン１１８を形成し、
厚い絶縁膜２上。
サイドウオール５ａ、５ｂ上のチタン膜６を窒化チタン
膜８に改質した後、イオン注入法などにより不純物をシ
リコン基板１上面に導入し熱処理を行なってソース・ド
レイン領域となる不純物拡散層９ａ　、９ｂを形成する
［第２図、（ｆ　）　］　、次に、０□を含む雰囲気中
で熱処理することにより窒化チタン膜８を酸化チタンｓ
１ｏに変え、その後ＣＶＤ法などにより酸化チタン膜１
０上に層間絶縁膜１１を形成する［第２図（Ｃ１＞］。
次に、写真製版とエツチング法により層間絶縁膜１１．
１１化チタン膜１０の所望の位置にコンタクト孔１２８
゜１２１）を設けた後、スパッタ法などによりコンタク
ト孔１２ａ、１２ｂに配線用膜、たとえばアルミニウム
合金膜１３ａ、１３ｂを形成する［第２図（ｈ）］。
第２図（ｆ）で示した工程は、厚い絶縁１ＩＩ２上。
サイドウオール５ａ、５ｂ上、シリコン基板１の主面上
、多結晶シリコン躾４０上に形成したチタンｌ１ｌＩ６
のシリサイド化を自己整合的に行ない、慢でソース・ド
レイン１１１ｗ１となるシリコン基板１の露出した部分
上とゲート電極となる多結晶シリコン膜４０上とにのみ
チタンシリサイド膜７ａ、７ｂ、７ｃを形成する工程で
ある。ここで重要なことは、素子間分離用の厚い絶縁ｌ
１１２上およびゲートとソース・ドイレン間の絶縁分離
に用いられているサイドウオール５ａ、５ｂ上にシリサ
イドを形成しないように、かつシリコン基板１の露出し
た部分および多結晶シリコン族４０は十分シリサイド化
させることである。責合ｍ以外の高融点金属シリサイド
はＳ＋原子の拡散に律速した反応で形成されるため、不
活性ガス（Ａｒなど）雰囲気中で高温・長時間のシリサ
イド化熱反応を行なうと、厚い絶縁１１！２上、サイド
ウオール５ａ　、　５ｂ上の未反応チタン膜６中にもシ
リコン基板１．多結晶シリコン１１４０から＄１原子が
拡散してシリサイドが形成される。これを防ぐためには
、シリサイド化のための熱処理温度・時間を厳密に制御
する必要があるが、これは非常に困難なことである。こ
の実施例で示したように、熱処理をＮ２雰囲気中で行な
うと、厚い絶縁膜２上、サイドウオール５ａ、５ｂ上の
チタンｌＩ６は急速に窒化チタンとなる。また窒化チタ
ンはシリサイド化しない。
したがって、この実施例の場合、厚い絶縁Ｗａ２上。
サイドウオール５ａ、５ｂ上のチタンｌＩ！６中にＳｌ
が拡散してきてシリサイド化する前に既に窒化している
ことになる。また、シリコン基板１上。
多結晶シリコン［１４０上の１１００ｎのチタン膜６を
Ｎ２雰囲気中で７００℃の熱処理を行なった場。
合、ＲＢＳによる解析を行なったところ、それらの表面
には約２０ｒｖの薄い窒化チタンＩＩ　８が形成され、
その下には約２００ｎｓのチタンシリサイド膜（組成Ｇ
；ｔＴｌ　９１２　）７ａ、７ｂ、７ｃが形成されてい
ることがわかった。しかしながら、窒化チタン［１８は
導電体でこのままではゲートとソース・ドレイン閤、ま
た隣接するトランジスタ間が短絡するので、０□を含む
雰囲気中で熱処理を行なうと窒化チタン１１８は絶縁体
である酸化チタン−ｍｉｏとなる。最終的にはシリコン
基板１上、多結晶シリコン躾４０上に約２００＋ｖのチ
タンシリサイドＭ７ａ　、７ｂ　、７ａが、それらの上
に約２０ｎａ＋の酸化チタン１１１０が形成され、一方
、厚い絶縁膜２上、サイドウオール５ａ、５ｂ上に約１
００ｎ醜の酸化チタンｍｉｏが形成される。このとき、
シリサイド化されたゲート電−極、ソース・ドレイン領
域のシート抵抗は約１０／口であった。
この実施例では、チタンシリサイドｌｌ７ａ、７ｂ、７
ｃ上に酸化チタン１１１０ａ、１０ｂ、１０Ｃ１さらに
層間絶縁１１１１ａ、１　ｌｂ　、１１ｃを形成してい
るが、一般的に層間絶縁膜の材料はシリコン酸化膜であ
る場合が多い。チタンシリサイド膜がシリコン酸化膜と
接している状態で熱処理を行なうと、両者の間に反応が
生じ、チタンシリサイド膜の膜質が劣化することがある
。しかし、この実施例のように、チタンシリサイドＭ７
ａ。
７ｂ、７ｃと層間絶縁膜１１ａ　、　１　ｌｂ　、　１
１ａ間に酸化チタン膜１０ａ　、１０ｂ　、　１ｏｃを
介するとチタンシリサイドｇ１７ａ　、７ｂ　、７ｃは
非常に安定である。但し、窒化チタン膜８を酸化チタン
暎１０に改質する際、酸化処理時間が長ずざると下のチ
タンシリサイドｌｌ１７ａ　、　　７ｂ　、　　７（！
も酸化される。このとき、約８００℃以下の温度で酸化
すればチタンシリサイドは酸化チタンとなり、チタンシ
リサイド１１７ａ　、７ｂ　、Ｔｏのシート抵抗が上昇
するため望ましくない。したがつ・て、約８００℃以上
の温度で酸化する必要があり、このときには、チタンシ
リサイド膜７ａ　、　　７ｂ　、　　７ｃ中のチタンは
酸化せずシリコンが酸化してこれらチタンシリサイド膜
上にシリコン醇化膜が形成されるが、チタンシリサイド
の抵抗はチタンで決まるのでシリコンの方が酸化しても
問題はなく、チタンシリサイド＠７ａ　、７ｂ　、７ｃ
のシート抵抗の上昇は生じない。
また、チタンシリサイド膜７ａ、７ｂ、７ｃによりソー
ス・ドレイン領域のシート抵抗を低減させることができ
るので、その分不純物拡散層９ａ。
９ｂの接合深さを浅くすることができ、ＬＳＩの高密度
・高集積化に当たって縦方向の素子構造の縮小化を容易
に実現することができる。
なお、上記実施例では、金属シリサイド膜としてチタン
シリサイド膜を示したが、金属シリサイド膜としてはＶ
、Ｚｒ　、Ｎｂ　、Ｈｆ　、Ｔａからなる群から任意に
選ばれた１物質のシリサイド膜であってもよく、これら
の場合にも上記実施例と同様の効果を奏する。
また、上記実施例では、金属酸化膜として酸化チタン膜
を示したが、金属酸化膜上上てはｖ、ｚｒ　、Ｎｂ　、
Ｈｆ　、Ｔａからなる群から任意に選ばれた１物質の酸
化膜であってもよく、これらの場合にも上記実施例と同
様の効果を奏する。
また、上記実施例では、コンタクト孔の配線用膜として
アルミニウム合金膜を示したが、配線用膜としては、Ｍ
Ｏ膜、またはＷｌｌ、またはＭＯ。
Ｗ、　Ｔａ　、　Ｔｉ　、　Ｖ、　Ｚｒ　、　Ｎｂ　、
　Ｈｆ　、　Ｃｒからなる群から任意に選ばれた１物質
のシリサイド膜もしくは３物質のシリサイド膜、または
ＴｉＷ。
Ｔｉ　Ｎ、Ｔａ　Ｎの群から任意に選ばれた１物質の金
属膜、またはこれらの膜およびアルミニウム合金膜の任
意の組合わせの多層膜であってもよく、これらの場合に
も上記実施例と同様の効果を秦する。
［発明の効果］ 以上のようにこの発明によれば、半導体シリコン基板上
にソース・ドレイン領域となる不純物拡散層を形成し、
上記基板上にゲート絶縁膜を形成し、ゲート絶縁膜上に
多結晶シリコンからなるゲート電極を形成し、ゲート、
電極の側部に該ゲート電極と不純物拡散層とを絶縁する
絶縁膜を゛形成し、不純物拡散層上およびゲート電極上
に金属シソサイド膜を自己整合的に形成し、金属シリサ
イド膜上および絶縁膜上に金属酸化膜を形成し、金属酸
化膜上に層間絶縁膜を形成したので、ゲート電極とソー
ス・ドイレン不純物層間の電気的絶縁特性が優れ、かつ
ゲート電極およびソース・ドレイン不純物拡散層のシー
ト抵抗がともに低く、かつ熱処理に対して安定で、かつ
浅い接合を有する不・耗物拡散層を備えた半導体装１を
得ることができる。
【図面の簡単な説明】
第１図はこの発明の実施例である半導体装置を示す断面
図である。 第２図（ａ）〜（ｈ）はこの発明の実施例である半導体
装置の製造方法の主要工程段階における状態を示す断面
図である。 第３図は従来のＭＯ８型電界効果トランジスタを示す断
面図である。 図において、１はシリコン基板、２は厚い絶縁膜、３．
３０は薄い絶縁膜、４．４０は多結晶シリコン摸、５ａ
　、５ｂはサイドウオール、６はチタン膜、７ａ、７ｂ
、７ｃはチタンシリサイド膜、８は窒化チタン膜、９ａ
　、　９ｂ　、　１５ａ　、　１５ｂハネ純物拡ｗｌｌ
ｌｌ、１０．１０ａ　、１０ｂ　、１０ｃハＷｉ化チタ
ンＷＪ、１１．１１ａ、１１ｂ、１１ｃは層間絶縁膜、
１２８．１２ｔｌはコンタクト孔、１３ａ、１３ｂはア
ルミニウム合金膜、１４はしきい値電圧制御用不純物層
である。 なお、各図中同一符号は同一または相当部分を示す。 代　　理　　人　　　　　大　　岩　　増　　雄第１　
図 第２図 ３：噂−Ｉ絶縁膜 ４：り結晶シリコン謄 第２Ｉ１２１ ６　：　デ　７Ｚ−８莫 ８：４１化ナデンＩＩ笑 第３図 １５ａ５１ｓｂ　：　ＦＮ’Ｍｔ政層 手続補正書（自発） ｖ１％　１ 昭和　　　　　　　　日 １、事件の表示　　　特願昭６０−１１２６０６号２、
発明の名称 半導体装置 ３、補正をする者 ５、補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１）　明細書の特許請求の範囲を別紙のとおり。 （２）　明細書第１７頁第５行の「３物質の」を「２物
質の」に補正する。 以上 ２、特許請求の範囲 （１）　　ＭＯ３型電界効果トランジスタであって、 半導体シリコン基板と、 前記半導体シリコン基板上に形成され、ソース・ドレイ
ン領域となる不純物拡散層と、前記半導体シリコン基板
上に形成されるゲート絶縁膜と、 前記ゲート絶縁膜上に形成され、多結晶シリコンからな
るゲート電極と、 前記ゲート電極の側部に該ゲート電極および前記不純物
拡散層に接触して形成され、該ゲート電橋と該不純物拡
散層とを絶縁する絶縁膜と、前記不純物拡散層上および
前記、ゲート電極上に形成される金属シリサイド膜と、 前記金属シリサイド膜上および前記絶縁膜上に形成され
る金属酸化膜と、 前記金ｒＪＡＭ（ｔＳＢｉ上に形成されるＮ量線縁膜と
を備えた半導体装置。 （２）　前記層間絶縁膜および前記金属酸化膜を貫通す
るコンタクト孔が設けられ、 前記コンタクト孔には前記金属シリサイド膜と電気的に
接続する配線用属膜が形成される特許請求の範囲第１項
記載の半導体装置。 （３）　前記金属シリサイド膜は、Ｔｉ　、Ｖ。 Ｚｒ　、Ｎｂ　、Ｈｒ　、Ｔａからなる群から任意に選
ばれた１物質のシリサイド膜である特許請求の範囲第１
項記載の半導体装１゜ （４）　前記金属酸化膜は、ＴＩ　、Ｖ、Ｚｒ　。 Ｎｂ、Ｈｆ、”ｊａからなる群から任意に選ばれた１物
質の酸化膜である特許請求の範囲第１項記載の半導体装
置。 （５）　前記配線用膜は、ＭＯ膜である特許請求の範囲
第２項記載の半導体装１゜ ゛（６）　前記配線用膜は、ＷＳである特許請求の範囲
第２項記載の半導体装置。 （７）　前記配線用膜は、Ｍｏ　、　Ｗ、　Ｔａ　、　
ＴＩ　、Ｖ、Ｚｌ’　、Ｎｂ　、Ｈｒ　、　Ｃｒからな
る群から任意に選ばれた１物質のシリサイド膜である。 特許請求の範囲第２項記載の半導体装置。 （８）　前記配線用膜は、Ｍｏ、Ｗ、　Ｔａ　、　ＴＩ
　、Ｖ、Ｚｒ　、Ｎｂ　、Ｈｆ　、Ｃｒからなる群から
任意に選ばれた。？−物質のシリサイド膜である特許請
求の範囲第２項記載の半導体装置。 （９）　前記配線用膜は、ＴＩ　Ｗ、ＴＩ　Ｎ、ＴａＮ
、Ａｕ合金の群から任意に選ばれた１物質の腹である特
許請求の範囲第２項記載の半導体装置。 （１０）　前記配線用膜は、 ＭＯ膜、 ｗｍ、 Ｍｏ、Ｗ、Ｔａ、ＴＩ　、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ。 Ｃｒからなる群から任意に選ばれた１物質のシリサイド
膜、 Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ。 Ｃｒからなる群から任意に選ばれた２物質のシリサイド
膜、および ＴＩ　Ｗ、ＴＩ　Ｎ、Ｔａ　Ｎ、Ａｌ合金の群から任意
に選ばれた１物質の膜、 の任意の組合わせの多層膜である特許請求の範囲第２項
記載の半導体装置。

Claims (10)

    【特許請求の範囲】
  1. （１）ＭＯＳ型電界効果トランジスタであって、半導体
    シリコン基板と、 前記半導体シリコン基板上に形成され、ソース・ドレイ
    ン領域となる不純物拡散層と、 前記半導体シリコン基板上に形成されるゲート絶縁膜と
    、 前記ゲート絶縁膜上に形成され、多結晶シリコンからな
    るゲート電極と、 前記ゲート電極の側部に該ゲート電極および前記不純物
    拡散層に接触して形成され、該ゲート電極と該不純物拡
    散層とを絶縁する絶縁膜と、前記不純物拡散層上および
    前記ゲート電極上に形成される金属シリサイド膜と、 前記金属シリサイド膜上および前記絶縁膜上に形成され
    る金属酸化膜と、 前記金属酸化膜上に形成される層間絶縁膜とを備えた半
    導体装置。
  2. （２）前記層間絶縁膜および前記金属酸化膜を貫通する
    コンタクト孔が設けられ、 前記コンタクト孔には前記金属シリサイド膜と電気的に
    接続する配線用属膜が形成される特許請求の範囲第１項
    記載の半導体装置。
  3. （３）前記金属シリサイド膜は、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ
    、Ｈｆ、Ｔａからなる群から任意に選ばれた１物質のシ
    リサイド膜である特許請求の範囲第１項記載の半導体装
    置。
  4. （４）前記金属酸化膜は、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ
    、Ｔａからなる群から任意に選ばれた１物質の酸化膜で
    ある特許請求の範囲第１項記載の半導体装置。
  5. （５）前記配線用膜は、Ｍｏ膜である特許請求の範囲第
    ２項記載の半導体装置。
  6. （６）前記配線用膜は、Ｗ膜である特許請求の範囲第２
    項記載の半導体装置。
  7. （７）前記配線用膜は、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｖ、Ｚ
    ｒ、Ｎｂ、Ｈｆ、Ｃｒからなる群から任意に選ばれた１
    物質のシリサイド膜である特許請求の範囲第２項記載の
    半導体装置。
  8. （８）前記配線用膜は、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｖ、Ｚ
    ｒ、Ｎｂ、Ｈｆ、Ｃｒからなる群から任意に選ばれた３
    物質のシリサイド膜である特許請求の範囲第２項記載の
    半導体装置。
  9. （９）前記配線用膜は、ＴｉＷ、ＴｉＮ、ＴａＮ、Ａｌ
    合金の群から任意に選ばれた１物質の膜である特許請求
    の範囲第２項記載の半導体装置。
  10. （１０）前記配線用膜は、 Ｍｏ膜、 Ｗ膜、 Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ、Ｃｒか
    らなる群から任意に選ばれた１物質のシリサイド膜、 Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ、Ｃｒか
    らなる群から任意に選ばれた３物質のシリサイド膜、お
    よび ＴｉＷ、ＴｉＮ、ＴａＮ、Ａｌ合金の群から任意に選ば
    れた１物質の膜、 の任意の組合わせの多層膜である特許請求の範囲第２項
    記載の半導体装置。
JP60112606A 1985-05-25 1985-05-25 半導体装置 Pending JPS61270870A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60112606A JPS61270870A (ja) 1985-05-25 1985-05-25 半導体装置
KR1019850008215A KR890004464B1 (ko) 1985-05-25 1985-11-04 반도체 장치
DE19863614793 DE3614793A1 (de) 1985-05-25 1986-05-02 Halbleiterbauelement und dessen herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60112606A JPS61270870A (ja) 1985-05-25 1985-05-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS61270870A true JPS61270870A (ja) 1986-12-01

Family

ID=14590935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60112606A Pending JPS61270870A (ja) 1985-05-25 1985-05-25 半導体装置

Country Status (3)

Country Link
JP (1) JPS61270870A (ja)
KR (1) KR890004464B1 (ja)
DE (1) DE3614793A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594963A (ja) * 1990-08-16 1993-04-16 Internatl Business Mach Corp <Ibm> 集積回路の種々の厚さの耐火性金属シリサイド層を形成する方法
US5341028A (en) * 1990-10-09 1994-08-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and a method of manufacturing thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221647A (ja) * 1987-03-10 1988-09-14 Mitsubishi Electric Corp 半導体装置の製造方法
US5229325A (en) * 1991-01-31 1993-07-20 Samsung Electronics Co., Ltd. Method for forming metal wirings of semiconductor device
KR930006128B1 (ko) * 1991-01-31 1993-07-07 삼성전자 주식회사 반도체장치의 금속 배선 형성방법
KR102064865B1 (ko) * 2011-06-08 2020-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228212A (en) * 1979-06-11 1980-10-14 General Electric Company Composite conductive structures in integrated circuits
US4521952A (en) * 1982-12-02 1985-06-11 International Business Machines Corporation Method of making integrated circuits using metal silicide contacts
US4629635A (en) * 1984-03-16 1986-12-16 Genus, Inc. Process for depositing a low resistivity tungsten silicon composite film on a substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594963A (ja) * 1990-08-16 1993-04-16 Internatl Business Mach Corp <Ibm> 集積回路の種々の厚さの耐火性金属シリサイド層を形成する方法
US5341028A (en) * 1990-10-09 1994-08-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and a method of manufacturing thereof
US5444282A (en) * 1990-10-09 1995-08-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and a method of manufacturing thereof

Also Published As

Publication number Publication date
KR890004464B1 (ko) 1989-11-04
DE3614793A1 (de) 1986-11-27
DE3614793C2 (ja) 1989-01-26
KR860009497A (ko) 1986-12-23

Similar Documents

Publication Publication Date Title
JPS6173370A (ja) 半導体装置及びその製造方法
KR910006700B1 (ko) Mos형 반도체장치의 제조방법
JPS61270870A (ja) 半導体装置
KR0158441B1 (ko) 반도체 소자 제조 방법
US4900690A (en) MOS semiconductor process with double-layer gate electrode structure
JPS60123060A (ja) 半導体装置
JPH0645614A (ja) 読出し専用半導体メモリの製造方法
US6228703B1 (en) Method of fabricating mixed-mode semiconductor device having a capacitor and a gate
US5293059A (en) MOS semiconductor device with double-layer gate electrode structure
JP2819918B2 (ja) 半導体集積回路装置の製造方法
JPS63293857A (ja) 半導体装置の製造方法
JPH09283464A (ja) 半導体装置の製造方法
JPS58191469A (ja) 半導体装置の製造方法
US10957644B2 (en) Integrated structures with conductive regions having at least one element from group 2 of the periodic table
JPH0644631B2 (ja) 半導体装置及びその製造方法
JPH0247871A (ja) 半導体装置の製造方法
JPH0758789B2 (ja) 半導体装置の製造方法
JPH01106468A (ja) 半導体装置およびその製造方法
JP3311125B2 (ja) 半導体装置の製造方法
JPH0560669B2 (ja)
JPH09186104A (ja) 半導体装置の製造方法
JPS61156885A (ja) 半導体装置の製造方法
JPH0247870A (ja) 半導体装置の製造方法
JPH01291450A (ja) 半導体装置
JPS62224075A (ja) 半導体集積回路装置の製造方法