JPH0594964A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0594964A JPH0594964A JP3255167A JP25516791A JPH0594964A JP H0594964 A JPH0594964 A JP H0594964A JP 3255167 A JP3255167 A JP 3255167A JP 25516791 A JP25516791 A JP 25516791A JP H0594964 A JPH0594964 A JP H0594964A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bpsg
- diffusion
- boron
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ｐ＋拡散層領域と、ＢＰＳＧ膜と、ｐ＋ポリ
サイド配線とを具備する半導体装置において、ＢＰＳＧ
膜の熱処理を行ってもコンタクト抵抗が増加しない製造
方法を提供する。 【構成】 第１のＢＰＳＧ膜５を堆積し、熱処理を行う
ことで第１のＢＰＳＧ膜５のフローを行った後、全面に
ボロンおよびリンの第１の拡散防止膜７を形成する工程
と、コンタクトホール６を開口し、全面にボロンおよび
リンの第２の拡散防止膜８を形成した後、全面を異方性
のエッチングを行うことで、コンタクトホール６の底部
の第２の拡散防止膜８を除去する工程と、その後、ｐ＋
ポリサイド配線９,１０を形成する工程とを備える。 【効果】 拡散防止膜が存在するので、ＢＰＳＧ膜の熱
処理を行っても、ＢＰＳＧ膜中のボロン又はリンがｐ＋
ポリサイド配線中に拡散しない。
サイド配線とを具備する半導体装置において、ＢＰＳＧ
膜の熱処理を行ってもコンタクト抵抗が増加しない製造
方法を提供する。 【構成】 第１のＢＰＳＧ膜５を堆積し、熱処理を行う
ことで第１のＢＰＳＧ膜５のフローを行った後、全面に
ボロンおよびリンの第１の拡散防止膜７を形成する工程
と、コンタクトホール６を開口し、全面にボロンおよび
リンの第２の拡散防止膜８を形成した後、全面を異方性
のエッチングを行うことで、コンタクトホール６の底部
の第２の拡散防止膜８を除去する工程と、その後、ｐ＋
ポリサイド配線９,１０を形成する工程とを備える。 【効果】 拡散防止膜が存在するので、ＢＰＳＧ膜の熱
処理を行っても、ＢＰＳＧ膜中のボロン又はリンがｐ＋
ポリサイド配線中に拡散しない。
Description
【０００１】
【産業上の利用分野】本発明は、ｐ＋拡散層領域と、ｐ
＋ポリサイド配線と、ｐ＋ポリサイド配線の上あるいは
下の層間絶縁膜として用いたＢＰＳＧ膜とを具備する構
造において、ｐ＋拡散層領域とｐ＋ポリサイド配線の間
にコンタクトが形成されている半導体装置の製造方法に
関するものである。
＋ポリサイド配線と、ｐ＋ポリサイド配線の上あるいは
下の層間絶縁膜として用いたＢＰＳＧ膜とを具備する構
造において、ｐ＋拡散層領域とｐ＋ポリサイド配線の間
にコンタクトが形成されている半導体装置の製造方法に
関するものである。
【０００２】
【従来の技術】従来、ダイナミック・ランダム・アクセ
ス・メモリ（ＤＲＡＭ）のビットラインの配線材料とし
て、ポリシリコンとシリサイドの多層膜（ポリサイド
膜）が使用されている。このポリサイド配線をビットラ
インだけではなく、周辺回路にも用いることを特徴とす
る半導体装置が、特開平１ー１８６６５５号公報に記載
されている。この方法では、ｎ＋ポリシリコンとタング
ステンシリサイドの多層膜（ｎ＋ポリサイド配線）、お
よびｐ＋ポリシリコンとタングステンシリサイドの多層
膜（ｐ＋ポリサイド配線）の双方を用い、それぞれｎ＋
拡散層領域およびｐ＋拡散層領域にコンタクトをとって
いる。
ス・メモリ（ＤＲＡＭ）のビットラインの配線材料とし
て、ポリシリコンとシリサイドの多層膜（ポリサイド
膜）が使用されている。このポリサイド配線をビットラ
インだけではなく、周辺回路にも用いることを特徴とす
る半導体装置が、特開平１ー１８６６５５号公報に記載
されている。この方法では、ｎ＋ポリシリコンとタング
ステンシリサイドの多層膜（ｎ＋ポリサイド配線）、お
よびｐ＋ポリシリコンとタングステンシリサイドの多層
膜（ｐ＋ポリサイド配線）の双方を用い、それぞれｎ＋
拡散層領域およびｐ＋拡散層領域にコンタクトをとって
いる。
【０００３】また、従来よりポリサイド配線の下および
上の層間絶縁膜として、リンを含むシリコン酸化膜（Ｐ
ＳＧ膜）あるいはリンおよびボロンを含むシリコン酸化
膜（ＢＰＳＧ膜）が用いられている。これらの絶縁膜
は、軟化温度以上の熱処理を行うことにより絶縁膜の表
面が平坦化し、その後の配線工程が容易になるという利
点がある。特に、ＢＰＳＧ膜は、９００℃以下の温度で
平坦化するため、層間絶縁膜として最も良く使用されて
いる。
上の層間絶縁膜として、リンを含むシリコン酸化膜（Ｐ
ＳＧ膜）あるいはリンおよびボロンを含むシリコン酸化
膜（ＢＰＳＧ膜）が用いられている。これらの絶縁膜
は、軟化温度以上の熱処理を行うことにより絶縁膜の表
面が平坦化し、その後の配線工程が容易になるという利
点がある。特に、ＢＰＳＧ膜は、９００℃以下の温度で
平坦化するため、層間絶縁膜として最も良く使用されて
いる。
【０００４】しかし、ポリシリコン配線を具備する半導
体装置においては、ＢＰＳＧ膜を層間絶縁膜として用い
た場合、ＢＰＳＧ膜中のリンあるいはボロンが、ポリシ
リコン膜中に拡散し、配線抵抗およびコンタクト抵抗を
高くする。このため、ポリシリコン膜とＢＰＳＧ膜の間
に、拡散防止膜を存在させることを特徴とする半導体装
置が、特開平３ー１０４１３９号公報に報告されてい
る。
体装置においては、ＢＰＳＧ膜を層間絶縁膜として用い
た場合、ＢＰＳＧ膜中のリンあるいはボロンが、ポリシ
リコン膜中に拡散し、配線抵抗およびコンタクト抵抗を
高くする。このため、ポリシリコン膜とＢＰＳＧ膜の間
に、拡散防止膜を存在させることを特徴とする半導体装
置が、特開平３ー１０４１３９号公報に報告されてい
る。
【０００５】
【発明が解決しようとする課題】従来ＤＲＡＭのビット
ラインにポリサイド配線として使用されていたｎ＋ポリ
サイド配線およびｎ＋拡散層では、ＢＰＳＧ膜を直接ポ
リサイド配線と接触させてもｎ＋ポリサイド配線とｎ＋
拡散層とのコンタクト抵抗は安定していた。しかし、ｐ
＋ポリサイド配線およびｐ＋拡散層を用いる場合、コン
タクト抵抗が高くなるという問題を有している。
ラインにポリサイド配線として使用されていたｎ＋ポリ
サイド配線およびｎ＋拡散層では、ＢＰＳＧ膜を直接ポ
リサイド配線と接触させてもｎ＋ポリサイド配線とｎ＋
拡散層とのコンタクト抵抗は安定していた。しかし、ｐ
＋ポリサイド配線およびｐ＋拡散層を用いる場合、コン
タクト抵抗が高くなるという問題を有している。
【０００６】この原因として第１に、ＢＰＳＧ膜中のｎ
型不純物であるリンがｐ＋ポリシリコン中に拡散するこ
とでキャリアとしての電子をｐ＋ポリシリコン中に発生
させ、この電子がｐ＋ポリシリコン中のキャリアである
ホールと再結合する。このためｐ＋ポリシリコン中のホ
ールの密度が低下し、ｐ＋ポリシリコンの抵抗が高くな
り、その結果、ｐ＋ポリサイド配線とｐ＋拡散層領域と
のコンタクト抵抗が高くなることが考えられる。第２
に、ｐ＋ポリシリコン中のｐ型不純物であるボロンがＢ
ＰＳＧ膜とシリサイドの界面に偏析しｐ＋ポリシリコン
中のボロン濃度が低下する。ここで、ボロンが偏析する
ことによりシリサイド中のボロン濃度が低下すると、シ
リサイド中のボロンの拡散速度は非常に速いため、ｐ＋
ポリシリコン中のボロン濃度も低下する。このため、ｐ
＋ポリシリコン中のキャリアとしてのホール密度が同様
に低下し、ｐ＋ポリシリコンの抵抗が高くなり、その結
果、ｐ＋ポリサイド配線とｐ＋拡散層領域とのコンタク
ト抵抗が高くなることが考えられる。これに対し、ｎ＋
ポリサイド配線とｎ＋拡散層領域とのコンタクト抵抗が
高くならないのは、ｎ＋ポリサイド配線では、リンの拡
散によりｎ＋ポリシリコン中にキャリアの電子が発生し
てもキャリアとしての電子の密度は低下せず、また、ｎ
＋ポリサイド中のｎ型不順物であるヒ素は、ボロンより
拡散速度が遅いため、ヒ素濃度が低下せずキャリアとし
ての電子の密度が低下しないためと考えられる。このよ
うに、ｐ＋ポリサイド配線を用いるときは、ｐ＋ポリサ
イド配線とＢＰＳＧ膜の間の相互拡散が、抵抗増大の原
因である。
型不純物であるリンがｐ＋ポリシリコン中に拡散するこ
とでキャリアとしての電子をｐ＋ポリシリコン中に発生
させ、この電子がｐ＋ポリシリコン中のキャリアである
ホールと再結合する。このためｐ＋ポリシリコン中のホ
ールの密度が低下し、ｐ＋ポリシリコンの抵抗が高くな
り、その結果、ｐ＋ポリサイド配線とｐ＋拡散層領域と
のコンタクト抵抗が高くなることが考えられる。第２
に、ｐ＋ポリシリコン中のｐ型不純物であるボロンがＢ
ＰＳＧ膜とシリサイドの界面に偏析しｐ＋ポリシリコン
中のボロン濃度が低下する。ここで、ボロンが偏析する
ことによりシリサイド中のボロン濃度が低下すると、シ
リサイド中のボロンの拡散速度は非常に速いため、ｐ＋
ポリシリコン中のボロン濃度も低下する。このため、ｐ
＋ポリシリコン中のキャリアとしてのホール密度が同様
に低下し、ｐ＋ポリシリコンの抵抗が高くなり、その結
果、ｐ＋ポリサイド配線とｐ＋拡散層領域とのコンタク
ト抵抗が高くなることが考えられる。これに対し、ｎ＋
ポリサイド配線とｎ＋拡散層領域とのコンタクト抵抗が
高くならないのは、ｎ＋ポリサイド配線では、リンの拡
散によりｎ＋ポリシリコン中にキャリアの電子が発生し
てもキャリアとしての電子の密度は低下せず、また、ｎ
＋ポリサイド中のｎ型不順物であるヒ素は、ボロンより
拡散速度が遅いため、ヒ素濃度が低下せずキャリアとし
ての電子の密度が低下しないためと考えられる。このよ
うに、ｐ＋ポリサイド配線を用いるときは、ｐ＋ポリサ
イド配線とＢＰＳＧ膜の間の相互拡散が、抵抗増大の原
因である。
【０００７】しかしながら、ＢＰＳＧ膜にコンタクトホ
ールを開口した後、全面に第１の拡散防止膜としてシリ
コン酸化膜を堆積し、その後フォトマスクを用いて、コ
ンタクトホール部のみのシリコン酸化膜をエッチングす
る、特開平３ー１０４１３９号公報の方法では、最初に
ＢＰＳＧ膜にコンタクトホールを開口するためのフォト
マスクと、次にシリコン酸化膜をエッチングするフォト
マスクの重ね合わせ精度に、コンタクト抵抗が大きく依
存するという問題を有している。フォトマスクの重ね合
わせ余裕を考慮することが必要となるため、重ね合わせ
余裕分コンタクトサイズを小さくしなければならなくな
り、サブミクロンコンタクトには使用できない。
ールを開口した後、全面に第１の拡散防止膜としてシリ
コン酸化膜を堆積し、その後フォトマスクを用いて、コ
ンタクトホール部のみのシリコン酸化膜をエッチングす
る、特開平３ー１０４１３９号公報の方法では、最初に
ＢＰＳＧ膜にコンタクトホールを開口するためのフォト
マスクと、次にシリコン酸化膜をエッチングするフォト
マスクの重ね合わせ精度に、コンタクト抵抗が大きく依
存するという問題を有している。フォトマスクの重ね合
わせ余裕を考慮することが必要となるため、重ね合わせ
余裕分コンタクトサイズを小さくしなければならなくな
り、サブミクロンコンタクトには使用できない。
【０００８】また、ポリシリコン配線を酸化し表面に第
３の拡散防止膜としてシリコン酸化膜を形成する、特開
平３ー１０４１３９号公報の方法は、ポリサイド配線に
は使用できない。これは、高融点金属シリサイドは異常
酸化しやすく、酸化膜厚均一性を制御することが非常に
難しいからである。例えば、タングステンシリサイドを
酸化したとき、タングステン酸化物は非常に不均一に発
生し、さらに、酸化することにより体積が３倍にも増加
する。このため、酸化した後のタングステンシリサイド
の表面凹凸は配線膜厚の２倍にもなり、さらに配線がシ
ョートするという問題を有している。
３の拡散防止膜としてシリコン酸化膜を形成する、特開
平３ー１０４１３９号公報の方法は、ポリサイド配線に
は使用できない。これは、高融点金属シリサイドは異常
酸化しやすく、酸化膜厚均一性を制御することが非常に
難しいからである。例えば、タングステンシリサイドを
酸化したとき、タングステン酸化物は非常に不均一に発
生し、さらに、酸化することにより体積が３倍にも増加
する。このため、酸化した後のタングステンシリサイド
の表面凹凸は配線膜厚の２倍にもなり、さらに配線がシ
ョートするという問題を有している。
【０００９】本発明は上記問題点に鑑み、ＢＰＳＧ膜の
熱処理を行っても、ｐ＋ポリサイド配線とｐ＋拡散層と
のコンタクト抵抗が高くならない半導体装置の製造方法
を提供するものである。
熱処理を行っても、ｐ＋ポリサイド配線とｐ＋拡散層と
のコンタクト抵抗が高くならない半導体装置の製造方法
を提供するものである。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
めの本発明の半導体装置の製造方法は、半導体基板上に
形成されたｐ＋拡散層領域と、前記ｐ＋拡散層上に第１
のＢＰＳＧ膜と、この第１のＢＰＳＧ膜に開口されたコ
ンタクトホールと、前記ｐ＋拡散層領域と電気的に接続
するための配線として形成されたｐ＋ポリサイド配線と
を具備する半導体装置の製造方法において、前記第１の
ＢＰＳＧ膜を堆積し、熱処理を行うことで第１のＢＰＳ
Ｇ膜のフローを行った後、全面にボロンおよびリンの第
１の拡散防止膜を形成する工程と、その後、前記コンタ
クトホールを開口し、全面にボロンおよびリンの第２の
拡散防止膜を形成した後、全面を異方性のエッチングを
行うことで、前記コンタクトホールの底部のボロンおよ
びリンの第２の拡散防止膜を除去する工程と、その後、
前記ｐ＋ポリサイド配線を形成する工程とを備えたこと
を特徴とする。
めの本発明の半導体装置の製造方法は、半導体基板上に
形成されたｐ＋拡散層領域と、前記ｐ＋拡散層上に第１
のＢＰＳＧ膜と、この第１のＢＰＳＧ膜に開口されたコ
ンタクトホールと、前記ｐ＋拡散層領域と電気的に接続
するための配線として形成されたｐ＋ポリサイド配線と
を具備する半導体装置の製造方法において、前記第１の
ＢＰＳＧ膜を堆積し、熱処理を行うことで第１のＢＰＳ
Ｇ膜のフローを行った後、全面にボロンおよびリンの第
１の拡散防止膜を形成する工程と、その後、前記コンタ
クトホールを開口し、全面にボロンおよびリンの第２の
拡散防止膜を形成した後、全面を異方性のエッチングを
行うことで、前記コンタクトホールの底部のボロンおよ
びリンの第２の拡散防止膜を除去する工程と、その後、
前記ｐ＋ポリサイド配線を形成する工程とを備えたこと
を特徴とする。
【００１１】また本発明の半導体装置の製造方法は、半
導体基板上に形成されたｐ＋拡散層領域と、前記ｐ＋拡
散層上に第１のＢＰＳＧ膜と、前記第１のＢＰＳＧ膜に
開口されたコンタクトホールと、前記ｐ＋拡散層領域と
電気的に接続するための配線として形成されたｐ＋ポリ
サイド配線と、前記ｐ＋ポリサイド配線上に第２のＢＰ
ＳＧ膜とを具備する半導体装置の製造方法において、前
記ｐ＋ポリサイド配線を形成した後、ボロンおよびリン
の第３の拡散防止膜を形成し、その後第２のＢＰＳＧ膜
を堆積し熱処理を行うことを特徴とする。
導体基板上に形成されたｐ＋拡散層領域と、前記ｐ＋拡
散層上に第１のＢＰＳＧ膜と、前記第１のＢＰＳＧ膜に
開口されたコンタクトホールと、前記ｐ＋拡散層領域と
電気的に接続するための配線として形成されたｐ＋ポリ
サイド配線と、前記ｐ＋ポリサイド配線上に第２のＢＰ
ＳＧ膜とを具備する半導体装置の製造方法において、前
記ｐ＋ポリサイド配線を形成した後、ボロンおよびリン
の第３の拡散防止膜を形成し、その後第２のＢＰＳＧ膜
を堆積し熱処理を行うことを特徴とする。
【００１２】
【作用】本発明は上記した拡散防止膜が存在する構成に
より、ＢＰＳＧ膜の熱処理を行っても、ＢＰＳＧ膜中の
リンがｐ＋ポリサイド配線中に拡散することがない。こ
のため、ｐ＋ポリサイド配線とｐ＋拡散層領域とのコン
タクト抵抗は高くならない。また、シリコン窒化膜ある
いはタングステン窒化膜を拡散防止膜として用いた場
合、ｐ＋ポリサイド配線中のボロンが拡散防止膜とシリ
サイドの界面に偏析することがないため、ｐ＋ポリサイ
ド配線中のボロン濃度が低下しない。このため、ｐ＋ポ
リサイド配線とｐ＋拡散層領域とのコンタクト抵抗はさ
らに安定する。
より、ＢＰＳＧ膜の熱処理を行っても、ＢＰＳＧ膜中の
リンがｐ＋ポリサイド配線中に拡散することがない。こ
のため、ｐ＋ポリサイド配線とｐ＋拡散層領域とのコン
タクト抵抗は高くならない。また、シリコン窒化膜ある
いはタングステン窒化膜を拡散防止膜として用いた場
合、ｐ＋ポリサイド配線中のボロンが拡散防止膜とシリ
サイドの界面に偏析することがないため、ｐ＋ポリサイ
ド配線中のボロン濃度が低下しない。このため、ｐ＋ポ
リサイド配線とｐ＋拡散層領域とのコンタクト抵抗はさ
らに安定する。
【００１３】さらに、ｐ＋ポリサイドを窒化すること
で、ｐ＋ポリサイド配線上にのみ拡散防止膜を形成する
ことにより、化学気相成長法により全面にシリコン窒化
膜を拡散防止膜として形成したときに発生する、応力に
よるデバイス特性劣化および配線の信頼性の劣化の発生
の心配はない。また、コンタクト内に拡散防止膜を形成
するときに、重ね合わせ余裕を必要せず、このため、コ
ンタクトホールのサイズを微細化できる。
で、ｐ＋ポリサイド配線上にのみ拡散防止膜を形成する
ことにより、化学気相成長法により全面にシリコン窒化
膜を拡散防止膜として形成したときに発生する、応力に
よるデバイス特性劣化および配線の信頼性の劣化の発生
の心配はない。また、コンタクト内に拡散防止膜を形成
するときに、重ね合わせ余裕を必要せず、このため、コ
ンタクトホールのサイズを微細化できる。
【００１４】
【実施例】（実施例１）以下本発明の一実施例の半導体
装置の製造方法について、図面を参照しながら説明す
る。図１は本発明の第１の実施例の半導体装置の製造方
法により作成した半導体装置の要部断面構成図である。
装置の製造方法について、図面を参照しながら説明す
る。図１は本発明の第１の実施例の半導体装置の製造方
法により作成した半導体装置の要部断面構成図である。
【００１５】図１において、１はシリコン基板で（本実
施例ではｎ型基板）、２は素子分離領域、３はｐ＋拡散
層領域、４はシリコン酸化膜、５はＢＰＳＧ膜、６はコ
ンタクトホール、７は第１の拡散防止膜としてＢＰＳＧ
膜５上に形成されたシリコン窒化膜、８は第２の拡散防
止膜としてコンタクトホール６の側壁に形成されたシリ
コン窒化膜、９はｐ＋ポリサイド配線を構成するｐ＋ポ
リシリコン、１０はｐ＋ポリサイド配線を構成するタン
グステンシリサイド、１１は第３の拡散防止膜として形
成されたシリコン窒化膜、１２はＢＰＳＧ膜である。
施例ではｎ型基板）、２は素子分離領域、３はｐ＋拡散
層領域、４はシリコン酸化膜、５はＢＰＳＧ膜、６はコ
ンタクトホール、７は第１の拡散防止膜としてＢＰＳＧ
膜５上に形成されたシリコン窒化膜、８は第２の拡散防
止膜としてコンタクトホール６の側壁に形成されたシリ
コン窒化膜、９はｐ＋ポリサイド配線を構成するｐ＋ポ
リシリコン、１０はｐ＋ポリサイド配線を構成するタン
グステンシリサイド、１１は第３の拡散防止膜として形
成されたシリコン窒化膜、１２はＢＰＳＧ膜である。
【００１６】次に、第１の実施例の半導体装置の製造方
法について図２の断面図を参照しながら説明する。
法について図２の断面図を参照しながら説明する。
【００１７】図２(a)では、シリコン基板１上に素子分
離領域２を形成した後、ＢＦ2 +イオンを、加速エネルギ
ー２０ＫｅＶ、ドーズ量１ｘ１０15ｃｍ-2の条件でイオ
ン注入を行い、ｐ＋拡散層領域３を形成する。その後、
全面にシリコン酸化膜４を５０ｎｍ、ＢＰＳＧ膜５を４
００ｎｍ順次堆積し、ＢＰＳＧ膜５のフローのために９
００℃・３０分の熱処理を行う。ここで、ＢＰＳＧ膜５
中のボロン濃度は、１０．０ｍｏｌ％Ｂ2Ｏ3、リン濃度
は、６．０ｍｏｌ％Ｐ2Ｏ5とする。シリコン酸化膜４
は、ＢＰＳＧ膜５中のリンがｐ＋拡散層領域３に拡散す
るのを防ぐ目的のために形成するものであり、拡散を防
ぐことが可能であればシリコン窒化膜等他の膜でも良
い。その後全面に第１の拡散防止膜としてシリコン窒化
膜７を形成し、フォトレジストをマスクとして周知のド
ライエッチング法を用いてコンタクトホール６を開口す
る。このとき、第１の拡散防止膜として、シリコン窒化
膜の変わりにシリコン酸化膜を用いても良い。
離領域２を形成した後、ＢＦ2 +イオンを、加速エネルギ
ー２０ＫｅＶ、ドーズ量１ｘ１０15ｃｍ-2の条件でイオ
ン注入を行い、ｐ＋拡散層領域３を形成する。その後、
全面にシリコン酸化膜４を５０ｎｍ、ＢＰＳＧ膜５を４
００ｎｍ順次堆積し、ＢＰＳＧ膜５のフローのために９
００℃・３０分の熱処理を行う。ここで、ＢＰＳＧ膜５
中のボロン濃度は、１０．０ｍｏｌ％Ｂ2Ｏ3、リン濃度
は、６．０ｍｏｌ％Ｐ2Ｏ5とする。シリコン酸化膜４
は、ＢＰＳＧ膜５中のリンがｐ＋拡散層領域３に拡散す
るのを防ぐ目的のために形成するものであり、拡散を防
ぐことが可能であればシリコン窒化膜等他の膜でも良
い。その後全面に第１の拡散防止膜としてシリコン窒化
膜７を形成し、フォトレジストをマスクとして周知のド
ライエッチング法を用いてコンタクトホール６を開口す
る。このとき、第１の拡散防止膜として、シリコン窒化
膜の変わりにシリコン酸化膜を用いても良い。
【００１８】図２(b)では、第２の拡散防止膜として全
面にシリコン窒化膜８を５０ｎｍ堆積する。このとき、
第２の拡散防止膜として、シリコン窒化膜の変わりにシ
リコン酸化膜を用いても良い。
面にシリコン窒化膜８を５０ｎｍ堆積する。このとき、
第２の拡散防止膜として、シリコン窒化膜の変わりにシ
リコン酸化膜を用いても良い。
【００１９】図２(c)では、その後、全面を異方性エッ
チングをすることにより、コンタクトホール６の側壁部
のシリコン窒化膜８を残存させながら、コンタクトホー
ル６の底部のシリコン窒化膜８を除去する。このとき、
ＢＰＳＧ膜５上の第１の拡散防止膜であるシリコン窒化
膜７が無くならないように注意し、もしシリコン窒化膜
７の残存膜厚が非常に薄くなる場合は、シリコン窒化膜
７の膜厚をあらかじめ厚くしておいても良い。
チングをすることにより、コンタクトホール６の側壁部
のシリコン窒化膜８を残存させながら、コンタクトホー
ル６の底部のシリコン窒化膜８を除去する。このとき、
ＢＰＳＧ膜５上の第１の拡散防止膜であるシリコン窒化
膜７が無くならないように注意し、もしシリコン窒化膜
７の残存膜厚が非常に薄くなる場合は、シリコン窒化膜
７の膜厚をあらかじめ厚くしておいても良い。
【００２０】図２(d)では、その後、ポリシリコン膜９
を５０ｎｍ堆積し、全面にＢＦ2 +イオンを、加速エネル
ギー１５ＫｅＶ、ドーズ量１ｘ１０15ｃｍ-2の条件でイ
オン注入を行うことでポリシリコンをｐ＋ポリシリコン
膜９とする。その後、タングステンシリサイド膜１０を
２００ｎｍ堆積し、さらに全面にＢＦ2 +イオンを、加速
エネルギー１５ＫｅＶ、ドーズ量１ｘ１０15ｃｍ-2の条
件でイオン注入を行う。その後、所望のパターニングを
行うことで、ｐ＋ポリシリコン膜９およびタングステン
シリサイド膜１０をｐ＋ポリサイド配線とする。
を５０ｎｍ堆積し、全面にＢＦ2 +イオンを、加速エネル
ギー１５ＫｅＶ、ドーズ量１ｘ１０15ｃｍ-2の条件でイ
オン注入を行うことでポリシリコンをｐ＋ポリシリコン
膜９とする。その後、タングステンシリサイド膜１０を
２００ｎｍ堆積し、さらに全面にＢＦ2 +イオンを、加速
エネルギー１５ＫｅＶ、ドーズ量１ｘ１０15ｃｍ-2の条
件でイオン注入を行う。その後、所望のパターニングを
行うことで、ｐ＋ポリシリコン膜９およびタングステン
シリサイド膜１０をｐ＋ポリサイド配線とする。
【００２１】その後、図１に示すように、第３の拡散防
止膜としてシリコン窒化膜１１を５０ｎｍ堆積し、ＢＰ
ＳＧ膜１２を４００ｎｍ堆積する。ここで、第３の拡散
防止膜として、シリコン窒化膜の変わりにシリコン酸化
膜を用いても良い。また、ＢＰＳＧ膜１２中のボロン濃
度は、１０.０ｍｏｌ％Ｂ2Ｏ3、リン濃度は、６.０ｍｏ
ｌ％Ｐ2Ｏ5とする。その後、ＢＰＳＧ膜１２のフローの
ために９００℃・３０分の熱処理を行うことによって、
図１に示す半導体装置が完成する。
止膜としてシリコン窒化膜１１を５０ｎｍ堆積し、ＢＰ
ＳＧ膜１２を４００ｎｍ堆積する。ここで、第３の拡散
防止膜として、シリコン窒化膜の変わりにシリコン酸化
膜を用いても良い。また、ＢＰＳＧ膜１２中のボロン濃
度は、１０.０ｍｏｌ％Ｂ2Ｏ3、リン濃度は、６.０ｍｏ
ｌ％Ｐ2Ｏ5とする。その後、ＢＰＳＧ膜１２のフローの
ために９００℃・３０分の熱処理を行うことによって、
図１に示す半導体装置が完成する。
【００２２】以上のように、ｐ＋ポリシリコン膜９とＢ
ＰＳＧ膜５が、第１および第２の拡散防止膜の存在によ
り直接接触しないため、ＢＰＳＧ５膜中のリンがｐ＋ポ
リシリコン膜中に拡散しない。また、ｐ＋ポリシリコン
膜９およびタングステンシリサイド膜１０が、第３の拡
散防止膜の存在により、ＢＰＳＧ膜１２と直接接触しな
いため、ＢＰＳＧ膜１２中のリンが、ｐ＋ポリシリコン
膜９中に拡散することがない。このとき、タングステン
シリサイド膜１０中のリンおよびボロンの拡散速度は非
常に速いため、タングステンシリサイド膜１０の表面に
も、第３の拡散防止膜を必要とする。これにより、ｐ＋
ポリサイド配線とｐ＋拡散層領域とのコンタクト抵抗が
高くならない。また、拡散防止膜としてシリコン窒化膜
を用いた場合、拡散防止膜とｐ＋ポリシリコン膜９ある
いはタングステンシリサイド膜１０の界面にボロンが偏
析しないため、ｐ＋ポリシリコン膜中９のボロン濃度が
低下せず、コンタクト抵抗はより安定する。ただし、シ
リコン窒化膜を拡散防止膜として用いた場合、シリコン
窒化膜の膜厚を厚くすると、シリコン窒化膜の応力が大
きくなり、デバイス特性を劣化させたり配線の信頼性を
劣化させたりするので、注意が必要となる。
ＰＳＧ膜５が、第１および第２の拡散防止膜の存在によ
り直接接触しないため、ＢＰＳＧ５膜中のリンがｐ＋ポ
リシリコン膜中に拡散しない。また、ｐ＋ポリシリコン
膜９およびタングステンシリサイド膜１０が、第３の拡
散防止膜の存在により、ＢＰＳＧ膜１２と直接接触しな
いため、ＢＰＳＧ膜１２中のリンが、ｐ＋ポリシリコン
膜９中に拡散することがない。このとき、タングステン
シリサイド膜１０中のリンおよびボロンの拡散速度は非
常に速いため、タングステンシリサイド膜１０の表面に
も、第３の拡散防止膜を必要とする。これにより、ｐ＋
ポリサイド配線とｐ＋拡散層領域とのコンタクト抵抗が
高くならない。また、拡散防止膜としてシリコン窒化膜
を用いた場合、拡散防止膜とｐ＋ポリシリコン膜９ある
いはタングステンシリサイド膜１０の界面にボロンが偏
析しないため、ｐ＋ポリシリコン膜中９のボロン濃度が
低下せず、コンタクト抵抗はより安定する。ただし、シ
リコン窒化膜を拡散防止膜として用いた場合、シリコン
窒化膜の膜厚を厚くすると、シリコン窒化膜の応力が大
きくなり、デバイス特性を劣化させたり配線の信頼性を
劣化させたりするので、注意が必要となる。
【００２３】また、この方法では、コンタクトホール６
の側壁部のシリコン酸化膜８をフォトマスクを使用せず
に形成するため、合わせ余裕を必要とせず、コンタクト
ホール６の微細化が可能となる。
の側壁部のシリコン酸化膜８をフォトマスクを使用せず
に形成するため、合わせ余裕を必要とせず、コンタクト
ホール６の微細化が可能となる。
【００２４】なお、本実施例では、ｐ＋ポリサイドを形
成する方法として、ポリシリコン９を形成した後、およ
びタングステンシリサイド１０を形成した後の双方の工
程においてイオン注入を行うが、ポリシリコン９を形成
した後のみ、あるいはタングステンシリサイド１０を形
成した後のみのイオン注入でも良い。また、ＢＰＳＧ膜
５およびＢＰＳＧ膜１２中のボロン濃度は、７.０−１
５.０ｍｏｌ％Ｂ2Ｏ3の範囲、リン濃度は、４.０−８.
０ｍｏｌ％Ｐ2Ｏ5の範囲であれば同様の効果が得られ
る。また、ＢＰＳＧ膜１２の熱処理は、９５０℃以下の
温度であればコンタクト抵抗は高くならない。また、拡
散防止膜の膜厚はそれぞれ、１０ｎｍ以上あれば同様の
効果が得られる。
成する方法として、ポリシリコン９を形成した後、およ
びタングステンシリサイド１０を形成した後の双方の工
程においてイオン注入を行うが、ポリシリコン９を形成
した後のみ、あるいはタングステンシリサイド１０を形
成した後のみのイオン注入でも良い。また、ＢＰＳＧ膜
５およびＢＰＳＧ膜１２中のボロン濃度は、７.０−１
５.０ｍｏｌ％Ｂ2Ｏ3の範囲、リン濃度は、４.０−８.
０ｍｏｌ％Ｐ2Ｏ5の範囲であれば同様の効果が得られ
る。また、ＢＰＳＧ膜１２の熱処理は、９５０℃以下の
温度であればコンタクト抵抗は高くならない。また、拡
散防止膜の膜厚はそれぞれ、１０ｎｍ以上あれば同様の
効果が得られる。
【００２５】さらに、応力が問題とならない第２の拡散
防止膜にはシリコン窒化膜を用い、全面に堆積するため
応力が問題となる第１および第３の拡散防止膜には、シ
リコン酸化膜を使用するといった使い分けを行っても良
い。
防止膜にはシリコン窒化膜を用い、全面に堆積するため
応力が問題となる第１および第３の拡散防止膜には、シ
リコン酸化膜を使用するといった使い分けを行っても良
い。
【００２６】（実施例２）図３は本発明の第２の実施例
における半導体装置の製造方法を示す要部断面構成図で
ある。第１の実施例では第３の拡散防止膜としてシリコ
ン窒化膜を形成したのに対し、第２の実施例では第３の
拡散防止膜をｐ＋ポリサイド配線を窒化処理することに
より形成することに特徴がある。以下順次図３に従って
製造方法を説明する。
における半導体装置の製造方法を示す要部断面構成図で
ある。第１の実施例では第３の拡散防止膜としてシリコ
ン窒化膜を形成したのに対し、第２の実施例では第３の
拡散防止膜をｐ＋ポリサイド配線を窒化処理することに
より形成することに特徴がある。以下順次図３に従って
製造方法を説明する。
【００２７】ｐ＋ポリサイド配線を形成する工程まで
は、第１の実施例における図２（ａ）〜（ｄ）と同様で
あるため、省略する。
は、第１の実施例における図２（ａ）〜（ｄ）と同様で
あるため、省略する。
【００２８】図３(a)では、その後、アンモニア雰囲気
中において８５０℃、１０分の熱処理を行う、あるいは
窒素雰囲気中において５００℃、１０分のプラズマ処理
を行う。これにより、第３の拡散防止膜としてｐ＋ポリ
シリコン９の側壁部には、シリコン窒化膜１３を形成
し、タングステンシリサイド１０の表面および側壁部に
はタングステン窒化膜１４を形成する。このとき、シリ
コン窒化膜１３およびタングステン窒化膜１４の膜厚
は、４ｎｍ以上あれば良い。
中において８５０℃、１０分の熱処理を行う、あるいは
窒素雰囲気中において５００℃、１０分のプラズマ処理
を行う。これにより、第３の拡散防止膜としてｐ＋ポリ
シリコン９の側壁部には、シリコン窒化膜１３を形成
し、タングステンシリサイド１０の表面および側壁部に
はタングステン窒化膜１４を形成する。このとき、シリ
コン窒化膜１３およびタングステン窒化膜１４の膜厚
は、４ｎｍ以上あれば良い。
【００２９】図３(b)では、実施例１と同様に、ＢＰＳ
Ｇ膜１２を４００ｎｍ堆積する。ここで、ＢＰＳＧ膜１
２中のボロン濃度は、１０．０ｍｏｌ％Ｂ2Ｏ3、リン濃
度は、６．０ｍｏｌ％Ｐ2Ｏ5とする。その後、ＢＰＳＧ
膜１２のフローのために９００℃・３０分の熱処理を行
う。
Ｇ膜１２を４００ｎｍ堆積する。ここで、ＢＰＳＧ膜１
２中のボロン濃度は、１０．０ｍｏｌ％Ｂ2Ｏ3、リン濃
度は、６．０ｍｏｌ％Ｐ2Ｏ5とする。その後、ＢＰＳＧ
膜１２のフローのために９００℃・３０分の熱処理を行
う。
【００３０】以上のように、ｐ＋ポリシリコン膜９およ
びタングステンシリサイド膜１０とＢＰＳＧ膜１１が、
第３の拡散防止膜としてのシリコン窒化膜１３およびタ
ングステン窒化膜１４の存在により直接接触しないた
め、ＢＰＳＧ膜１１中のリンがｐ＋ポリシリコン膜９中
に拡散せず、コンタクト抵抗が高くならない。また、タ
ングステン窒化膜１４とタングステンシリサイド膜１０
との界面にボロンが偏析しないため、ｐ＋ポリシリコン
膜９中のボロン濃度が低下せず、コンタクト抵抗はより
安定する。この方法では、タングステンシリサイド膜１
０の窒化速度がＢＰＳＧ膜５の窒化速度と比較して速い
ため、ｐ＋ポリサイド上にのみ拡散防止膜が形成され
る。このため、シリコン窒化膜１１を全面に形成した第
１の実施例と比較して、応力の問題は発生せず、しかも
拡散防止効果は同程度あるという特徴がある。
びタングステンシリサイド膜１０とＢＰＳＧ膜１１が、
第３の拡散防止膜としてのシリコン窒化膜１３およびタ
ングステン窒化膜１４の存在により直接接触しないた
め、ＢＰＳＧ膜１１中のリンがｐ＋ポリシリコン膜９中
に拡散せず、コンタクト抵抗が高くならない。また、タ
ングステン窒化膜１４とタングステンシリサイド膜１０
との界面にボロンが偏析しないため、ｐ＋ポリシリコン
膜９中のボロン濃度が低下せず、コンタクト抵抗はより
安定する。この方法では、タングステンシリサイド膜１
０の窒化速度がＢＰＳＧ膜５の窒化速度と比較して速い
ため、ｐ＋ポリサイド上にのみ拡散防止膜が形成され
る。このため、シリコン窒化膜１１を全面に形成した第
１の実施例と比較して、応力の問題は発生せず、しかも
拡散防止効果は同程度あるという特徴がある。
【００３１】なお、本実施例では、ｐ＋ポリサイド配線
の窒化方法として、アンモニア雰囲気中において８５０
℃の熱処理を行ったが、７００℃以上の温度の熱処理で
あれば、タングステン窒化膜は形成される。また、プラ
ズマ処理によりｐ＋ポリサイド配線の窒化を行う場合、
窒素雰囲気中において５００℃の温度においてプラズマ
処理を行う方法を用いたが、４００℃以上の温度であれ
ば、タングステン窒化膜は形成される。また、タングス
テン窒化膜１４が、４ｎｍ以上形成される条件であれば
他の方法を用いても問題ない。また、ＢＰＳＧ膜５およ
びＢＰＳＧ膜１２中のボロン濃度は、７.０−１５.０ｍ
ｏｌ％Ｂ2Ｏ3の範囲、リン濃度は、４.０−８.０ｍｏｌ
％Ｐ2Ｏ5の範囲であれば同様の効果が得られる。また、
ＢＰＳＧ膜１２の熱処理は、９５０℃以下の温度であれ
ばコンタクト抵抗は高くならない。
の窒化方法として、アンモニア雰囲気中において８５０
℃の熱処理を行ったが、７００℃以上の温度の熱処理で
あれば、タングステン窒化膜は形成される。また、プラ
ズマ処理によりｐ＋ポリサイド配線の窒化を行う場合、
窒素雰囲気中において５００℃の温度においてプラズマ
処理を行う方法を用いたが、４００℃以上の温度であれ
ば、タングステン窒化膜は形成される。また、タングス
テン窒化膜１４が、４ｎｍ以上形成される条件であれば
他の方法を用いても問題ない。また、ＢＰＳＧ膜５およ
びＢＰＳＧ膜１２中のボロン濃度は、７.０−１５.０ｍ
ｏｌ％Ｂ2Ｏ3の範囲、リン濃度は、４.０−８.０ｍｏｌ
％Ｐ2Ｏ5の範囲であれば同様の効果が得られる。また、
ＢＰＳＧ膜１２の熱処理は、９５０℃以下の温度であれ
ばコンタクト抵抗は高くならない。
【００３２】
【発明の効果】本発明は、ｐ＋拡散層領域と、ＢＰＳＧ
膜と、ｐ＋ポリサイド配線とを具備する構造で、ｐ＋ポ
リサイド配線とｐ＋拡散層領域との間にコンタクトが存
在する半導体装置の製造方法において、ｐ＋ポリシリコ
ン膜とＢＰＳＧ膜の間に拡散防止膜を形成するため、Ｂ
ＰＳＧ膜の熱処理を行っても、ＢＰＳＧ膜中のリンがｐ
＋ポリシリコン膜中に拡散せず、コンタクト抵抗が高く
ならない。また、拡散防止膜としてシリコン窒化膜を用
いた場合、シリコン窒化膜とタングステンシリサイド膜
の界面にボロンが偏析しないため、ｐ＋ポリシリコン中
のボロン濃度が低下せず、コンタクト抵抗はより安定す
る。さらに、コンタクトホールの側壁部の第２の拡散防
止膜をフォトマスクを使用せずに形成するため、合わせ
余裕を必要とせず、コンタクトホールの微細化が可能と
なる。
膜と、ｐ＋ポリサイド配線とを具備する構造で、ｐ＋ポ
リサイド配線とｐ＋拡散層領域との間にコンタクトが存
在する半導体装置の製造方法において、ｐ＋ポリシリコ
ン膜とＢＰＳＧ膜の間に拡散防止膜を形成するため、Ｂ
ＰＳＧ膜の熱処理を行っても、ＢＰＳＧ膜中のリンがｐ
＋ポリシリコン膜中に拡散せず、コンタクト抵抗が高く
ならない。また、拡散防止膜としてシリコン窒化膜を用
いた場合、シリコン窒化膜とタングステンシリサイド膜
の界面にボロンが偏析しないため、ｐ＋ポリシリコン中
のボロン濃度が低下せず、コンタクト抵抗はより安定す
る。さらに、コンタクトホールの側壁部の第２の拡散防
止膜をフォトマスクを使用せずに形成するため、合わせ
余裕を必要とせず、コンタクトホールの微細化が可能と
なる。
【００３３】さらに、ｐ＋ポリサイド配線を窒化処理す
ることで、第３の拡散防止膜を形成することにより、ｐ
＋ポリサイド上にのみ第３の拡散防止膜が形成され、応
力の問題は発生せず、しかも拡散防止効果はシリコン窒
化膜を用いた場合と同程度ある。
ることで、第３の拡散防止膜を形成することにより、ｐ
＋ポリサイド上にのみ第３の拡散防止膜が形成され、応
力の問題は発生せず、しかも拡散防止効果はシリコン窒
化膜を用いた場合と同程度ある。
【００３４】以上のように、ＢＰＳＧ膜の熱処理を行っ
ても、ｐ＋ポリサイドとｐ＋拡散層領域のコンタクト抵
抗が高くならない。このｐ＋ポリサイドおよびそのコン
タクトを、従来より用いられているｎ＋ポリサイドと組
み合わせて用いることにより、ＤＲＡＭあるいはマイコ
ンの等のＣＭＯＳ構造を有する半導体装置の集積度は大
幅に向上し、その実用的効果は非常に大きい。
ても、ｐ＋ポリサイドとｐ＋拡散層領域のコンタクト抵
抗が高くならない。このｐ＋ポリサイドおよびそのコン
タクトを、従来より用いられているｎ＋ポリサイドと組
み合わせて用いることにより、ＤＲＡＭあるいはマイコ
ンの等のＣＭＯＳ構造を有する半導体装置の集積度は大
幅に向上し、その実用的効果は非常に大きい。
【図１】本発明における半導体装置の要部断面構成図
【図２】本発明の第一の実施例における半導体装置の製
造方法の要部工程断面図
造方法の要部工程断面図
【図３】本発明の第二の実施例における半導体装置の製
造方法の要部工程断面図
造方法の要部工程断面図
１ シリコン基板 ２ 素子分離領域 ３ ｐ＋拡散層領域 ４ シリコン酸化膜 ５、１２ ＢＰＳＧ膜 ６ コンタクトホール ７、８、１１ シリコン窒化膜 ９ ｐ＋ポリシリコン １０ タングステンシリサイド １３ シリコン窒化膜 １４ タングステン窒化膜
Claims (5)
- 【請求項１】半導体基板上に形成されたｐ＋拡散層領域
と、前記ｐ＋拡散層上に第１のＢＰＳＧ膜と、この第１
のＢＰＳＧ膜に開口されたコンタクトホールと、前記ｐ
＋拡散層領域と電気的に接続するための配線として形成
されたｐ＋ポリサイド配線とを具備する半導体装置の製
造方法において、 前記第１のＢＰＳＧ膜を堆積し、熱処理を行うことで第
１のＢＰＳＧ膜のフローを行った後、全面にボロンおよ
びリンの第１の拡散防止膜を形成する工程と、その後、
前記コンタクトホールを開口し、全面にボロンおよびリ
ンの第２の拡散防止膜を形成した後、全面を異方性のエ
ッチングを行うことで、前記コンタクトホールの底部の
ボロンおよびリンの第２の拡散防止膜を除去する工程
と、その後、前記ｐ＋ポリサイド配線を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 【請求項２】請求項１記載のボロンおよびリンの第１お
よび第２の拡散防止膜が、化学気相成長法により堆積し
たシリコン窒化膜あるいはシリコン酸化膜であることを
特徴とする半導体装置の製造方法。 - 【請求項３】半導体基板上に形成されたｐ＋拡散層領域
と、前記ｐ＋拡散層上に第１のＢＰＳＧ膜と、前記第１
のＢＰＳＧ膜に開口されたコンタクトホールと、前記ｐ
＋拡散層領域と電気的に接続するための配線として形成
されたｐ＋ポリサイド配線と、前記ｐ＋ポリサイド配線
上に第２のＢＰＳＧ膜とを具備する半導体装置の製造方
法において、 前記ｐ＋ポリサイド配線を形成した後、ボロンおよびリ
ンの第３の拡散防止膜を形成し、その後第２のＢＰＳＧ
膜を堆積し熱処理を行うことを特徴とする半導体装置の
製造方法。 - 【請求項４】請求項３記載のボロンおよびリンの第３の
拡散防止膜が、化学気相成長法により堆積したシリコン
窒化膜あるいはシリコン酸化膜であることを特徴とする
半導体装置の製造方法。 - 【請求項５】請求項３記載のボロンおよびリンの第３の
拡散防止膜が、前記ｐ＋ポリサイド配線を形成した後、
アンモニア雰囲気中で熱処理を行うあるいは窒素雰囲気
中でプラズマ処理を行うことで形成した、ｐ＋ポリサイ
ド配線の高融点金属シリサイド部分の表面の高融点金属
窒化膜、およびｐ＋ポリシリコン配線のｐ＋ポリシリコ
ン部分の表面のシリコン窒化膜であることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25516791A JP3265593B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25516791A JP3265593B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0594964A true JPH0594964A (ja) | 1993-04-16 |
| JP3265593B2 JP3265593B2 (ja) | 2002-03-11 |
Family
ID=17274991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25516791A Expired - Fee Related JP3265593B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3265593B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004525525A (ja) * | 2001-05-03 | 2004-08-19 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 水素防護層を備えた超小型電子構造体 |
-
1991
- 1991-10-02 JP JP25516791A patent/JP3265593B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004525525A (ja) * | 2001-05-03 | 2004-08-19 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 水素防護層を備えた超小型電子構造体 |
| US7276300B2 (en) | 2001-05-03 | 2007-10-02 | Infineon Technologies Ag | Microelectronic structure having a hydrogen barrier layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3265593B2 (ja) | 2002-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5053349A (en) | Method for interconnecting semiconductor devices | |
| JP2585140B2 (ja) | 半導体装置の配線接触構造 | |
| US5614745A (en) | Contact structure between two conductive layers in semiconductor device and method of manufacturing the same | |
| US6555465B2 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
| JPH11260935A (ja) | ２作用機能ド―ピングを与える方法およびゲ―ト構造のアレイ | |
| JP2636796B2 (ja) | 半導体装置の製造方法 | |
| US6271570B1 (en) | Trench-free buried contact | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JPH06333944A (ja) | 半導体装置 | |
| KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| JP3265593B2 (ja) | 半導体装置の製造方法 | |
| JPH0653492A (ja) | 半導体装置及びその製造方法 | |
| KR100353525B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US7332420B2 (en) | Method for manufacturing semiconductor device | |
| JP2001203347A (ja) | 半導体装置およびその製造方法 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPH0637108A (ja) | 半導体装置の製造方法 | |
| JPH0590254A (ja) | 半導体装置の製造方法 | |
| JP2846306B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3415360B2 (ja) | 半導体装置の製造方法 | |
| JPH0734441B2 (ja) | 半導体装置の製造方法 | |
| JPH0786195A (ja) | 半導体装置の製造方法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JPS61154150A (ja) | 半導体装置の製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |