JPH0595280A - 二相パルスのカウント方法 - Google Patents
二相パルスのカウント方法Info
- Publication number
- JPH0595280A JPH0595280A JP25385091A JP25385091A JPH0595280A JP H0595280 A JPH0595280 A JP H0595280A JP 25385091 A JP25385091 A JP 25385091A JP 25385091 A JP25385091 A JP 25385091A JP H0595280 A JPH0595280 A JP H0595280A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- phase signal
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【目的】 本発明は二相パルスのカウント方法に関し、
特に、A相又はB相のみが振動する場合のカウンタの誤
カウントを防止することを特徴とする。 【構成】 本発明による二相パルスのカウント方法は、
A相信号(1)をアップゲート(12)又はダウンゲート(13)
に入力し、A相信号(1)とB相信号(2)をアップ/ダウン
判定部(3)に入力すると共に、前記アップ/ダウン判定
部(3)のアップ信号(3a)又はダウン信号(3b)を前記各ゲ
ート(12,13)に入力するようにした方法である。
特に、A相又はB相のみが振動する場合のカウンタの誤
カウントを防止することを特徴とする。 【構成】 本発明による二相パルスのカウント方法は、
A相信号(1)をアップゲート(12)又はダウンゲート(13)
に入力し、A相信号(1)とB相信号(2)をアップ/ダウン
判定部(3)に入力すると共に、前記アップ/ダウン判定
部(3)のアップ信号(3a)又はダウン信号(3b)を前記各ゲ
ート(12,13)に入力するようにした方法である。
Description
【0001】
【産業上の利用分野】本発明は、二相パルスのカウント
方法に関し、特に、A相又はB相のみが振動する場合の
カウンタの誤カウントを防止するための新規な改良に関
する。
方法に関し、特に、A相又はB相のみが振動する場合の
カウンタの誤カウントを防止するための新規な改良に関
する。
【0002】
【従来の技術】従来、エンコーダ等に用いられていたこ
の種の二相パルスのカウント方法としては、一般に、図
2で示す方法が採用されていた。すなわち、エンコーダ
等から得られるA相信号1とB相信号2は、アップ/ダ
ウン判定部3に入力され、アップモード時にはアップ信
号3aがカウンタ4に入力され、ダウンモード時にはダ
ウン信号3bがカウンタ4に入力されて各々カウントさ
れると共に、カウント値4aが出力される。
の種の二相パルスのカウント方法としては、一般に、図
2で示す方法が採用されていた。すなわち、エンコーダ
等から得られるA相信号1とB相信号2は、アップ/ダ
ウン判定部3に入力され、アップモード時にはアップ信
号3aがカウンタ4に入力され、ダウンモード時にはダ
ウン信号3bがカウンタ4に入力されて各々カウントさ
れると共に、カウント値4aが出力される。
【0003】
【発明が解決しようとする課題】従来の二相パルスのカ
ウント方法は、以上のように構成されていたため、次の
ような課題が存在していた。すなわち、A相信号及びB
相信号のアップ/ダウンのみを判定してカウントしてい
るため、例えば、エンコーダが停止して振動(微少な往
復回転動作)している場合に、A相はH又はL状態のま
まで、B相信号がオンオフを繰り返し、あたかも、連続
したHとL状態のパルス信号を発生しているかのような
場合、実際には正常回転によるエンコーダ信号ではない
にも拘わらず、カウンタはアップモード又はダウンモー
ドのカウンタ値を発生することになり、後段の制御系に
誤信号を与え、重大なミスを発生することになってい
た。
ウント方法は、以上のように構成されていたため、次の
ような課題が存在していた。すなわち、A相信号及びB
相信号のアップ/ダウンのみを判定してカウントしてい
るため、例えば、エンコーダが停止して振動(微少な往
復回転動作)している場合に、A相はH又はL状態のま
まで、B相信号がオンオフを繰り返し、あたかも、連続
したHとL状態のパルス信号を発生しているかのような
場合、実際には正常回転によるエンコーダ信号ではない
にも拘わらず、カウンタはアップモード又はダウンモー
ドのカウンタ値を発生することになり、後段の制御系に
誤信号を与え、重大なミスを発生することになってい
た。
【0004】本発明は、以上のような課題を解決するた
めになされたもので、特に、A相又はB相のみが振動す
る場合のカウンタの誤カウントを防止するようにした二
相パルスのカウント方法を提供することを目的とする。
めになされたもので、特に、A相又はB相のみが振動す
る場合のカウンタの誤カウントを防止するようにした二
相パルスのカウント方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明による二相パルス
のカウント方法は、A相信号及びB相信号をアップ/ダ
ウンカウンタでカウントし、カウンタ値を出力するよう
にした二相パルスのカウント方法において、前記A相信
号をアップゲート又はダウンゲートに入力する第1工程
と、前記A相信号及びB相信号をアップ/ダウン判定部
に入力する第2工程と、前記アップ/ダウン判定部の出
力信号を前記各ゲートに入力する第3工程とよりなり、
前記A相信号又はB相信号のみが振動する場合の前記カ
ウンタの誤カウントを防止する方法である。
のカウント方法は、A相信号及びB相信号をアップ/ダ
ウンカウンタでカウントし、カウンタ値を出力するよう
にした二相パルスのカウント方法において、前記A相信
号をアップゲート又はダウンゲートに入力する第1工程
と、前記A相信号及びB相信号をアップ/ダウン判定部
に入力する第2工程と、前記アップ/ダウン判定部の出
力信号を前記各ゲートに入力する第3工程とよりなり、
前記A相信号又はB相信号のみが振動する場合の前記カ
ウンタの誤カウントを防止する方法である。
【0006】
【作用】本発明による二相パルスのカウント方法におい
ては、A相信号のアップモード又はダウンモードを検出
する二相変化判定部が設けられ、A相信号とB相信号が
入力されるアップ/ダウン判定部の出力信号がフゲート
又はダウンゲートに入力されて二相パルスの変化状態を
判定しているため、A相信号又はB相信号のみが振動
し、A相信号又はB相信号のみがH又はL状態である場
合には、各ゲートを経てカウンタに出力信号が入力され
ず、カウンタ値の誤検出を防止することができる。
ては、A相信号のアップモード又はダウンモードを検出
する二相変化判定部が設けられ、A相信号とB相信号が
入力されるアップ/ダウン判定部の出力信号がフゲート
又はダウンゲートに入力されて二相パルスの変化状態を
判定しているため、A相信号又はB相信号のみが振動
し、A相信号又はB相信号のみがH又はL状態である場
合には、各ゲートを経てカウンタに出力信号が入力され
ず、カウンタ値の誤検出を防止することができる。
【0007】
【実施例】以下、図面と共に本発明による二相パルスの
カウント方法の好適な実施例について詳細に説明する。
なお、従来例と同一又は同等部分には同一符号を用いて
説明する。図1から図3までは本発明による二相パルス
のカウント方法を示すもので、図1はブロック図、図2
はアップ時の波形図、図3はダウン時の波形図である。
カウント方法の好適な実施例について詳細に説明する。
なお、従来例と同一又は同等部分には同一符号を用いて
説明する。図1から図3までは本発明による二相パルス
のカウント方法を示すもので、図1はブロック図、図2
はアップ時の波形図、図3はダウン時の波形図である。
【0008】図1において符号1で示されるものはエン
コーダ等からのA相信号であり、このA相信号1は、ア
ップモードを検出する第1変化検出部10及びダウンモ
ードを検出する第2変化検出部11並びにアップ/ダウ
ン判定部3に入力されている。
コーダ等からのA相信号であり、このA相信号1は、ア
ップモードを検出する第1変化検出部10及びダウンモ
ードを検出する第2変化検出部11並びにアップ/ダウ
ン判定部3に入力されている。
【0009】前記各変化検出部10,11からの各検出
信号10a,11aは、アップゲート12及びダウンゲ
ート13に入力され、これらの各ゲート12,13から
のアップ出力信号12a及びダウン出力信号13aの何
れかはカウンタ4に入力されている。
信号10a,11aは、アップゲート12及びダウンゲ
ート13に入力され、これらの各ゲート12,13から
のアップ出力信号12a及びダウン出力信号13aの何
れかはカウンタ4に入力されている。
【0010】前記アップ/ダウン判定部3には、B相信
号2が第3変化検出部14を経て入力されており、この
アップ/ダウン判定部3、アップ信号3a及びダウン信
号3bが前記各ゲート12,13に各々入力されてい
る。前記各ゲート12,13から出力されるアップ出力
信号12a及びダウン出力信号13aは記憶リセット部
15に入力され、リセット信号15aがアップ/ダウン
判定部3に入力されている。従って、各変化検出部1
0,11、各ゲート12,13及び記憶リセット部15
によって二相変化判定部20を構成している。
号2が第3変化検出部14を経て入力されており、この
アップ/ダウン判定部3、アップ信号3a及びダウン信
号3bが前記各ゲート12,13に各々入力されてい
る。前記各ゲート12,13から出力されるアップ出力
信号12a及びダウン出力信号13aは記憶リセット部
15に入力され、リセット信号15aがアップ/ダウン
判定部3に入力されている。従って、各変化検出部1
0,11、各ゲート12,13及び記憶リセット部15
によって二相変化判定部20を構成している。
【0011】次に、前述の構成において、図2及び図3
で示すようなアップモード又はダウンモードのA相信号
1及びB相信号2が入力されると、各変化検出部10,
11を続いてアップゲート12又はダウンゲート13に
入力される。
で示すようなアップモード又はダウンモードのA相信号
1及びB相信号2が入力されると、各変化検出部10,
11を続いてアップゲート12又はダウンゲート13に
入力される。
【0012】一方、B相信号2は第3変化検出部14を
経て前記A相信号1と共にアップ/ダウン判定部3に入
力される。このアップ/ダウン判定部3では、A相信号
1及びB相信号2のアップ又はダウンモードを判定し、
B相信号2のアップ信号3a又はダウン信号3bをアッ
プゲート12又はダウンゲート13に入力し、アップモ
ードではアップ出力信号12aが、ダウンモードではダ
ウン出力信号13aがカウンタ4に入力されてカウンタ
値4aが出力される。
経て前記A相信号1と共にアップ/ダウン判定部3に入
力される。このアップ/ダウン判定部3では、A相信号
1及びB相信号2のアップ又はダウンモードを判定し、
B相信号2のアップ信号3a又はダウン信号3bをアッ
プゲート12又はダウンゲート13に入力し、アップモ
ードではアップ出力信号12aが、ダウンモードではダ
ウン出力信号13aがカウンタ4に入力されてカウンタ
値4aが出力される。
【0013】前述の状態で、例えば、エンコーダが停止
し、A相信号1がH又はLの状態となり、B相信号2が
ディスク(図示せず)のわずかな振動によってHとLの
状態を繰り返してパルスを出力している場合、各変化検
出部10又は11からは、H又はLの信号が固定して出
力されているため、各ゲート12又は13は開閉を繰り
返すことができず、結果的にカウンタ4にはアップ出力
信号12a又はダウン出力信号13aは入力されず、停
止時における誤カウントを防止することができる。
し、A相信号1がH又はLの状態となり、B相信号2が
ディスク(図示せず)のわずかな振動によってHとLの
状態を繰り返してパルスを出力している場合、各変化検
出部10又は11からは、H又はLの信号が固定して出
力されているため、各ゲート12又は13は開閉を繰り
返すことができず、結果的にカウンタ4にはアップ出力
信号12a又はダウン出力信号13aは入力されず、停
止時における誤カウントを防止することができる。
【0014】なお、前述の実施例では、ハード構成を前
提として説明したが、例えば、CPUによるソフトウェ
ア処理により、前述と同様の処理を行うことができるこ
とは述べるまでもないことである。また、前述のB相信
号に限らず、A相信号のみが振動する場合も同等の効果
が得られる。
提として説明したが、例えば、CPUによるソフトウェ
ア処理により、前述と同様の処理を行うことができるこ
とは述べるまでもないことである。また、前述のB相信
号に限らず、A相信号のみが振動する場合も同等の効果
が得られる。
【0015】
【発明の効果】本発明による二相パルスのカウント方法
は、以上のように構成されているため、次のような効果
を得ることができる。すなわち、A相信号又はB相信号
のみが振動する場合において、カウンタの誤カウントを
防止することができ、エンコーダ等の回転検出信号の精
度を大幅に向上させることができる。
は、以上のように構成されているため、次のような効果
を得ることができる。すなわち、A相信号又はB相信号
のみが振動する場合において、カウンタの誤カウントを
防止することができ、エンコーダ等の回転検出信号の精
度を大幅に向上させることができる。
【図1】本発明による二相パルスのカウント方法を適用
したカウント装置を示すブロック図である。
したカウント装置を示すブロック図である。
【図2】アップモードの信号を示す波形図である。
【図3】ダウンモードの信号を示す波形図である。
【図4】従来の構成を示すブロック図である。
【図5】従来の信号を示す波形図である。
1 A相信号 2 B相信号 3 アップ/ダウン判定部 3a アップ信号 3b ダウン信号 4 カウンタ 4a カウンタ値 12 アップゲート 13 ダウンゲート
Claims (1)
- 【請求項1】 A相信号(1)及びB相信号(2)をアップ/
ダウンのカウンタ(4)でカウントし、カウンタ値(4a)を
出力するようにした二相パルスのカウント方法におい
て、前記A相信号(1)をアップゲート(12)又はダウンゲ
ート(13)に入力する第1工程と、前記A相信号(1)及び
B相信号(2)をアップ/ダウン判定部(3)に入力する第2
工程と、前記アップ/ダウン判定部(3)のアップ信号(3
a)又はダウン信号(3b)を前記各ゲート(12,13)に入力す
る第3工程とよりなり、前記A相信号(1)又はB相信号
(2)のみが振動する場合の前記カウンタ(4)の誤カウント
を防止することを特徴とする二相パルスのカウント方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25385091A JPH0595280A (ja) | 1991-10-01 | 1991-10-01 | 二相パルスのカウント方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25385091A JPH0595280A (ja) | 1991-10-01 | 1991-10-01 | 二相パルスのカウント方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595280A true JPH0595280A (ja) | 1993-04-16 |
Family
ID=17257004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25385091A Pending JPH0595280A (ja) | 1991-10-01 | 1991-10-01 | 二相パルスのカウント方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595280A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135974A (ja) * | 2008-12-03 | 2010-06-17 | Koyo Electronics Ind Co Ltd | 2相カウンタおよびカウンタシステム |
-
1991
- 1991-10-01 JP JP25385091A patent/JPH0595280A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135974A (ja) * | 2008-12-03 | 2010-06-17 | Koyo Electronics Ind Co Ltd | 2相カウンタおよびカウンタシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5233292A (en) | Speed detector device for elevator | |
| CN114696669B (zh) | 实现无刷直流电机霍尔位置传感器故障处理的方法 | |
| JPH0595280A (ja) | 二相パルスのカウント方法 | |
| JPH02165055A (ja) | 速度検出装置 | |
| US4599600A (en) | Conversion of quadrature signals into counter control pulses | |
| JPH04346069A (ja) | 速度信号生成回路 | |
| JPS6135974Y2 (ja) | ||
| JP3320454B2 (ja) | モータの位置制御装置およびモータの位置制御方法 | |
| JP2582786Y2 (ja) | エンコーダカウンタ | |
| JPS6255110B2 (ja) | ||
| JP2502366Y2 (ja) | 正転逆転判別回路 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JP3050027B2 (ja) | エンコーダのパルスカウント回路 | |
| JP3460675B2 (ja) | 光エンコーダによる移動方向検出装置、光エンコーダによる移動方向検出方法。 | |
| JP3491372B2 (ja) | インプットキャプチャ回路の故障検出方法 | |
| JP3160923B2 (ja) | 磁気ディスク装置の制御回路 | |
| JP2611099B2 (ja) | 変位測定装置 | |
| SU1631441A1 (ru) | Устройство дл определени направлени вращени | |
| JPS63150625A (ja) | 位置および角度検出装置 | |
| JPH0518779A (ja) | エンコーダによる位置読取りのエラー検出方法 | |
| JPH04205324A (ja) | 数値制御装置 | |
| JPH03212861A (ja) | ディジタルサーボ装置 | |
| JP2002351754A (ja) | 入力ノイズ判別方法およびその記録媒体 | |
| JPH0121709B2 (ja) | ||
| JPH07210938A (ja) | 回転角検出回路装置 |