JPH0595574A - 時間スイツチ装置 - Google Patents
時間スイツチ装置Info
- Publication number
- JPH0595574A JPH0595574A JP27841691A JP27841691A JPH0595574A JP H0595574 A JPH0595574 A JP H0595574A JP 27841691 A JP27841691 A JP 27841691A JP 27841691 A JP27841691 A JP 27841691A JP H0595574 A JPH0595574 A JP H0595574A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- slot number
- read
- time
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 保守もしくは確認時に、特定パスの接続状態
を短時間に容易に読み出すことを可能とした時間スイッ
チ装置を提供すること。 【構成】 時分割入側ハイウエイの各タイムスロット内
のデータを記憶する通話路メモリ１０と、通話路メモリ
１０に書き込まれたデータを時分割出側ハイウエイの各
タイムスロット上に読み出す制御メモリ１２と、この制
御メモリ１２で指定する通話路メモリ１０からの読出用
アドレスデータの内，任意アドレスのデータを当該制御
メモリ１２に対し書き込みもしくは読み出しを行う書込
み／読出し用バス２０とを備え、タイムスロットカウン
タ１１から出力される読出し指定用の連続タイムスロッ
ト番号を順次格納する接続タイムスロット番号格納回路
３２を、書込み／読出し用バス２０に併設したこと。
を短時間に容易に読み出すことを可能とした時間スイッ
チ装置を提供すること。 【構成】 時分割入側ハイウエイの各タイムスロット内
のデータを記憶する通話路メモリ１０と、通話路メモリ
１０に書き込まれたデータを時分割出側ハイウエイの各
タイムスロット上に読み出す制御メモリ１２と、この制
御メモリ１２で指定する通話路メモリ１０からの読出用
アドレスデータの内，任意アドレスのデータを当該制御
メモリ１２に対し書き込みもしくは読み出しを行う書込
み／読出し用バス２０とを備え、タイムスロットカウン
タ１１から出力される読出し指定用の連続タイムスロッ
ト番号を順次格納する接続タイムスロット番号格納回路
３２を、書込み／読出し用バス２０に併設したこと。
Description
【０００１】
【産業上の利用分野】本発明は、交換機における時間ス
イッチ装置に係り、特に時間スイッチに格納されている
パス接続状態の読み出し方式の改善を図った時間スイッ
チ装置に関する。
イッチ装置に係り、特に時間スイッチに格納されている
パス接続状態の読み出し方式の改善を図った時間スイッ
チ装置に関する。
【０００２】
【従来の技術】従来の時間スイッチ装置は、図２に示す
ように通話路メモリ，制御メモリ及びタイムスロットカ
ウンタだけで構成されていた。
ように通話路メモリ，制御メモリ及びタイムスロットカ
ウンタだけで構成されていた。
【０００３】
【発明が解決しようとする課題】この従来の時間スイッ
チ装置は、制御メモリ及びタイムスロットカウンタだけ
で構成されていたので、図２のような連続書込み／ラン
ダム読み出しの時間スイッチの場合、例えば時分割出側
ハイウェイのＴＳ１２番に時分割入側ハイウェイのＴＳ
何番が接続されているかを確認するには、制御メモリの
該当アドレスのデータを読み出すことにより簡単に知る
ことができるが、逆に時分割入側ハイウェイのＴＳ５番
が時分割出側ハイウェイのＴＳ何番に接続されているか
を確認するには、制御メモリ内全てのアドレスのデータ
を順次読み出さないと、５番のタイムスロット番号が格
納されているアドレス番号で接続されている全タイムス
ロット番号を知ることができない。このため、多重度の
高い時間スイッチでは、全てのデータを読み出すための
処理時間が多く必要とされ、本来のパス接続制御等の処
理能力に影響を与えたり、パス接続状態を読み出すため
の処理に長い時間がかかる等の問題が生じていた。
チ装置は、制御メモリ及びタイムスロットカウンタだけ
で構成されていたので、図２のような連続書込み／ラン
ダム読み出しの時間スイッチの場合、例えば時分割出側
ハイウェイのＴＳ１２番に時分割入側ハイウェイのＴＳ
何番が接続されているかを確認するには、制御メモリの
該当アドレスのデータを読み出すことにより簡単に知る
ことができるが、逆に時分割入側ハイウェイのＴＳ５番
が時分割出側ハイウェイのＴＳ何番に接続されているか
を確認するには、制御メモリ内全てのアドレスのデータ
を順次読み出さないと、５番のタイムスロット番号が格
納されているアドレス番号で接続されている全タイムス
ロット番号を知ることができない。このため、多重度の
高い時間スイッチでは、全てのデータを読み出すための
処理時間が多く必要とされ、本来のパス接続制御等の処
理能力に影響を与えたり、パス接続状態を読み出すため
の処理に長い時間がかかる等の問題が生じていた。
【０００４】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、特に保守もしくは確認時に、特定パスの接続
状態を書込み／読出し用バスを介して短時間に容易に読
み出すことを可能とした時間スイッチ装置を提供するこ
とを、その目的とする。
を改善し、特に保守もしくは確認時に、特定パスの接続
状態を書込み／読出し用バスを介して短時間に容易に読
み出すことを可能とした時間スイッチ装置を提供するこ
とを、その目的とする。
【０００５】
【課題を解決するための手段】本発明では、時分割入側
ハイウエイの各タイムスロット内のデータを記憶する通
話路メモリと、この通話路メモリの書き込み手順を連続
タイムスロット番号を出力して制御するタイムスロット
カウンタと、連続タイムスロット番号の指示に従い通話
路メモリに書き込まれたデータを時分割出側ハイウエイ
の各タイムスロット上に読み出す制御メモリと、この制
御メモリで指定する通話路メモリからの読出用アドレス
データの内，任意アドレスのデータを当該制御メモリに
対し書き込みもしくは読み出しを行う書込み／読出し用
バスとを備えている。そして、前述したタイムスロット
カウンタから出力される読出し指定用の連続タイムスロ
ット番号を順次格納する接続タイムスロット番号格納回
路を、書込み／読出し用バスに併設する、という構成を
採っている。これによって前述した目的を達成しようと
するものである。
ハイウエイの各タイムスロット内のデータを記憶する通
話路メモリと、この通話路メモリの書き込み手順を連続
タイムスロット番号を出力して制御するタイムスロット
カウンタと、連続タイムスロット番号の指示に従い通話
路メモリに書き込まれたデータを時分割出側ハイウエイ
の各タイムスロット上に読み出す制御メモリと、この制
御メモリで指定する通話路メモリからの読出用アドレス
データの内，任意アドレスのデータを当該制御メモリに
対し書き込みもしくは読み出しを行う書込み／読出し用
バスとを備えている。そして、前述したタイムスロット
カウンタから出力される読出し指定用の連続タイムスロ
ット番号を順次格納する接続タイムスロット番号格納回
路を、書込み／読出し用バスに併設する、という構成を
採っている。これによって前述した目的を達成しようと
するものである。
【０００６】
【発明の実施例】以下、本発明の一実施例を図１に基づ
いて説明する。この図１に示す実施例は、時分割入側ハ
イウエイの各タイムスロット内のデータを記憶する通話
路メモリ１０と、この通話路メモリ１０の書き込み手順
を連続タイムスロット番号を出力して制御するタイムス
ロットカウンタ１１と、連続タイムスロット番号の指示
に従い通話路メモリ１０に書き込まれたデータを時分割
出側ハイウエイの各タイムスロット上に読み出す制御メ
モリ１２と、この制御メモリ１２で指定する通話路メモ
リ１０からの読出用アドレスデータの内，任意アドレス
のデータを当該制御メモリ１２に対し書き込みもしくは
読み出しを行う書込み／読出し用バス２０とを備えてい
る。この書込み／読出し用バスには、タイムスロットカ
ウンタから出力される読出し指定用の連続タイムスロッ
ト番号を順次格納する接続タイムスロット番号格納回路
３２が併設されている。
いて説明する。この図１に示す実施例は、時分割入側ハ
イウエイの各タイムスロット内のデータを記憶する通話
路メモリ１０と、この通話路メモリ１０の書き込み手順
を連続タイムスロット番号を出力して制御するタイムス
ロットカウンタ１１と、連続タイムスロット番号の指示
に従い通話路メモリ１０に書き込まれたデータを時分割
出側ハイウエイの各タイムスロット上に読み出す制御メ
モリ１２と、この制御メモリ１２で指定する通話路メモ
リ１０からの読出用アドレスデータの内，任意アドレス
のデータを当該制御メモリ１２に対し書き込みもしくは
読み出しを行う書込み／読出し用バス２０とを備えてい
る。この書込み／読出し用バスには、タイムスロットカ
ウンタから出力される読出し指定用の連続タイムスロッ
ト番号を順次格納する接続タイムスロット番号格納回路
３２が併設されている。
【０００７】接続タイムスロット番号格納回路３２に
は、当該接続タイムスロット番号格納回路３２に格納さ
れる連続タイムスロット番号を書込み／読出し用バス２
０を介して指定するタイムスロット番号指定手段３３が
併設されている。このタイムスロット番号指定手段３３
は、書込み／読出し用バス２０を介して入力されるタイ
ムスロット番号指定情報を記憶する指定タイムスロット
番号保持回路３１と，この指定タイムスロット番号保持
回路３１に保持された指定タイムスロット番号と制御メ
モリ１２から出力されるランダムタイムスロット番号と
が一致した場合に当該連続タイムスロット番号に対する
格納指令を出力する比較回路３０とにより構成されてい
る。
は、当該接続タイムスロット番号格納回路３２に格納さ
れる連続タイムスロット番号を書込み／読出し用バス２
０を介して指定するタイムスロット番号指定手段３３が
併設されている。このタイムスロット番号指定手段３３
は、書込み／読出し用バス２０を介して入力されるタイ
ムスロット番号指定情報を記憶する指定タイムスロット
番号保持回路３１と，この指定タイムスロット番号保持
回路３１に保持された指定タイムスロット番号と制御メ
モリ１２から出力されるランダムタイムスロット番号と
が一致した場合に当該連続タイムスロット番号に対する
格納指令を出力する比較回路３０とにより構成されてい
る。
【０００８】これを更に詳述すると、時分割入側ハイウ
ェイ１５の各タイムスロット（ＴＳ）内のデータは、タ
イムスロットカウンタ１１より出力される連続タイムス
ロット番号１３の値により、通話路メモリ１０の連続し
たアドレスに順次書き込まれる。通話路メモリ１０に書
き込まれたデータは、制御メモリ１２より出力されるラ
ンダムタイムスロット番号１４の示すアドレスに従っ
て、時分割出側ハイウェイ１６の各ＴＳ上に読み出され
る。また制御メモリ１２より出力されるランダムタイム
スロット番号１４は、タイムスロットカウンタ１１より
出力される連続タイムスロット番号１３の示すアドレス
のデータであり、任意アドレスのデータはデータ書込み
／読み出し用パス２０により書込み／読み出しが可能で
ある。
ェイ１５の各タイムスロット（ＴＳ）内のデータは、タ
イムスロットカウンタ１１より出力される連続タイムス
ロット番号１３の値により、通話路メモリ１０の連続し
たアドレスに順次書き込まれる。通話路メモリ１０に書
き込まれたデータは、制御メモリ１２より出力されるラ
ンダムタイムスロット番号１４の示すアドレスに従っ
て、時分割出側ハイウェイ１６の各ＴＳ上に読み出され
る。また制御メモリ１２より出力されるランダムタイム
スロット番号１４は、タイムスロットカウンタ１１より
出力される連続タイムスロット番号１３の示すアドレス
のデータであり、任意アドレスのデータはデータ書込み
／読み出し用パス２０により書込み／読み出しが可能で
ある。
【０００９】データ書込み／読み出し用パス２０には、
制御メモリ１２の他に指定タイムスロット番号保持回路
３１及び接続タイムスロット番号格納回路３２が接続さ
れている。比較回路３０は、指定タイムスロット番号保
持回路３１より出力される指定タイムスロット番号３３
と制御メモリ１２より出力されるランダムタイムスロッ
ト番号１４を比較し、一致した場合には一致信号３４を
出力する。接続タイムスロット番号格納回路３２は、一
致信号３４及びタイムスロットカウンタ１１より出力さ
れる連続タイムスロット番号１３を入力し、一致信号３
４が有効になる時の連続タイムスロット番号１３のデー
タを接続タイムスロット番号として順次格納していく。
制御メモリ１２の他に指定タイムスロット番号保持回路
３１及び接続タイムスロット番号格納回路３２が接続さ
れている。比較回路３０は、指定タイムスロット番号保
持回路３１より出力される指定タイムスロット番号３３
と制御メモリ１２より出力されるランダムタイムスロッ
ト番号１４を比較し、一致した場合には一致信号３４を
出力する。接続タイムスロット番号格納回路３２は、一
致信号３４及びタイムスロットカウンタ１１より出力さ
れる連続タイムスロット番号１３を入力し、一致信号３
４が有効になる時の連続タイムスロット番号１３のデー
タを接続タイムスロット番号として順次格納していく。
【００１０】図１では時分割入側ハイウェイ１５内ＴＳ
５番のデータが、時分割出側ハイウェイ１６のＴＳ１２
番に出力されている例を示している。ここで、時分割出
側ハイウェイ１６のＴＳ１２番が時分割入側ハイウェイ
のＴＳ何番から接続されているかを確認するには、従来
通り制御メモリ１２のアドレス１２番のデータを読み出
す。逆に、時分割入側ハイウェイ１５のＴＳ５番が、時
分割出側ハイウェイ１６のＴＳ何番に接続されているか
を確認するには次のように行う。
５番のデータが、時分割出側ハイウェイ１６のＴＳ１２
番に出力されている例を示している。ここで、時分割出
側ハイウェイ１６のＴＳ１２番が時分割入側ハイウェイ
のＴＳ何番から接続されているかを確認するには、従来
通り制御メモリ１２のアドレス１２番のデータを読み出
す。逆に、時分割入側ハイウェイ１５のＴＳ５番が、時
分割出側ハイウェイ１６のＴＳ何番に接続されているか
を確認するには次のように行う。
【００１１】まず、指定タイムスロット番号保持回路３
１に、確認したいＴＳ番号５を書き込む。次に、接続タ
イムスロット番号格納回路３２に格納開始命令を出す
と、１フレーム分の連続タイムスロット番号１３を一致
信号３４に従って順次格納してゆく。図１の例では、Ｔ
Ｓ５番と一致するときの連続タイムスロット番号である
ＴＳ１２番が接続タイムスロット番号として接続タイム
スロット番号格納回路３２に格納される。１フレーム分
の比較が終了したら、データ書込み／読み出し用パス２
０により時分割入側ハイウェイ１５のＴＳ５番が、時分
割出側ハイウェイ１６のＴＳ何番に接続されているかを
読み出すことができる。
１に、確認したいＴＳ番号５を書き込む。次に、接続タ
イムスロット番号格納回路３２に格納開始命令を出す
と、１フレーム分の連続タイムスロット番号１３を一致
信号３４に従って順次格納してゆく。図１の例では、Ｔ
Ｓ５番と一致するときの連続タイムスロット番号である
ＴＳ１２番が接続タイムスロット番号として接続タイム
スロット番号格納回路３２に格納される。１フレーム分
の比較が終了したら、データ書込み／読み出し用パス２
０により時分割入側ハイウェイ１５のＴＳ５番が、時分
割出側ハイウェイ１６のＴＳ何番に接続されているかを
読み出すことができる。
【００１２】１フレーム分のデータ比較の終了は、プロ
グラムによりタイミングをとってもよいし、接続タイム
スロット番号格納回路３２より受けてもよい。接続タイ
ムスロットが複数ある場合には、接続タイムスロット番
号格納回路３２に接続タイムスロット番号を格納する
際、データ有効ビットを１ビット付加する事により、書
き込まれたデータの有効性を判断する事ができる。この
場合、格納開始時には全てのデータ有効ビットを無効に
しておくことが必要である。また、接続タイムスロット
番号格納回路３２内に開始タイムスロット番号及び終了
タイムスロット番号を保持する領域を設ければ、ある範
囲内においての接続状態を確認することができるので、
接続タイムスロット番号格納回路３２のメモリ容量を超
える接続タイムスロット数が１フレームにあっても順次
確認してゆくことができる。
グラムによりタイミングをとってもよいし、接続タイム
スロット番号格納回路３２より受けてもよい。接続タイ
ムスロットが複数ある場合には、接続タイムスロット番
号格納回路３２に接続タイムスロット番号を格納する
際、データ有効ビットを１ビット付加する事により、書
き込まれたデータの有効性を判断する事ができる。この
場合、格納開始時には全てのデータ有効ビットを無効に
しておくことが必要である。また、接続タイムスロット
番号格納回路３２内に開始タイムスロット番号及び終了
タイムスロット番号を保持する領域を設ければ、ある範
囲内においての接続状態を確認することができるので、
接続タイムスロット番号格納回路３２のメモリ容量を超
える接続タイムスロット数が１フレームにあっても順次
確認してゆくことができる。
【００１３】尚本実施例は、特に連続書込み／ランダム
読み出しの時間スイッチについて例示したが、ランダム
書込み／連続読み出しの時間スイッチについてもも容易
に応用することができる。
読み出しの時間スイッチについて例示したが、ランダム
書込み／連続読み出しの時間スイッチについてもも容易
に応用することができる。
【００１４】
【発明の効果】以上説明したように本発明によると、従
来の時間スイッチに、指定したタイムスロット番号を保
持する指定タイムスロット番号保持回路と、制御メモリ
から出力され通話路メモリを制御するランダムタイムス
ロット番号と指定タイムスロット番号保持回路から出力
される指定タイムスロット番号とを比較するとともに一
致した時に一致信号を出力する比較回路と、一致信号発
生時にタイムスロットカウンタから出力される連続タイ
ムスロット番号を格納する接続タイムスロット番号格納
回路とを設けたので、保守又は確認の為に多重度の高い
時間スイッチ内の特定パス接続状態を知る際、短時間で
かつ本来の処理にあまり影響しないように読み出すこと
ができるという従来にない優れた時間スイッチ装置を提
供することができる。
来の時間スイッチに、指定したタイムスロット番号を保
持する指定タイムスロット番号保持回路と、制御メモリ
から出力され通話路メモリを制御するランダムタイムス
ロット番号と指定タイムスロット番号保持回路から出力
される指定タイムスロット番号とを比較するとともに一
致した時に一致信号を出力する比較回路と、一致信号発
生時にタイムスロットカウンタから出力される連続タイ
ムスロット番号を格納する接続タイムスロット番号格納
回路とを設けたので、保守又は確認の為に多重度の高い
時間スイッチ内の特定パス接続状態を知る際、短時間で
かつ本来の処理にあまり影響しないように読み出すこと
ができるという従来にない優れた時間スイッチ装置を提
供することができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
１０ 通話路メモリ １１ タイムスロットカウンタ １２ 制御メモリ １３ 連続タイムスロット番号 １４ ランダムタイムスロット番号 １５ 時分割入側ハイウェイ １６ 時分割出側ハイウェイ ２０ データ書込み／読み出し用パス ３０ 比較回路 ３１ 指定タイムスロット番号保持回路 ３２ 連続タイムスロット番号格納回路 ３３ 指定タイムスロット番号 ３４ 一致信号
Claims (3)
- 【請求項１】 時分割入側ハイウエイの各タイムスロッ
ト内のデータを記憶する通話路メモリと、この通話路メ
モリの書き込み手順を連続タイムスロット番号を出力し
て制御するタイムスロットカウンタと、前記連続タイム
スロット番号の指示に従い前記通話路メモリに書き込ま
れたデータを時分割出側ハイウエイの各タイムスロット
上に読み出す制御メモリと、この制御メモリで指定する
前記通話路メモリからの読出用アドレスデータの内，任
意アドレスのデータを当該制御メモリに対し書き込みも
しくは読み出しを行う書込み／読出し用バスとを備えて
成る時間スイッチ装置において、前記タイムスロットカ
ウンタから出力される読出し指定用の連続タイムスロッ
ト番号を順次格納する接続タイムスロット番号格納回路
を、前記書込み／読出し用バスに併設したことを特徴と
する時間スイッチ装置。 - 【請求項２】 前記接続タイムスロット番号格納回路
に、当該接続タイムスロット番号格納回路に格納される
連続タイムスロット番号を前記書込み／読出し用バスを
介して指定するタイムスロット番号指定手段を併設した
ことを特徴とする請求項１記載の時間スイッチ装置。 - 【請求項３】 前記タイムスロット番号指定手段が、前
記書込み／読出し用バスを介して入力されるタイムスロ
ット番号指定情報を記憶する指定タイムスロット番号保
持回路と，この指定タイムスロット番号保持回路に保持
された指定タイムスロット番号と前記制御メモリから出
力されるランダムタイムスロット番号とが一致した場合
に当該連続タイムスロット番号に対する格納指令を出力
する比較回路とにより構成されていることを特徴とした
請求項２記載の時間スイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27841691A JPH0595574A (ja) | 1991-09-30 | 1991-09-30 | 時間スイツチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27841691A JPH0595574A (ja) | 1991-09-30 | 1991-09-30 | 時間スイツチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595574A true JPH0595574A (ja) | 1993-04-16 |
Family
ID=17597039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27841691A Withdrawn JPH0595574A (ja) | 1991-09-30 | 1991-09-30 | 時間スイツチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595574A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0767154A (ja) * | 1993-08-25 | 1995-03-10 | Fujitsu Ltd | タイムスイッチのアドレス変換装置 |
-
1991
- 1991-09-30 JP JP27841691A patent/JPH0595574A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0767154A (ja) * | 1993-08-25 | 1995-03-10 | Fujitsu Ltd | タイムスイッチのアドレス変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2381622A (en) | Synchronous dynamic random access memory apparatus | |
| GB2213294A (en) | Data processor | |
| US6385072B1 (en) | Content addressable memory using part of memory region to store data which should not be erased | |
| US6070223A (en) | Associative memory device and network frame switch | |
| JPH0595574A (ja) | 時間スイツチ装置 | |
| JPH06243026A (ja) | モノリシック集積化データメモリ装置およびその作動法 | |
| US20020021591A1 (en) | Plural line buffer type memory LSI | |
| JP2575542B2 (ja) | パケット情報カウンタ | |
| JP3063945B2 (ja) | 時分割スイッチ制御方式 | |
| KR100259073B1 (ko) | 플래쉬 메모리의 오류 처리 장치 | |
| JP2914289B2 (ja) | 時分割スイッチの制御方式 | |
| JP3138597B2 (ja) | バースト信号送出管理用メモリを用いたダイナミックポーリング方式 | |
| SU1654875A1 (ru) | Буферное запоминающее устройство | |
| US5838699A (en) | Line memory circuit | |
| JPS62264798A (ja) | 時間スイツチ | |
| JPS6251898A (ja) | 時分割通話路 | |
| JP2591928B2 (ja) | キャッシュ記憶回路 | |
| JPH05110584A (ja) | 光同期通信におけるパストレース情報の送信方式 | |
| JPH06119236A (ja) | 主記憶制御回路 | |
| JP2969645B2 (ja) | タイムスロット入替回路 | |
| JPS63146143A (ja) | 記憶装置の転送制御方式 | |
| JPH0368046A (ja) | メモリアクセス方式 | |
| JPH04160446A (ja) | マルチポートメモリ | |
| JPS60254477A (ja) | メモリシステム | |
| KR20000018843U (ko) | 중앙처리장치와 제어기간의 인터페이스 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |