JPH0596769A - 駆動回路 - Google Patents

駆動回路

Info

Publication number
JPH0596769A
JPH0596769A JP29203991A JP29203991A JPH0596769A JP H0596769 A JPH0596769 A JP H0596769A JP 29203991 A JP29203991 A JP 29203991A JP 29203991 A JP29203991 A JP 29203991A JP H0596769 A JPH0596769 A JP H0596769A
Authority
JP
Japan
Prior art keywords
drive
signal
circuit
information
signal information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29203991A
Other languages
English (en)
Inventor
Hiroshi Ito
廣 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29203991A priority Critical patent/JPH0596769A/ja
Priority to TW082210986U priority patent/TW323867U/zh
Priority to US07/956,410 priority patent/US5349623A/en
Priority to DE69221574T priority patent/DE69221574T2/de
Priority to EP92117462A priority patent/EP0537680B1/en
Priority to KR1019920018926A priority patent/KR960014311B1/ko
Publication of JPH0596769A publication Critical patent/JPH0596769A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/23—Reproducing arrangements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
    • B41J2/355—Control circuits for heating-element selection
    • B41J2/36—Print density control
    • B41J2/365—Print density control by compensation for variation in temperature
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
    • B41J2/355—Control circuits for heating-element selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Facsimile Heads (AREA)
  • Fax Reproducing Arrangements (AREA)

Abstract

(57)【要約】 【目的】 プリヒート用の信号情報の転送を不要とし、
画像の劣化も少ない駆動回路を得る。 【構成】 駆動情報とは無関係に被駆動素子を駆動する
ための信号情報をスイッチング素子に投入する信号情報
投入手段を設け、また、スイッチング素子として、駆動
時間決定信号に従って隣接したものが互いに反転した論
理動作を行うことにてスイッチング動作を行うものを用
いた。 【効果】 プリヒートのために信号情報を転送する必要
がなくなり、また、隣接する被駆動素子が同時に発熱す
ることがなくなって、蓄熱、熱伝導による画像の劣化も
少ない駆動回路が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、サーマルヘッドの発
熱抵抗体などの被駆動素子を駆動する駆動回路に関する
ものである。
【０００２】
【従来の技術】図２６は従来の駆動回路を示す回路図で
ある。図において、１は被駆動素子としてのサーマルヘ
ッドのＮ個の発熱抵抗体であり、２はこのＮ個の発熱抵
抗体１のそれぞれに駆動情報を供給して駆動する駆動回
路である。
【０００３】また、駆動回路２内において、３はＮ個の
発熱抵抗体１のそれぞれに対応して設けられたスイッチ
ング素子としてのナンド回路である。４は発熱抵抗体１
の駆動情報となるシリアルの信号情報を、クロック信号
に同期してその内部をシフトさせるシフトレジスタであ
り、５はこのシフトレジスタ４の内容を所定のラッチ信
号に従って保持する、保持手段としてのラッチ回路であ
る。
【０００４】６はシフトレジスタ４にシリアルに信号情
報を入力する入力端子、７はシフトレジスタ４のクロッ
ク信号が入力されるクロック端子、８はシフトレジスタ
４内をシフトされた信号情報が出力される出力端子であ
り、９はラッチ回路５へのラッチ信号が入力されるラッ
チ端子である。１０はナンド回路３へのストローブ信号
が入力されるストローブ端子、１１はナンド回路３への
負のイネーブル・アウトプット（以下ＢＥＯという）信
号が入力されるＢＥＯ端子であり、１２は各発熱抵抗体
１が共通に接続された共通電極である。
【０００５】図２７は図２６に示された回路に基づいて
実際に構成された電子部品の一例であるサーマルヘッド
の回路接続図である。図において、１３は駆動回路２を
構成しているＬ個の集積回路（以下ＩＣという）であ
り、それぞれ発熱抵抗体１の個数ＮをＩＣ１３の個数Ｌ
で割ったＮ／Ｌ個のナンド回路、Ｎ／Ｌ段のシフトレジ
スタおよびラッチ回路にて形成され、それぞれの入力端
子６と出力端子８によってカスケードに接続されてい
る。
【０００６】ここで、例えばファクシミリなどで用いら
れる、１mm当たり８ビットのＡ４サイズのサーマルヘッ
ドであれば発熱抵抗体１の総数は１７２８個となって、
シフトレジスタ４の総段数は１７２８段となり、ＩＣ１
３の構成単位を６４ビットとした場合、２７個のＩＣ１
３が接続されることになる。なお、分割印字するような
場合には、数個ずつのＩＣ１３に対応した複数系統のス
トローブ端子１０とＢＥＯ端子１１とを導出することに
なる。
【０００７】また、１４はＩＣ１３に供給される電源が
入力される回路電源端子、１５は接地に接続される接続
端子であり、他は図２６に示すものと同一であるため、
その説明は省略する。
【０００８】次に動作について説明する。このようなサ
ーマルヘッドは感熱記録方式による機器のメインパーツ
であり、一方、この記録方式は簡便であるため近年広く
利用されている。このサーマルヘッドは、基板上に配列
された多数の発熱抵抗体を選択的に通電駆動して、記録
紙の発熱した抵抗体に接触している部分を発色させて印
字するもので、その駆動方式としては種々のものが知ら
れており、その代表的な例を以下に説明する。
【０００９】発熱抵抗体１を駆動する信号情報は入力端
子６よりシフトレジスタ４にシリアルに入力され、クロ
ック端子７に与えられるクロック信号に同期してシフト
レジスタ４内を順次にシフトされてゆく。シフトレジス
タ４に１ライン分の信号情報が入力されると、ラッチ回
路５のラッチ端子９にはラッチ信号が入力され、ラッチ
回路５はこのラッチ信号に従ってシフトレジスタ４の内
容を保持する。
【００１０】なお、シフトレジスタ４とラッチ回路５と
をこのように構成しているのは、発熱抵抗体１の駆動中
に信号情報の転送を行えるようにするためである。この
ラッチ回路５の内容が発熱抵抗体１の駆動情報となる。
【００１１】各発熱抵抗体１に対応したスイッチング素
子（ナンド回路）３は、ストローブ端子１０に入力され
るストローブ信号とＢＥＯ端子１１に入力されるＢＥＯ
信号、およびラッチ回路５に保持されている駆動情報の
信号論理状態に基づいてスイッチング動作を行う。即
ち、ストローブ信号がＬレベルでＢＥＯ信号がＨレベル
の期間が、発熱抵抗体１の駆動期間となる。なお、この
ストローブ信号とＢＥＯ信号とはそれぞれ、発熱抵抗体
１の駆動時間を決定する駆動時間決定信号として作用し
ている。
【００１２】ストローブ信号とＢＥＯ信号の動作論理を
反対にしているのは、このようなサーマルヘッドを使用
している装置の電源がオン・オフされた時、信号不定時
間による誤動作を防ぐ為であり、例えばＢＥＯ信号は回
路電源の電圧検出回路の検出信号とすることにより、電
源オン・オフ時のサーマルヘッドの誤動作を防止するこ
とができる。
【００１３】ここで、図２８は、図２６に示す駆動回路
の動作を示すタイミング図である。図中ＣＯＭＭＯＮは
共通電極１２に入力される電圧を示すものであり、例え
ば１２Ｖ，２４Ｖ等である。また、ＤＡＴＡは入力端子
６に入力される信号情報、ＣＬＯＣＫはクロック端子７
に入力されるクロック信号、ＬＡＴＣＨはラッチ端子９
に入力されるラッチ信号、ＢＥＯはＢＥＯ端子１１に入
力されるＢＥＯ信号、ＳＴＲＯＢＥはストローブ端子１
０に入力されるストローブ信号である。
【００１４】ところで、このようなサーマルヘッドは発
熱抵抗体１を選択的に通電することで感熱紙に画像を記
録するものであるが、環境温度やサーマルヘッド自体の
温度により発熱抵抗体１の通電時間を変化させ画像品位
を高めている。通常は低温時には通電時間を長くし、高
温時には、通電時間を短かくする制御を行なうが、低温
時の通電時間の不足による画像劣化を防ぐために、印字
待機中、電源オン時に感熱紙に画像記録させないような
電流を全ての発熱抵抗体１に通電し、サーマルヘッド自
体の温度を高めて制御する方法もとられる。
【００１５】この制御方法のタイミング例を図２９に示
す。図示のように、発熱抵抗体１には全黒データの信号
情報によるプリヒートと駆動情報によるデータオンとを
合わせた時間だけ通電されることになる。なお、この場
合、電磁干渉（エレクトロ・マグネティック・インター
フェアー 以下ＥＭＩという）対策を考慮すると、クロ
ック信号の転送速度は５００ＫＨｚ以下とすることが望
ましい。
【００１６】
【発明が解決しようとする課題】従来の駆動回路は以上
のように構成されているので、低温時などにおいてはプ
リヒート用の信号情報の転送を行うことが必要となり、
また、クロック信号の転送速度等によって印字速度が決
定されてしまったり、さらにはプリヒートによる隣接発
熱抵抗体１の通電発熱による蓄熱が増加することによる
画質の劣化や、連続発熱抵抗体１を帯状に連続させて厚
膜で形成した場合の隣接発熱抵抗体１への熱伝導による
画質の劣化があるなどの問題点があった。
【００１７】この発明は上記のような問題点を解消する
ためになされたものでプリヒート用の信号情報の転送を
必要とせず、蓄熱、熱伝導による画像劣化も少ない駆動
回路を得ることを目的とする。
【００１８】
【課題を解決するための手段】請求項１に記載の発明に
係る駆動回路は、保持手段に保持された駆動情報とは無
関係に被駆動素子を駆動するための信号情報をスイッチ
ング素子に投入する信号情報投入手段を設けたものであ
る。
【００１９】また、請求項２に記載の発明に係る駆動回
路は、互いに相反した論理動作をする少なくとも２種類
の駆動時間決定信号で、被駆動素子の駆動時間を決定す
るものである。
【００２０】また、請求項３に記載の発明に係る駆動回
路は、駆動時間決定信号に従って、隣接したものが互い
に反転した論理動作を行うようにスイッチング動作し、
保持手段からの駆動情報にて該当する被駆動素子を駆動
するスイッチング素子を用いたものである。
【００２１】また、請求項４に記載の発明に係る駆動回
路は、駆動時間決定信号を、隣接した被駆動素子を同時
に駆動することのない論理状態のパルス信号としたもの
である。
【００２２】また、請求項５に記載の発明に係る駆動回
路は、スイッチング素子として、駆動時間決定信号に従
って隣接したものが互いに反転した論理動作を行うよう
にスイッチング動作するものを用い、駆動情報とは無関
係に被駆動素子を駆動するための信号情報をスイッチン
グ素子に投入する信号情報投入手段を設けたものであ
る。
【００２３】また、請求項６に記載の発明に係る駆動回
路は、スイッチング素子として、互いに隣接した被駆動
素子が同一グループに入らないようにグループ分けして
それぞれの駆動時間を決定する駆動時間決定信号に従っ
てスイッチング動作するものを用い、駆動情報とは無関
係に被駆動素子を駆動するための信号情報をスイッチン
グ素子に投入する信号情報投入手段を設けたものであ
る。
【００２４】また、請求項７に記載の発明に係る駆動回
路は、駆動時間決定信号をその論理状態に基づいて決定
するためのパルス信号を生成するパルス発生手段を設け
たものである。
【００２５】また、請求項８に記載の発明に係る駆動回
路は、信号情報投入手段からの信号情報の論理状態に従
って、信号情報の入力端子と回路電源端子もしくは接地
端子の間に抵抗器を接続するものである。
【００２６】
【作用】請求項１，５および６に記載の発明における信
号情報投入手段は、保持手段に保持された駆動情報とは
無関係に被駆動素子を駆動するための信号情報をスイッ
チング素子に投入することにより、プリヒート用の信号
情報の転送を必要としない駆動回路を実現する。
【００２７】また、請求項２に記載の発明における、少
なくとも２種類の駆動時間決定信号は、互いに相反した
論理動作によって被駆動素子の駆動時間を決定すること
により、電源オン・オフ時の信号不定時間による誤動作
を防止する。
【００２８】また、請求項３および５に記載の発明にお
けるスイッチング素子は、駆動時間決定信号に従って隣
接したものが互いに反転した論理動作を行うようにスイ
ッチング動作することにより、隣接する被駆動素子が同
時に発熱することがないようにして、画像の劣化を防止
した駆動回路を実現する。
【００２９】また、請求項４に記載の発明における駆動
時間決定信号は、パルス信号の論理状態によって隣接し
た被駆動素子を同時に駆動しないようにすることによ
り、画像の劣化を防止する。
【００３０】また、請求項６に記載の発明におけるスイ
ッチング素子は、互いに隣接した被駆動素子が同一グル
ープに入らないようにグループ分けしてそれぞれの駆動
時間を決定する駆動時間決定信号に従ってスイッチング
動作することにより、隣接する被駆動素子が同時に発熱
することがしないようにして、画像の劣化を防止した駆
動回路を実現する。
【００３１】また、請求項７に記載の発明におけるパル
ス発生手段は、発生するパルス信号の論理状態に基づい
て被駆動素子の駆動時間を決定することにより、駆動時
間決定信号としてのＦＣＯＮ信号の外部よりの投入を不
要とする。
【００３２】また、請求項８に記載の発明における抵抗
器は、信号情報投入手段からの信号情報の論理状態に従
って、信号情報の入力端子と回路電源端子もしくは接地
端子とを接続することにより、接続ケーブル断線時の安
全対策を計る。
【００３３】
【実施例】
実施例１．以下、この発明の実施例１を図に基づいて説
明する。図１は請求項１および２に記載の発明の一実施
例を示す回路図である。図において、１は被駆動素子と
しての発熱抵抗体、２は駆動回路、３はスイッチング素
子としてのナンド回路、４はシフトレジスタ、５は保持
手段としてのラッチ回路、６は入力端子、７はクロック
端子、８は出力端子、９はラッチ端子、１０はストロー
ブ端子、１１はＢＥＯ端子、１２は共通電極であり、図
２６に同一符号を付した従来のそれらと同一、あるいは
相当部分であるため詳細な説明は省略する。
【００３４】１６はラッチ回路５に保持されている駆動
情報とは無関係に抵抗発熱体１を駆動する信号情報であ
るオールオン信号が入力されるオールオン端子、１７は
オールオン信号と駆動情報との論理和をとってナンド回
路３に送るオア回路であり、１８はラッチ回路５に保持
された駆動情報をストローブ信号の反転信号でゲートし
てオア回路１７に入力するアンド回路である。従って、
この場合にはナンド回路３はＢＥＯ信号のみによってゲ
ートされている。
【００３５】次に動作について説明する。なお、シフト
レジスタ４及びラッチ回路５の動作は従来の場合と同様
である。さて、オールオン端子１６に入力されるオール
オン信号がＨレベルとなると、各オア回路１７の出力
は、ラッチ回路５の出力する駆動情報に基づかずに全て
がＨレベルとなる。従って、ＢＥＯ信号がＨレベルであ
る期間、各ナンド回路３の出力は全てＬレベルとなり、
共通電極１２より印加された電圧は発熱抵抗体１に通電
されることになる。
【００３６】このように、オールオン信号と、ＢＥＯ信
号が共にＨレベルの期間が、プリヒート時間になること
になり、ラッチ回路５に保持された駆動情報に基づいた
印字を行う場合には、このオールオン信号をＬレベルに
することによって従来と同様の動作で実現できる。即
ち、オールオン信号の論理状態によってプリヒートとデ
ータオンのスイッチングが可能となる。
【００３７】実施例２．図２は請求項１および２に記載
の発明の他の実施例を示す回路図であり、図１と同一部
分には同一符号を付してその説明を省略する。図におい
て、１９はスイッチング素子としてのノア回路であり、
２０はラッチ回路５からの各駆動情報とストローブ信号
の反転信号およびＢＥＯ信号を入力としたアンド回路で
ある。２１はオールオン信号とＢＥＯ信号との論理積を
とって各ノア回路１９に送る信号情報投入手段としての
アンド回路である。
【００３８】なお、基本的な動作については実施例１と
同様であるため割愛するが、実施例１と異なるのは、ア
ンド回路１８、オア回路１７およびナンド回路３による
３段構成を用いることなく、アンド回路２０とノア回路
１９の２段構成としたことで、オールオン信号とＢＥＯ
信号との論理積をアンド回路２１を用いたことにより、
回路構成を簡略化した点である。
【００３９】このような駆動回路２はＩＣ化され、歩留
りを上げることが要求されるため、より回路の簡略化が
望まれることになる。
【００４０】実施例３．図３はさらに他の実施例を示す
回路図で、相当部分には図１と同一符号を付して重複説
明をさけている。この実施例３では、オア回路１７によ
って先にラッチ回路５に保持された駆動情報とオールオ
ン信号との論理和をとり、その出力とストローブ信号の
反転信号およびＢＥＯ信号をナンド回路３に送って、プ
リヒートとデータオンとのスイッチングを行っている。
【００４１】実施例４．図４は請求項８に記載の発明の
一実施例を示す回路図であり、実施例３におけるＢＥＯ
信号を駆動回路２内にて回路電源端子１４に接続し、オ
ールオン信号を駆動回路２内にてプルダウン抵抗２２を
介して接地端子１５に接続したものである。
【００４２】このように構成することにより、回路電源
の立ち上がり立ち下がりとともにＢＥＯ信号が変化する
ことになり、回路電源オン・オフ時における電源電圧検
出回路の信号投入を不要とすることができる。また、オ
ールオン信号の外部からの接続ケーブルが断線した時に
は、オールオン信号がＬレベルとなり、接続ケーブル断
線時の安全対策となる。
【００４３】なお、図４の場合にはオールオン信号の信
号論理はＨレベルにてプリヒートとなるが、逆に信号論
理をＬレベルとする回路構成としてもよい。この場合に
はオールオン信号をプルアップ抵抗２２を用いて回路電
源端子１４に接続し、安全対策を計ればよい。
【００４４】また、ストローブ信号はプルダウン抵抗
を、ＢＥＯ信号はプルアップ抵抗を用いて、それぞれ接
地端子１５、あるいは回路電源端子１４にサーマルヘッ
ド内で接続しておくことによって、接続ケーブル断線時
の安全対策が計れる。
【００４５】実施例５．図５は請求項３および４に記載
の発明の一実施例を示す回路図で、図２６と同一の部分
には同一符号を付して説明の重複をさけている。図にお
いて、２３は従来のストローブ信号に代替されてナンド
回路３に入力される、駆動時間決定信号としてのＦＣＯ
Ｎ信号が入力されるＦＣＯＮ端子である。
【００４６】このＦＣＯＮ信号の各ナンド回路３への入
力は、１つ置きに反転入力とされているのでＦＣＯＮ端
子２３よりＦＣＯＮ信号を間欠したパルス入力とするこ
とで、当該ＦＣＯＮ信号がＨレベルの時には、奇数番目
（Ｒ１，Ｒ３‥‥ＲＮ−１）の発熱抵抗体１がスイッチ
ングされ、Ｌレベルの時には、偶数番目（Ｒ２，Ｒ４‥
‥ＲＮ）の発熱抵抗体１がスイッチングされるため、隣
接した発熱抵抗体１が同時に駆動されることはない。
【００４７】実施例６．図６は、実施例５ではＦＣＯＮ
信号に代替されて存在しなかったストローブ信号を組み
入れた実施例を示す回路図で、ＦＣＯＮ信号として連続
発振パルスを投入し、従来と同様なストローブ信号およ
びＢＥＯ信号のコントロールにて、実施例５と同様に、
隣り合う発熱抵抗体１が同時にスイッチングされないよ
うにしている。
【００４８】実施例７．図７は請求項７に記載の発明の
一実施例を示す回路図で、実施例５あるいは６における
ＦＣＯＮ信号の外部からの投入をなくすため、駆動回路
２内にパルス発生手段としての発振回路２４を組み込ん
だものである。これによって従来と同様にストローブ信
号とＢＥＯ信号だけの投入にて隣り合う発熱抵抗体１が
同時にスイッチングされることはなくなる。
【００４９】実施例８．図８は請求項５に記載の発明の
一実施例を示す回路図であり、ラッチ回路５に保持され
た駆動情報に基づくことなく発熱抵抗体１を駆動するた
めのオールオン信号を、スイッチング素子としてのナン
ド回路３に投入する信号情報投入手段としてのオア回路
１７を設けるとともに、スイッチング素子として、隣接
するもの同士が互いに反転した論理動作を行って、隣り
合った発熱抵抗体１を同時に駆動することのないナンド
回路３を用いたものである。なお、図４および図７と同
一の部分には同一符号を付してその説明を省略してい
る。
【００５０】図９は図８に示された回路に基づいて実際
に構築された電子部品の一例であるサーマルヘッドの回
路接続図であり、従来の場合のように、例えば６４ビッ
ト単位のＩＣ１３を２７個接続して構成されている。
【００５１】これらの各ＩＣ１３は、クロック端子７、
ラッチ端子９、ストローブ端子１０、ＢＥＯ端子１１、
オールオン端子１６および回路電源端子１４、接地端子
１５に接続されており、各ＩＣ１３の前段のＩＣ１３の
出力端子８と次段のＩＣ１３の入力端子１６が順次接続
されて、例えば１mm当たり８ビットのＡ４サイズのサー
マルヘッドでは、１７２８ビットのシフトレジスタ、ラ
ッチ回路の構成となり、発熱抵抗体１は１７２８個とな
っている。
【００５２】また、２２はオールオン端子１６と接地端
子１５に接続されたプルダウン抵抗でありＩＣ１３個々
に接続されている。これはＩＣ１３製造時に、ＩＣ１３
内の例えばオールオン端子１６と接地端子１５のアルミ
ニウム配線間に例えばポリシリコンからなる抵抗膜形成
にて容易に形成される。形成される抵抗値は、ほぼ５０
ｋΩ〜２００ｋΩ程度でありオールオン端子１６と接地
端子間の総プルダウン抵抗値は１．８５ｋΩ〜７．４ｋ
Ω程度となり、通常のロジックＩＣの出力にて動作可能
である。
【００５３】なお、このプルダウン抵抗２２は各ＩＣ１
３ごとに接続した方が各ＩＣ１３の接続における断線に
よる安全対策上望ましいが各ＩＣ１３ごとに接続しなく
てもよい。また、２３は発振回路２４の発振出力信号に
基づくＦＣＯＮ信号であり、この発振周波数は発振回路
２４内の抵抗、コンデンサ等の接続部品２９にて可変す
ることができる。
【００５４】図１０は図９の接続図に基づき実現したサ
ーマルヘッドであり、３０は、例えばアルミナ純度９６
％程度のセラミック基板上にガラスを被覆して、導体パ
ターン３１を形成して発熱抵抗体１、共通電極１２を形
成し保護膜３２、高抵抗膜３３を付着させた基板（以
下、発熱基板という）である。この発熱基板３０上には
ＩＣ１３を配置し、金ワイヤ３４にて導体パターン３１
とワイヤボンド接続される。
【００５５】一方、３６はプリント基板であり、このプ
リント基板３６にもＩＣ１３の入力信号等が金ワイヤ３
４にて接続され、このパターンはサーマルヘッドの外部
接続ケーブルとの接続部となるコネクタ３７の接続部分
まて引き回され半田３８にてプリント基板３６とコネク
タ３７が接続される。３５はＩＣ１３、金ワイヤ３４を
保護する保護樹脂、２９は発振回路２４の接続部品であ
り、例えば、チップ抵抗、チップコンデンサ等が半田３
８にてプリント基板３６上に固定接続される。
【００５６】３９は発熱基板３０、プリント基板３６の
支持台で例えばアルミニウム、鉄等にて形成されてお
り、４０は該支持台３９と発熱基板３０、プリント基板
３６を接着する両面テープ、４１は感熱紙４２を搬送す
るためのガイドともなるカバー、４３は感熱紙４２搬送
のプラテンローラであり、発熱抵抗体１上に位置する。
【００５７】ここで、高抵抗膜３３はなくてもよいが、
感熱紙４２搬送時の帯電を防止する効果があり、図示し
ない位置にて、共通電極１２又は接地端子１５に接続さ
れている。発熱抵抗体１の蓄熱は、発熱基板３０、共通
電極１２、導体パターン３１、保護膜３２、高抵抗膜３
３の材質、厚み等の寸法でかなり変わり、また発熱抵抗
体１部分の構成によっても変わる。
【００５８】図１１〜図１３は、発熱抵抗体１の配列の
要部を示す部分平面図であり、４４は共通電極１２とな
る共通電極パターン、４５は共通電極リード、４６はス
イッチング素子に接続される個別電極リード、４７は個
別電極リード間に配置された共通電極リードで帰路共通
電極リードである。なお、図１１は薄膜サーマルヘッ
ド、図１２および図１３は厚膜サーマルヘッドを示した
ものである。
【００５９】図１１の薄膜サーマルヘッドの場合は、発
熱基板３０の膜構成が抵抗膜、導体膜となり、それらを
写真製版、食刻技術により独立した発熱抵抗体１を形成
することになる。この発熱抵抗体１の隣接素子への蓄
熱、熱伝導による画質への影響は分離された区間の熱抵
抗、熱容量にて決まるものであるが、図１２，図１３の
如き帯状の厚膜ペーストにする連続抵抗体に比べれば小
さいものである。
【００６０】図１２，図１３の厚膜サーマルヘッドの場
合は、発熱基板３０の膜構成が導体膜、帯状の連続抵抗
体となり、導体膜を共通電極リード４５、個別リード４
６とが交互になったくし状パターンに、写真製版、食刻
技術を用いて形成した後、酸化ルテニウム等の厚膜抵抗
ペーストを印刷又は直接描画することで帯状の連続抵抗
体を形成し、発熱抵抗体１を形成するものであり、図１
２の場合には共通電極パターン４４が図１３の場合より
も広くなっている。
【００６１】ところで、このようなサーマルヘッドで
は、感熱紙４２への印字結果を直ちに見るには、発熱基
板３０の端からの発熱抵抗体１の位置が短いほどよいこ
とになる。この距離は共通電極パターン４４の幅にて決
定してしまうことになる。この共通電極パターン４４の
幅は配線抵抗分となり印字画質への影響にならない程度
にて決定され、共通電極パターン４４の幅を短かくし、
厚み方向への導体パターン抵抗強化を行うことも実施さ
れるが、感熱紙４２の搬送に影響がない程度の厚みとな
る。
【００６２】図１３はこの導体パターン抵抗強化を行な
わず共通電極リード４５を数ビット置きに個別電極リー
ド４６側に配置するように、帰路共通電極リード４７を
配置形成したもので、個別電極リード４６側にて、また
共通に接続されるものである。
【００６３】さて、図１２，図１３における発熱抵抗体
１の発熱ピーク温度について調べた結果を図１４，図１
５に示す。図１４は図１２の場合、図１５は図１３の場
合であり、これらは従来の駆動回路を用いて印字周期１
０ｍｓ、印加パルス時間（発熱抵抗体のスイッチング時
間）を５ｍｓにし発熱抵抗体の抵抗値３０００Ω、共通
電極の印加電圧を１４Ｖにした時の発熱抵抗体１個だけ
の通電による発熱抵抗体のピーク温度と連続した発熱抵
抗体５個の通電による発熱抵抗体のピーク温度とを赤外
線表面温度計にて測定した結果である。図中、○印は発
熱抵抗体１個の場合、●印は連続した発熱抵抗体５個の
場合を示すものである。
【００６４】Ｔ1 は１２０℃、Ｔ2 は１３０℃、Ｔ3は
１５０℃であり、連続した発熱抵抗体の通電では中央の
発熱抵抗体の温度が単独時の通電に比べ約３０℃高いこ
ととがわかる。さらに図１３の共通電極パターンが小さ
くなった場合には、Ｔ4 は１４０℃、Ｔ5 は１６０℃で
あり、差が４０℃と大きくなった。これは共通電極パタ
ーン４４なる導体から熱が逃げにくくなったことによる
ものと推定できる。
【００６５】また、図１６に示すのは図１３の発熱抵抗
体部分の構成にて、１０ｍｓごとに測定したピーク温度
であり、○印が単独の場合、●印が連続した発熱抵抗体
５個の場合を示すものである。Ｔa は２５℃であり、ピ
ーク温度は４０ｍｓ後に飽和しているがこれらの状況に
より画質の劣化が生ずることになっていた。
【００６６】そのため、図１３の発熱抵抗体部分の構成
にて、図８の駆動回路を用いて発熱抵抗体の抵抗値を１
５００Ω、印字周期１０ｍｓで図１７に示すタイミング
にて発熱抵抗体の駆動をした。この時プリヒートを４ｍ
ｓ、データオンは５ｍｓとし、発振回路２４の発振周波
数を２０ｋＨｚにして、共通電極の印加電圧を１４Ｖに
した時の発熱抵抗体１個だけの通電による発熱抵抗体の
ピーク温度と連続した発熱抵抗体５個の通電による発熱
抵抗体のピーク温度とを赤外線表面温度計にて測定し
た。
【００６７】その結果を図１８に示す。Ｔ6 は１３０
℃、Ｔ7 は１３５℃、Ｔ8 は１４５℃であり、温度差を
小さくすることができた。さらに１０ｍｓごとのピーク
温度は図１９に示す如くなり、Ｔb は７０℃、Ｔ6 は１
３０℃、Ｔ7 は１３５℃、Ｔ8 は１４５℃となった。ま
た、２０ｍｓ〜３０ｍｓ後にはピーク温度も飽和し画質
の劣化を防止する良好の画質結果となった。
【００６８】また、図２０に示すタイミング図は、印字
待機時間中にオールオン信号（AllON) によりプリヒー
トを行うことを示すもので、この様な制御により、発熱
抵抗体の抵抗値を上げ消費電流を小さくすることができ
る。プリヒートは感熱紙４２の発色温度以下となる様に
決定すればよく、プリヒート時間等は特に限定するもの
ではない。またＦＣＯＮ信号を図２０に示すような間欠
パルス波形としてもよい。
【００６９】なお上記実施例では、ＦＣＯＮ信号のＨレ
ベルとＬレベルの論理状態にてスイッチングがなされる
が、論理切り換わり時に同時にスイッチングがなされな
い様に、スイッチングの開始時間と断時間のタイミング
をずらすことがよく、例えば開始時間が３μｓ、断時間
が０．５μｓと遅らせることはＣＭＯＳの製造構造とな
ったＩＣでは容易である。また、これらのスイッチング
速度に基づきＦＣＯＮ信号の周波数が決定されるが、Ｅ
ＭＩ対策としては、５００ｋＨｚ以下程度にするのが望
ましい。
【００７０】なお、発振回路２４としては、図２１に示
すように、シュミットトリガ回路２５と抵抗２６および
コンデンサ２７を用いたり、図２２に示すように、直列
接続されたナンド回路とインバータを用い、インバータ
の出力をコンデンサ２７、抵抗２６でフィードバックす
るようにしたり、図２３に示すように、水晶振動子２
８、抵抗２６、コンデンサ２７を接続部品２９としてプ
リント基板３６上に実装し、ナンドゲート、インバータ
などと接続するようにしてもよい。この場合チップ部品
を用いれば容易にプリント基板上に半田実装ができる。
またＥＭＩ対策から発振回路２４はサーマルヘッド内に
内蔵するのが望ましい。
【００７１】実施例９．図２４は請求項６に記載の発明
の一実施例を示す回路図であり、図において、４８は奇
数ビットに対応したストローブ端子、４９は偶数ビット
に対応したストローブ端子であり、他は実施例８と同様
である。この場合は、プリヒートだけは、ストローブ端
子４８，４９のストローブ信号をもとにＬレベルにして
より蓄熱させ、データホン時のみ奇数ビットと偶数ビッ
トとを交互にスイッチングさせることが可能となる。
【００７２】実施例１０．また図２５は図２４に示す回
路変形例であり、５０はパルス又は従来のストローブ信
号となるＰＳＴＢ、５１はパルス入力かストローブ信号
入力かを選択する制御信号である。
【００７３】実施例１１．なお、上記実施例では被駆動
素子が発熱抵抗体で、スイッチング素子が電流吸入タイ
プの回路を用いた場合について説明したが、駆動素子が
プラズマ発光体であり、スイッチング素子が電圧出力タ
イプの回路であってもよく、上記実施例と同様の効果が
あり、被駆動素子、スイッチング素子の極性に特に限定
するものではない。
【００７４】
【発明の効果】以上のように、請求項１に記載の発明に
よれば、保持手段に保持された駆動情報とは無関係に被
駆動素子を駆動するための信号情報をスイッチング素子
に投入するように構成したので、プリヒートのために信
号情報を転送する必要がない駆動回路が得られる効果が
ある。
【００７５】また、請求項２に記載の発明によれば、互
いに相反した論理動作をする少なくとも２種類の駆動時
間決定信号にて被駆動素子の駆動時間を決定するように
構成したので、電源オン・オフ時の信号不定時間による
誤動作が防止できる効果がある。
【００７６】また、請求項３に記載の発明によれば、駆
動時間決定信号に従って隣接したものが互いに反転した
論理動作を行うようにスイッチング動作するスイッチン
グ素子を用いて、保持手段からの駆動情報にて該当する
被駆動素子を駆動するように構成したので、隣接する被
駆動素子が同時に発熱することがなくなって、蓄熱、熱
伝導による画像の劣化の少ない駆動回路が得られる効果
がある。
【００７７】また、請求項４に記載の発明によれば、隣
接した被駆動素子を同時に駆動することのない論理状態
のパルス信号を駆動時間決定信号とするように構成した
ので、画像の劣化を防止できる効果がある。
【００７８】また、請求項５に記載の発明によれば、駆
動時間決定信号に従って隣接したものが互いに反転した
論理動作を行うように動作するスイッチング素子を用
い、駆動情報とは無関係に被駆動素子を駆動するための
信号情報をスイッチング素子に投入するように構成した
ので、プリヒートのための信号情報の転送が不要となる
とともに、隣接する被駆動素子が同時に発熱することが
なくなって、蓄熱、熱伝導による画像の劣化も少ない駆
動回路が得られる効果がある。
【００７９】また、請求項６に記載の発明によれば、互
いに隣接した被駆動素子が同一グループに入らないよう
にグループ分けしてそれぞれの駆動時間を決定する駆動
時間決定信号に従って動作するスイッチング素子を用
い、駆動情報とは無関係に被駆動素子を駆動するための
信号情報をスイッチング素子に投入するように構成した
ので、プリヒートのための信号情報の転送が不要となる
とともに、隣接する被駆動素子が同時に発熱することが
なくなって、蓄熱、熱伝導による画像の劣化も少ない駆
動回路が得られる効果がある。
【００８０】また、請求項７に記載の発明によれば、駆
動時間決定信号をパルス発生手段からのパルス信号の論
理状態に基づいて決定するように構成したので、外部よ
りＦＣＯＮ信号を投入する必要がなくなる効果がある。
【００８１】また、請求項８に記載の発明によれば、信
号情報投入手段からの信号情報の論理状態に従って、信
号情報の入力端子と回路電源端子もしくは接地端子の間
に抵抗器を接続するように構成したので、接続ケーブル
断線時の安全対策が計れる効果がある。
【図面の簡単な説明】
【図１】この発明の実施例１を示す回路図である。
【図２】この発明の実施例２を示す回路図である。
【図３】この発明の実施例３を示す回路図である。
【図４】この発明の実施例４を示す回路図である。
【図５】この発明の実施例５を示す回路図である。
【図６】この発明の実施例６を示す回路図である。
【図７】この発明の実施例７を示す回路図である。
【図８】この発明の実施例８を示す回路図である。
【図９】上記実施例８にて実現された電子部品としての
サーマルヘッドの回路接続図である。
【図１０】サーマルヘッドの断面図である。
【図１１】上記サーマルヘッドの発熱抵抗体の要部の一
例を示す部分平面図である。
【図１２】上記サーマルヘッドの発熱抵抗体の要部の他
の例を示す部分平面図である。
【図１３】上記サーマルヘッドの発熱抵抗体の要部のさ
らに他の例を示す部分平面図である。
【図１４】図１２に示した発熱抵抗体を従来の駆動回路
で駆動した場合のピーク温度を示す説明図である。
【図１５】図１３に示した発熱抵抗体を従来の駆動回路
で駆動した場合のピーク温度を示す説明図である。
【図１６】図１３に示した発熱抵抗体を従来の駆動回路
で駆動した場合の１０ｍｓ毎のピーク温度を示す説明図
である。
【図１７】上記実施例８の動作の一例を示すタイミング
図である。
【図１８】図１３に示した発熱抵抗体を上記実施例８の
駆動回路で駆動した場合のピーク温度を示す説明図であ
る。
【図１９】図１３に示した発熱抵抗体を上記実施例８の
駆動回路で駆動した場合の１０ｍｓ毎のピーク温度を示
す説明図である。
【図２０】上記実施例８の他の動作例を示すタイミング
図である。
【図２１】上記実施例８で用いられる発振回路の一例を
示す回路図である。
【図２２】上記実施例８で用いられる発振回路の他の例
を示す回路図である。
【図２３】上記実施例８で用いられる発振回路のさらに
他の例を示す回路図である。
【図２４】この発明の実施例９を示す回路図である。
【図２５】この発明の実施例１０を示す回路図である。
【図２６】従来の駆動回路を示す回路図である。
【図２７】従来の駆動回路にて実現された電子部品とし
てのサーマルヘッドを示す回路接続図である。
【図２８】その動作を示すタイミング図である。
【図２９】そのプリヒート動作を示すタイミング図であ
る。
【符号の説明】
１ 被駆動素子（発熱抵抗体） ２ 駆動回路 ３ スイッチング素子（ナンド回路） ５ 保持手段（ラッチ回路） １７ 信号情報投入手段（オア回路） １９ スイッチング素子（ノア回路） ２１ 信号情報投入手段（アンド回路） ２２ 抵抗器（プルダウン抵抗，プルアップ抵抗） ２４ パルス発生手段（発振回路）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/23 １０２ Ａ 9186−5Ｃ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 複数個配置された各被駆動素子の駆動情
    報となるシリアルの信号情報を保持して、それをパラレ
    ルに出力する保持手段と、それぞれが前記被駆動素子に
    接続され、前記被駆動素子の駆動時間を決定する駆動時
    間決定信号に従ってスイッチング動作し、前記保持手段
    より出力される前記駆動情報を対応する前記被駆動素子
    に供給してそれを駆動する複数のスイッチング素子と、
    前記駆動情報とは無関係に前記被駆動素子を駆動するた
    めの信号情報を前記スイッチング素子に投入する信号情
    報投入手段とを備えた駆動回路。
  2. 【請求項２】 駆動時間決定信号が少なくとも２種類あ
    り、それらが互いに相反する論理動作であることを特徴
    とする請求項１に記載の駆動回路。
  3. 【請求項３】 複数個配置された各被駆動素子の駆動情
    報となるシリアルの信号情報を保持して、それをパラレ
    ルに出力する保持手段と、それぞれが前記被駆動素子に
    接続され、前記被駆動素子の駆動時間を決定する駆動時
    間決定信号に従って、隣接したものが互いに反転した論
    理動作を行うようにスイッチング動作し、前記保持手段
    より出力される前記駆動情報を対応する前記被駆動素子
    に供給してそれを駆動する複数のスイッチング素子とを
    備えた駆動回路。
  4. 【請求項４】 駆動時間決定信号が、隣接した前記被駆
    動素子を同時に駆動することのない論理状態のパルス信
    号であることを特徴とする請求項３に記載の駆動回路。
  5. 【請求項５】 複数個配置された各被駆動素子の駆動情
    報となるシリアルの信号情報を保持して、それをパラレ
    ルに出力する保持手段と、それぞれが前記被駆動素子に
    接続され、前記被駆動素子の駆動時間を決定する駆動時
    間決定信号に従って、隣接したものが互いに反転した論
    理動作を行うようにスイッチング動作し、前記保持手段
    より出力される前記駆動情報を対応する前記被駆動素子
    に供給してそれを駆動する複数のスイッチング素子と、
    前記駆動情報とは無関係に前記被駆動素子を駆動するた
    めの信号情報を前記スイッチング素子に投入する信号情
    報投入手段とを備えた駆動回路。
  6. 【請求項６】 複数個配置された各被駆動素子の駆動情
    報となるシリアルの信号情報を保持して、それをパラレ
    ルに出力する保持手段と、それぞれが被駆動素子に接続
    されて、互いに隣接した前記被駆動素子同士が同一グル
    ープに入らないようにグループ分けしてそれぞれの駆動
    時間を決定する駆動時間決定信号に従ってスイッチング
    動作し、前記保持手段の出力する前記駆動情報を対応す
    る前記被駆動素子に供給して駆動する複数のスイッチン
    グ素子と、前記駆動情報とは無関係に前記被駆動素子を
    駆動するための信号情報を前記スイッチング素子に投入
    する信号情報投入手段とを備えた駆動回路。
  7. 【請求項７】 駆動時間決定信号をその論理状態に基づ
    いて決定するためのパルス信号を生成するパルス発生手
    段を設けたことを特徴とする、請求項３，４，５または
    ６に記載の駆動回路。
  8. 【請求項８】 信号情報投入手段によって投入される信
    号情報の論理状態に従って、前記信号情報の入力端子
    と、回路電源端子もしくは接地端子の間に抵抗器を接続
    することを特徴とする、請求項１，２，５，６または７
    に記載の駆動回路。
JP29203991A 1991-10-14 1991-10-14 駆動回路 Pending JPH0596769A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP29203991A JPH0596769A (ja) 1991-10-14 1991-10-14 駆動回路
TW082210986U TW323867U (en) 1991-10-14 1992-06-16 Driving circuit
US07/956,410 US5349623A (en) 1991-10-14 1992-10-05 Driving circuit for exothermic resistors
DE69221574T DE69221574T2 (de) 1991-10-14 1992-10-13 Steuerschaltung für Thermodruckkopf
EP92117462A EP0537680B1 (en) 1991-10-14 1992-10-13 Thermal print head driving circuit
KR1019920018926A KR960014311B1 (ko) 1991-10-14 1992-10-14 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29203991A JPH0596769A (ja) 1991-10-14 1991-10-14 駆動回路

Publications (1)

Publication Number Publication Date
JPH0596769A true JPH0596769A (ja) 1993-04-20

Family

ID=17776744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29203991A Pending JPH0596769A (ja) 1991-10-14 1991-10-14 駆動回路

Country Status (6)

Country Link
US (1) US5349623A (ja)
EP (1) EP0537680B1 (ja)
JP (1) JPH0596769A (ja)
KR (1) KR960014311B1 (ja)
DE (1) DE69221574T2 (ja)
TW (1) TW323867U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5954119A (en) * 1994-06-21 1999-09-21 Toyota Jidosha Kabushiki Kaisha Heat accumulator
JP2008068442A (ja) * 2006-09-12 2008-03-27 Shinko Electric Co Ltd サーマルヘッド及びプリンタ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872587A (en) * 1991-07-16 1999-02-16 Minolta Co., Ltd. Light signal generating device with reduced light leakage
JP3115453B2 (ja) * 1992-12-28 2000-12-04 三菱電機株式会社 サーマルヘッドおよび感熱記録装置
JP3081986B2 (ja) * 1995-11-16 2000-08-28 セイコーインスツルメンツ株式会社 小型プリンタ
CN1784108A (zh) 2000-06-19 2006-06-07 国际整流器有限公司 内部和外部元件最少的镇流控制集成电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU567487B2 (en) * 1982-01-25 1987-11-26 Sony Corporation Thermal printer
JPS609772A (ja) * 1983-06-29 1985-01-18 Fuji Xerox Co Ltd 感熱記録方式
US4779102A (en) * 1985-12-05 1988-10-18 Ricoh Company, Ltd. Head drive system for a thermal printer
JPS63218375A (ja) * 1987-03-09 1988-09-12 Mitsubishi Electric Corp サ−マルヘツドの帯電防止方法
US4745413A (en) * 1987-06-03 1988-05-17 Eastman Kodak Company Energizing heating elements of a thermal printer
JPH02269064A (ja) * 1989-04-11 1990-11-02 Oki Electric Ind Co Ltd サーマルヘッド
JPH0371859A (ja) * 1989-08-11 1991-03-27 Nec Corp サーマルヘッド

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5954119A (en) * 1994-06-21 1999-09-21 Toyota Jidosha Kabushiki Kaisha Heat accumulator
JP2008068442A (ja) * 2006-09-12 2008-03-27 Shinko Electric Co Ltd サーマルヘッド及びプリンタ

Also Published As

Publication number Publication date
KR960014311B1 (ko) 1996-10-15
EP0537680B1 (en) 1997-08-13
KR930009340A (ko) 1993-05-22
DE69221574T2 (de) 1998-03-26
EP0537680A1 (en) 1993-04-21
DE69221574D1 (de) 1997-09-18
US5349623A (en) 1994-09-20
TW323867U (en) 1997-12-21

Similar Documents

Publication Publication Date Title
JP2702426B2 (ja) サーマルヘッド装置
US5019836A (en) Printing method of thermal printer
EP0118130B1 (en) Thermal printing method and thermal printer
US5786839A (en) Electronic parts, thermal head, manufacturing method of the thermal head, and heat sensitive recording apparatus
JP3616546B2 (ja) 駆動回路及びそれを用いた印刷ヘッド並びに電子写真プリンタ、駆動回路用配線基板及びそれを用いた印刷ヘッド
JP2746088B2 (ja) サーマルヘッド装置
JP2000351226A (ja) サーマルプリントヘッド
JPH0596769A (ja) 駆動回路
JP7310082B2 (ja) サーマルプリントヘッド用のドライバｉｃ、および、サーマルプリントヘッド
JP2020179514A (ja) サーマルプリントヘッド用のドライバｉｃ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン
JPH1134380A (ja) サーマルヘッド駆動装置
JP5553543B2 (ja) 記録ヘッドおよび記録ヘッドを用いた記録装置
JPS59190867A (ja) 印刷装置
JP3273731B2 (ja) プリンタ
JP2804623B2 (ja) 発光素子を用いたヘッド
JP2508810B2 (ja) サ―マルヘッド
JPS61239963A (ja) サ−マルヘツド駆動装置
KR930006830B1 (ko) 고저항 감열기록 소자
JPH10129026A (ja) 素子駆動用集積回路
JPS63264375A (ja) サーマルヘッドの予熱装置
JPH10181065A (ja) サーマルプリントヘッド用駆動ｉｃ
JPH043708B2 (ja)
JPH03153368A (ja) サーマルヘッド
JPH0811340A (ja) 駆動回路およびそれを用いた電子部品
JPH03133663A (ja) サーマルヘッド駆動装置