JPH059954B2 - - Google Patents

Info

Publication number
JPH059954B2
JPH059954B2 JP60143758A JP14375885A JPH059954B2 JP H059954 B2 JPH059954 B2 JP H059954B2 JP 60143758 A JP60143758 A JP 60143758A JP 14375885 A JP14375885 A JP 14375885A JP H059954 B2 JPH059954 B2 JP H059954B2
Authority
JP
Japan
Prior art keywords
conductor
paste
temperature
resistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60143758A
Other languages
English (en)
Other versions
JPS624354A (ja
Inventor
Tsuneo Kaneko
Shiro Ezaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP14375885A priority Critical patent/JPS624354A/ja
Priority to DE19863621667 priority patent/DE3621667A1/de
Publication of JPS624354A publication Critical patent/JPS624354A/ja
Priority to US07/071,669 priority patent/US4830878A/en
Priority to US07/153,432 priority patent/US4835038A/en
Publication of JPH059954B2 publication Critical patent/JPH059954B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
〔発明の技術分野〕 この発明は、厚膜多層基板の製造方法に係り、
特に銅系の導体ペーストを使用して導体層を形成
し得るようにしたものに関する。 〔発明の技術的背景とその問題点〕 周知のように、近時では、電子機器等の小形軽
量化を図るために、混成集積回路が多く使用され
るようになつてきている。この混成集積回路は、
一般に、絶縁基板に導体材料及び抵抗材料を印刷
してなる厚膜基板に、リード線のないチツプタイ
プの受動素子や能動素子を半田付けして構成され
るものである。 このような厚膜基板の従来の製造方法は、まず
例えばアルミナ等のセラミツク材料で形成された
絶縁基板に、一対の配線導体層を形成する。この
配線導体層は、例えば銀−パラジウム(Ag/
Pd)粉末を含む導体ペーストを、スクリーン印
刷法を用いて印刷・焼成させることにより形成さ
れるものである。 そして、上記一対の配線導体層間に、例えば酸
化ルテニウム(RuO2)粉末及びガラスフリツト
を含む抵抗ペーストを、スクリーン印刷法を用い
て印刷・焼成させることにより、抵抗体を形成す
る。 ところで、上記のような厚膜基板においては、
高密度実装化を図るために、配線導体層を絶縁層
を介して多層に形成することが行なわれている。 一方、上記銀−パラジウム系の導体ペースト
は、インピーダンス(導体抵抗)が20〜50〔m
Ω/ロ〕と高く、吸湿による銀の移行現象(マイ
グレーシヨン)で絶縁劣化を生じ易く、さらには
貴金属であるため経済的に不利になるという種々
の問題を有している。そこで、近時では銀−パラ
ジウム系の導体ペーストに代えて銅系の導体ペー
ストを使用することが考えられている。この銅系
の導体ペーストは、銅が酸化しない程度にチツ素
ガス雰囲気中で焼成すると、2〜5〔mΩ/ロ〕
と低インピーダンスの導体を形成することができ
るとともに、経済的にも有利であるという利点を
有している。 ところで、銅系の導体ペーストは酸化を防ぐた
めにチツ素ガス雰囲気中で焼成する必要があり、
抵抗体を形成するための抵抗ペーストは実用範囲
の特性を得るために空気中で焼成する必要があ
る。このため、先に抵抗ペーストを空気中で焼成
した後に、銅系の導体ペーストをチツ素ガス雰囲
気中で焼成するという手順が踏まれることにな
る。しかしながら、先に抵抗ペーストを空気中で
焼成した後に、多層導体層を形成するために銅系
の導体ペーストをチツ素ガス雰囲気中で通常の高
い温度で焼成することを繰り返すと、抵抗体の抵
抗値が大きくばらついてしまうという問題が生じ
る。このため、従来より、銅系の導体ペーストを
使用して厚膜多層基板を製造する場合には、空気
中で焼成して抵抗値のばらつきが少ない酸化ルテ
ニウム系抵抗ペーストを用い、多層配線の導体ペ
ーストとしては銀−パラジウム系の導体ペースト
と銅系の導体ペーストとを、第4図に示すよう
に、混用して用いざるを得ないものであつた。 第4図aにおいて、アルミナ等のセラミツク材
料でなる絶縁基板11に、銀−パラジウム系の導
体ペーストを印刷し空気中で約850〜900℃の高温
で焼成して下層導体12を形成する。次に、第4
図bに示すように、下層導体12の所定部を覆う
ように絶縁層13としての高融点結晶化ガラス誘
電体系の絶縁ペーストを印刷し、かつ第4図cに
示すように抵抗体14としての酸化ルテニウム系
の抵抗ペーストを印刷し、これら絶縁ペースト及
び抵抗ペーストを空気中で約850〜900℃の高温で
同時に焼成する。その後、第4図dに示すよう
に、絶縁層13上に上記下層導体12と略直交す
るように銅系の導体ペーストを印刷し、チツ素ガ
ス雰囲気中で約600〜650℃の低温で焼成して上層
導体15を形成し、最後に抵抗体のレーザトリミ
ングを行なつて最終抵抗値を得るようにしてい
る。 すなわち、従来では、銀−パラジウム系の導体
ペーストと銅系の導体ペーストとを混用して、チ
ツ素ガス雰囲気中での焼成回数を極力減らして、
抵抗体14の抵抗値が大きくばらつくことを抑え
ようとしているものである。 〔発明の目的〕 この発明は上記事情を考慮してなされたもの
で、全て銅系の導体ペーストを使用して導体層を
形成して抵抗体の抵抗値変動を少なく抑えること
ができる極めて良好な厚膜多層基板の製造方法を
提供することを目的とする。 〔発明の概要〕 すなわち、この発明に係る厚膜多層基板の製造
方法は、絶縁基板上に抵抗ペーストを印刷し、空
気中で高温度で焼成して抵抗体を形成する第1の
工程と、 この第1の工程の後、絶縁基板上に銅系の導体
ペーストを印刷し、非酸化性ガス雰囲気中で第1
の工程の焼成温度よりも低温度で焼成して下層導
体層を形成する第2の工程と、 この第2の工程の後、下層導体層上に低融点結
晶化ガラス組成物でなる絶縁ペーストを印刷し、
非酸化性ガス雰囲気中で第1の工程の焼成温度よ
りも低温度で焼成して絶縁層を形成する第3の工
程と、 この第3の工程の後、絶縁層上に抵抗体に接続
される銅系の導体ペーストを印刷し、非酸化性ガ
ス雰囲気中で第1の工程の焼成温度よりも低温度
で焼成して上層体層を形成する第4の工程とを経
るようにしたもので、 全て銅系の導体ペーストを使用して導体層を形
成し、抵抗体の抵抗値変動を少なく抑えるように
したものである。 〔発明の実施例〕 以下、この発明の一実施例について図面を参照
して詳細に説明する。第1図aにおいて、16は
アルミナ等のセラミツク基板で、酸化ルテニウム
系の抵抗ペーストを印刷し、空気中で約850℃の
高温で約30分間焼成することにより抵抗体17を
形成する。次に、第1図bに示すように、セラミ
ツク基板16上に銅系の導体ペーストを印刷し、
チツ素ガス雰囲気中で約600〜650℃の低温で約30
分間焼成して、下層導体18を形成する。 そして、第1図cに示すように、上記下層導体
18を覆うように、低融点結晶化ガラス組成物
(詳細は後述する)でなる絶縁ペーストを印刷し、
チツ素ガス雰囲気中で約600〜650℃の低温で約30
分間焼成して絶縁層19を形成する。その後、第
1図dに示すように、上記絶縁層19上に上記抵
抗体17に接続されるように、銅系の導体ペース
トを印刷し、チツ素ガス雰囲気中で約600〜650℃
の低温で約30分間焼成して、上層導体20を形成
する。 上記のような製造工程において、抵抗体17に
接続される導体は、最後に印刷・焼成される上層
導体20である必要がある。その理由は、従来の
銀−パラジウム系導体で一般的に行なわれている
ように、抵抗体に接続される導体を下層導体にす
ると、抵抗体形成後の上層、下層導体及び絶縁層
を形成するための約600〜650℃の低温による繰り
返し焼成によつて、第2図に破線で示すように抵
抗値が大きく変動したり、抵抗体の温度係数
(TCR)が著しく劣下したりし、量産性に欠ける
ことになるからである。 これに対し、上述のように、抵抗体17に接続
される導体を、最後に印刷・焼成される上層導体
20とすることにより、繰り返し焼成を行なつて
も、第2図に実線で示すように抵抗値の変動を少
なく抑えることができ、TCRの劣化も少く実用
的となるものである。 ここで、上記低融点結晶化ガラス組成物でなる
絶縁ペーストについて説明する。すなわち、この
絶縁層用材料は、重量%で、SiO2を5〜20、
ZnOを45〜60、B2O3を15〜30、R2O(Li2O+
Na2O+K2O)を0.1〜3、RO(MgO+CaO+
BaO+SrO)を0.5〜10、Al2O3を0.5〜5、Bi2O3
を0.5〜5、Fを0.5〜2、SnO2を0.5〜2の割合
で配合し、さらにCoO、P2O5、ZrO2、CdO、
PbOのいずれか一種または二種以上を0.1以上で
かつ個々の上限がそれぞれ2、2、5、5、3を
越えない割合で含有させ、650℃以上の温度で結
晶化させ、650℃以下の温度で焼成させるように
したものである。 ここで、各組成分を、上記のような配合比にし
た限定理由は、次の通りである。 SiO2:5%より少ないと溶融時の粘性が低く、
ガラス化しにくい。また、20%より多いと軟化
温度が上昇し、低温(600℃)での焼成ができ
なくなる。 ZnO:45%より少ないと結晶化ができなくなり、
60%を越えると結晶化温度が下がりすぎる。 B2O3:15%より少ないと軟化温度が高くなり、
30%より多いと十分に結晶化することができな
くなる。 R2O:ガラスの溶融を促進するため、Li2O、
Na2O、K2Oのうち一種以上添加できるが、こ
れらの総量が3%を越えると絶縁抵抗値を低下
させる。 RO:ガラスの溶融を促進するため、MgO、
CaO、BaO、SrOのうち少なくとも一種添加
し、0.5%より少ないと促進効果が生じず、10
%より多いと膨張係数が大きくなりすぎる。 Al2O3:0.5%より少ないと結晶化温度が下りす
ぎ、5%より多いとガラスの軟化温度が上がり
すぎる。 Bi2O3:0.5%より少ないとガラスのアルミナ基板
に対する濡れ性が悪く、5%より多いと膨張係
数が大きくなりすぎる。 F:ガラスの溶融を促進するために添加するが、
2%を越えると膨張係数が大きくなる。 SnO2:ガラスの耐水性を向上させるために添加
する。0.5%より少ないと効果がなく、2%よ
り多くても効果は向上しない。 CoO、P2O5、ZrO2、CdO、PbOについては、
いずれか一種または二種以上を0.1%以上含有さ
せると、絶縁抵抗を劣下させず、ガラスとしての
安定性保持に寄与するが、それぞれ2、2、5、
5、3%を越えると、ガラスが不均質になつた
り、効果の増大が期待できなくなる。 そして、具体的には、表1に示すような組成に
なるように原料を調合する。なお、表1におい
て、試料番号(1)〜(4)までが低融点の結晶化ガラス
を示しており、試料番号(5)は従来の絶縁層用材料
を示している。 そして、表1に示すように調合したものを、
1300〜1400℃の温度で白金るつぼ中で溶融し、ガ
ラス化する。次に、このガラスを粉砕し篩分した
後、湿式法にて粉砕を行ない、平均粒径5μmの
粉末とする。そして、この粉末と適当量のビヒク
ル(例えばエチルセルロースとテルピネオール
等)とを混練し、ガラスペーストを形成する。 その後、予めアルミナ基板上に印刷・焼成によ
り形成された、第1層目となる、銀−パラジウム
(Ag−Pd)系導体及び酸化ルテニウム(RuO2
系抵抗体よりなる配線層を覆うように上記ガラス
ペーストを印刷し、600℃で10分間焼成すること
により、厚膜約40μmの絶縁層を形成する。そし
て、この絶縁層に第2層目の配線層となるAg−
Pd系導体を常法にて印刷形成する。 このようにガラス組成物の結晶化温度を650℃
よりも高くし、それ以下の低い温度(600℃)で
焼成することにより、絶縁層を完全に結晶化させ
ないで形成することができ、従来のようにピンホ
ールが発生しなくなるものである。 上記のようにして製造されたガラス組成物の物
性及び形成された絶縁層の絶縁抵抗値、絶縁層上
のAg−Pd系導体の半田濡れ性、アルミナ基板面
に対する絶縁層の密着性及び印刷抵抗体の抵抗値
変化率等を、表2に示す。 この場合、絶縁抵抗は、60℃95%の恒温恒湿層
中に1000時間放置した後、第1層目の配線層と第
2層目の配線層との各導体間に直流50Vを印加し
たときの室温における抵抗値である。 また、半田濡れ性は、Agを2%含有するPb−
Sn共晶半田を用い、230℃で3秒間浸漬した後引
き上げ、第2層目の導体面積の90%以上が半田に
濡れているものを良とした。 さらに、アルミナ基板面に対する密着性は、第
2層目の導体にリード線を半田付けし、これを垂
直に引張り、アルミナ基板面と絶縁層との間の剥
離強度を測定したとき、1Kg/mm2以上を良とし
た。 また、抵抗値変化率は、絶縁層を形成する前の
印刷抵抗体の抵抗値(R0)と、絶縁層形成後の
抵抗値(R1)との比、つまり、 R1−R0/R0×100 の値を示した。
【表】
【表】
〔発明の効果〕
したがつて、以上詳述したようにこの発明によ
れば、全て銅系の導体ペーストを使用して導体層
を形成して、抵抗体の抵抗値変動を少なく抑える
ことができ、量産性及び経済性に優れた極めて良
好な厚膜多層基板の製造方法を提供することがで
きる。
【図面の簡単な説明】
第1図はこの発明に係る厚膜多層基板の製造方
法の一実施例を示す側断面図、第2図及び第3図
はそれぞれ同実施例の効果を説明するための特性
図、第4図は従来の厚膜多層基板の製造方法を示
す側断面図である。 11……絶縁基板、12……下層導体、13…
…絶縁層、14……抵抗体、15……上層導体、
16……セラミツク基板、17……抵抗体、18
……下層導体、19……絶縁層、20……上層導
体。

Claims (1)

  1. 【特許請求の範囲】 1 絶縁基板上に抵抗ペーストを印刷し、空気中
    で高温度で焼成して抵抗体を形成する第1の工程
    と、 この第1の工程の後、前記絶縁基板上に銅系の
    導体ペーストを印刷し、非酸化性ガス雰囲気中で
    前記第1の工程の焼成温度よりも低温度で焼成し
    て下層導体層を形成する第2の工程と、 この第2の工程の後、前記下層導体層上に低融
    点結晶化ガラス組成物でなる絶縁ペーストを印刷
    し、非酸化性ガス雰囲気中で前記第1の工程の焼
    成温度よりも低温度で焼成して絶縁層を形成する
    第3の工程と、 この第3の工程の後、前記絶縁層上に前記抵抗
    体に接続される銅系の導体ペーストを印刷し、非
    酸化性ガス雰囲気中で前記第1の工程の焼成温度
    よりも低温度で焼成して上層導体層を形成する第
    4の工程とを具備してなることを特徴とする厚膜
    多層基板の製造方法。
JP14375885A 1985-06-29 1985-06-29 厚膜多層基板の製造方法 Granted JPS624354A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14375885A JPS624354A (ja) 1985-06-29 1985-06-29 厚膜多層基板の製造方法
DE19863621667 DE3621667A1 (de) 1985-06-29 1986-06-27 Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
US07/071,669 US4830878A (en) 1985-06-29 1987-07-09 Method of manufacturing a substrate coated with multiple thick films
US07/153,432 US4835038A (en) 1985-06-29 1988-02-08 Substrate coated with multiple thick films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14375885A JPS624354A (ja) 1985-06-29 1985-06-29 厚膜多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPS624354A JPS624354A (ja) 1987-01-10
JPH059954B2 true JPH059954B2 (ja) 1993-02-08

Family

ID=15346335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14375885A Granted JPS624354A (ja) 1985-06-29 1985-06-29 厚膜多層基板の製造方法

Country Status (1)

Country Link
JP (1) JPS624354A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728116B2 (ja) * 1991-01-18 1995-03-29 ニチコン株式会社 厚膜混成集積回路
JPH04309286A (ja) * 1991-04-08 1992-10-30 Murata Mfg Co Ltd 厚膜多層配線基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55111152A (en) * 1979-02-21 1980-08-27 Hitachi Ltd Method of manufacturing multilayer thin film circuit board
JPS60219758A (ja) * 1984-04-16 1985-11-02 Toshiba Corp 多層厚膜基板の製造方法

Also Published As

Publication number Publication date
JPS624354A (ja) 1987-01-10

Similar Documents

Publication Publication Date Title
US4650923A (en) Ceramic article having a high moisture proof
US4835038A (en) Substrate coated with multiple thick films
JPH0343786B2 (ja)
JPH0764588B2 (ja) 被覆用ガラス組成物
JPH08180731A (ja) 導電性厚膜組成物、厚膜電極、セラミック電子部品、および積層セラミックコンデンサ
JP3230394B2 (ja) 磁器コンデンサ
KR100228147B1 (ko) 절연 페이스트 및 이를 이용한 후막 인쇄 다층 회로
JPH0423308A (ja) セラミックコンデンサ
US5763339A (en) Insulating glass composition
JP3120703B2 (ja) 導電性ペースト及び積層セラミック電子部品
JPH059954B2 (ja)
JP2713376B2 (ja) 絶縁層用ガラス組成物
JPH0452561B2 (ja)
JPH03134905A (ja) 銅ペースト
JP3017530B2 (ja) 厚膜回路用絶縁ペースト
JPS623039A (ja) 絶縁層用材料
JPH06247742A (ja) 電子部品
JPH0558201B2 (ja)
JP2989936B2 (ja) ガラスフリット、抵抗体ペーストおよび配線基板
JPS6312371B2 (ja)
JPS6127003A (ja) 導電性ペ−スト組成物
JP2968316B2 (ja) 積層型セラミックコンデンサ
JP2931450B2 (ja) 導体ペースト
JPS6243937B2 (ja)
JP2515202B2 (ja) セラミックス配線基板及びその製造方法