JPH06100927B2

JPH06100927B2 - プログラマブルコントロ−ラ

Info

Publication number: JPH06100927B2
Application number: JP60118750A
Authority: JP
Inventors: 直大黒河
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-06-03
Filing date: 1985-06-03
Publication date: 1994-12-12
Anticipated expiration: 2009-12-12
Also published as: JPS61278905A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、精密位置決め制御など
に利用するのに適した各種周波数の高周波パルスの選択
出力機能を付加したプログラマブルコントローラ（以
下、PCと略す）に関する。

〔発明の背景〕高周波パルスを利用した位置決め制御
の例として、長い電線を所定の長さにカッタで切断する
場合がある。例えば、40m/sの速度で移動する電線を40c
mごとに切断する場合、誤差を少なくするため、1msご
と、すなわち電線が4cm移動するごとにパルスをカウン
タに入力し、パルスを10個数えたら切断するといったよ
うに制御されるが、切断のタイミングが1msずれると切
断された電線の長さに4cmの誤差が生じるため、周波数
でいえば1kHzまたはそれ以上の高周波パルスを用いた高
速かつ時間的精度の高い制御が必要となる。

このため、パルス供給源として市販の発振器を用いる場
合には、発振器自体が高価であり、また市販の発振器は
計測用で、一般産業用として作られたものでないため、
温度、湿温、ノイズなどの環境条件の悪い工場現場では
信頼性に欠け、盤面への取付もむづかしい等の問題があ
った。

近年、各種機器のシーケンス制御には、専用のリレー制
御盤よりも汎用化されたPCが多く採用されており、この
PCは工場現場での環境条件にも十分耐えられるように特
別に設計されているので、位置決め制御などに必要な高
周波パルスをPCから出力させることができれば、上記の
ような問題は解消する。

PCからパルス信号を出力させるには、シーケンス命令に
より１スキャンごとに出力をオン、オフ反転させる方法
もある。しかし、この方法では、出力パルスの周波数が
PCの演算処理速度、いわゆるスキャンタイム（一般的に
は10〜20ms）によって決まり、特開昭58-195902号に記
載のように演算処理速度の向上に特別な工夫を凝らして
旧来の２〜10倍の高速化が計られたものにおいても、1k
Hzまたはそれ以上の周期の安定したパルス出力を得るこ
とはできず、また任意の周波数のパルスを選択して取り
出すこともできない。

これは、PC内部での演算処理にマイクロコンピュータを
用い、直列逐次処理を行なうため、多くのシーケンスプ
ログラムを処理する場合、スキャンタイムが長くなり、
また処理内容によって演算処理時間にバラツキが生じる
のを避けられないためである。

〔発明の目的〕本発明は、外部負荷に対して、演算処
理部の演算結果と共に、基準パルス発生回路の信号と同
期したパルス信号を供給し、外部負荷の制御精度の向上
と、例えば工場現場など、ノイズの多い低環境条件下で
も適応性を有し、簡便に利用可能なプログラマブルコン
トローラ（PC）を提供することを目的としている。

〔発明の概要〕本発明は、シーケンスプログラムの入
力を行なうプログラム部と、上記シーケンスプログラム
を記憶する第１のメモリと、このシーケンスプログラム
にしたがって論理演算を行なう演算処理部と、この演算
処理部の処理手続を記憶する第２のメモリと、この演算
処理部に接続されて外部からの信号を受ける入力部と、
この演算処理部の演算結果を制御対象となる外部負荷に
伝える出力部と、この演算処理部に接続されてシーケン
ス演算処理に必要なタイミング信号を供給する基準パル
ス発生回路と、この基準パルス発生回路からの出力信号
を分周する分周回路と、この分周回路から出力される複
数の分周信号のうちの一つを選択する信号選択手段と、
上記分周路からのタイミング信号を上記演算処理部に入
力する第１の割込み端子と、上記プログラム部のキー操
作入力により上記分周信号を指定し、上記演算処理部を
介してこの指定信号を保持するラッチ回路と、このラッ
チ回路に保持された分周信号を上記信号選択手段から上
記演算処理部に優先的に入力する第２の割込み端子とを
有し、上記演算処理部は、上記入力された割込み信号に
対応した割込み処理を行なうことにより、最も優先順位
の高いものから処理を行ない、上記分周信号を増幅し分
周信号に同期したパルス信号として外部負荷に出力する
ことを特徴とするプログラマブルコントローラである。

〔発明の作用〕

上記の構成により、特定の信号指定手段によらず、プロ
グラム部のキー操作入力によって容易に分周信号の選択
指定が可能であり、パルス信号は基準パルス発生回路の
信号を分周しているので周期が安定しており、またパル
ス信号は、基準パルス発生回路の信号と同期しているの
で、演算処理部から供給された演算結果とのタイミング
を合わせることができ、連携動作を行なわせることが容
易であるとともに、分周信号は増幅されているからノイ
ズの影響を受けにくい。

〔発明の実施例〕以下、本発明の実施例を図面により
説明する。

第１図は本発明の第１の実施例を示す。この図におい
て、１は外部の接点等による入力信号源、２は上記接点
等の信号を受ける入力部、３はシーケンスプログラムに
従って論理演算を行なう演算処理部（CPU）であり、シ
ーケンスプログラムはユーザRAM4に記憶され、その処理
手順はシステムROM5に記憶されている。６は上記演算処
理部３の演算結果を外部負荷に伝える出力部、７はシー
ケンスプログラムを入力するためのプログラム部、８、
９はPCと外部機器とをつなぐための入力端子群および出
力端子群である。

10は水晶発振器等からなる基準パルス発生回路で、演算
処理部３での処理時間の基準単位となる時間的精度の高
い高周波（例えば1MHz）の基準パルス（クロック）を発
生し、その出力信号は演算処理部３のクロック入力端子
（CP）に入力される。また、上記基準パルス発生回路10
の出力信号は分周回路11で例えば100〜10Hzに分周さ
れ、タイマ演算やウォッチドッグタイマ用のタイミング
信号として演算処理部３の割込入力端子（INT₁）に入力
されるようになっている。

以上２〜11はPCの一般的な構成要素であり、本実施例で
はさらに外部負荷への高周波パルスの選択出力機能を実
現するため、信号選択手段としての選択回路12、パルス
選択入力端子13と、出力手段としての専用の出力部15、
パルス出力端子16を設けてある。

上記基準パルス発生回路10の出力信号を分周する分周回
路11には一般的にカウンタIC等が用いられるため、この
分周回路11からは、1kHz前後の高周波パルスを含む複数
の分周信号が得られる。

上記選択回路12はこの複数の分周信号のうちの一つを選
択するためのもので、マルチプレクサ等の電子回路から
なっており、パルス選択入力端子13に接続された外部接
点14による信号で分周信号の選択指定を行なうことがで
きる。

出力部15は上記の選択された分周信号をパルス出力端子
16に伝えるためのもので、出力部６に準じた構成、すな
わち少なくとも演算処理部と外部回路とを電気的に絶縁
する変圧器またはホトカプラ等の絶縁素子と外部負荷を
駆動するパワー素子とを備えた構成となっている。出力
部６に用いられるパワー素子は、電磁リレー、半導体リ
レー（SSR）、スイッチング用トランジスタなど多種多
様であるが、電磁リレーでは５〜20ms、SSRでは約11ms
の出力遅れがあり、高周波パルスの出力には対応できな
いため、出力部15のパワー素子としては、出力遅れが少
なく高周波パルスの出力に適したスイッチング用トラン
ジスタを使用するのがよい。

本実施例では、図示しない電源スイッチの投入により基
準パルス発生回路10から基準パルスが発生し、この基準
パルスに同期して２〜９の各部によりPC本来の機能が営
まれる。また、分周回路11は上記基準パルス発生回路10
の出力信号を数回分周し所定の周期のタイミング信号と
して演算処理部３のINT₁端子へ出力し、タイマ演算やウ
ォッチドッグタイマ等の機能を可能にする。

ここで、分周回路11からは1kHz前後の高周波パルスを含
む複数の分周信号が出力されるため、選択回路12は上記
複数の分周信号のうち外部接点14により指定された一つ
の信号を選択して出力部15へ伝え、この選択された分周
信号は出力部15でパワー増幅された後、パルス出力端子
16を通して外部負荷に伝えられる。本実施例では、この
ように選択回路12で選択された分周信号が専用の出力部
15、出力端子16を通して外部に出力されるので、演算処
理部３におけるスキャンタイムとは関係なく、またPC本
来の演算処理機能には何らの影響をも及ぼさずに、周期
の安定した高周波のパルス出力が得られる。

上記実施例では、外部接点14による信号で分周信号の選
択指定を可能にしているが、外部信号による選択指定の
必要がない場合は、第２図に示すようにPC内部に選択回
路12のパルス選択入力を与えるディップスイッチ17等の
指定手段を設け、必要に応じて分周信号の選択指定がで
きるようにしてもよく、こうすれば第１図のパルス選択
入力端子13は不要となる。

ディップスイッチ17のように選択指定形態が２進数であ
るための煩わしさを避けたい場合には、分周信号の選択
手段として第３図に示すようなロータリスイッチ18を用
いたり、あるいは図面には示さないが分周回路11の複数
の出力端子のうちの一つを出力部15に配線により切換接
続できるようにしてもよい。信号選択手段のさらに他の
例として、第４図に示すように分周回路11から出力され
る複数の分周信号をそれぞれ出力部15aを介して複数の
パルス出力端子16aに伝え、この複数のパルス出力端子1
6aのうちの一つを選んで外部負荷を接続できるようにし
てもよく、こうすれば複数の外部負荷に同時に選択され
た分周信号を出力させることができる。

第５図は本発明の第２の実施例を示す。本実施例は上記
分周信号の選択指定にプログラム部の操作キーを利用し
たものであり、１〜12および15、16の各部は第１の実施
例と同じであるが、本実施例では、プログラム部７の有
する操作キーで分周信号を選択指定すると、その指定内
容がシステムROM5に記憶された処理手順により演算処理
部３を介してラッチ回路19に出力される。そして、上記
ラッチ回路19に保持された指定内容に応じて選択回路12
は分周回路11から出力される複数の分周信号のうちの一
つを選択して出力部15に伝え、パルス出力端子16から出
力させる。

本実施例によれば、プログラム部７のキー操作により分
周信号の選択指定ができるので、前記ディップスイッチ
17のような別の指定手段が不要となる。

第６図は出力手段の異なる本発明の第３の実施例を示
す。

本実施例はPCの出力部６が高周波パルスの出力に適した
スイッチング用トランジスタをパワー素子として構成さ
れている場合を対象とするもので、１〜12および19の各
部は第５図の実施例と同じであるが、選択回路12の出力
を演算処理部３の第２の割込入力端子INT₂に入力し、演
算処理部３を介して選択された分周信号に同期したパル
ス信号を出力させる構成となっている。

一般的に演算処理部３は前記したINT₁端子、INT₂端子の
ように複数の割込入力端子を有する場合が多く、通常の
演算処理中にこれらの割込入力端子の一つに割込信号が
入ると、その演算処理を一時中断し、割込信号に応じた
別の特定の演算処理（割込処理）を行ない、これが終了
すると上記中断した演算処理を引き続き行なうようにな
っている。また、複数の割込入力端子には割込処理の優
先順位が定められており、同時に割込信号が入った場合
には優先順位の高いものから処理が行なわれ、また優先
順位の低いものの処理中に優先順位の高い割込信号が入
った場合は上記処理を一時中断して、優先順位の高い処
理を行ない、それが終了すると上記中断した処理に戻
り、引き続き処理を行なうようになっている。

本実施例は上記機能を利用し、優先順位の最も高い割込
入力端子（INT₂）に選択回路12の出力信号を入れて、該
出力信号の立上り（立下りでもよい）で割込処理を行な
わせ、その演算結果を演算処理部３から出力部６へ出力
し、パルス出力として出力端子群９のいずれか一つに伝
えるようにしたものである。

この動作を第８図、第９図により説明する。

第８図はユーザRAM4に記憶されたシーケンスプログラム
に基づいて演算処理部３が論理演算を行なう様子をフロ
ーチャートで示したものである。

まず同図（ａ）に示すメインプログラムのフローチャー
トでは、所定の操作によりシーケンス演算処理がスター
トすると、第６図には示されていないプログラムカウン
タをリセットして、ユーザRAM4の内容を読み出し、この
内容に基づいて論理演算を行なう（ステップ101〜10
3）。次のステップ104では上記の演算結果がラッチ回路
19に出力すべき内容か否かを判定し、出力すべき内容で
あればラッチ回路19に出力する（ステップ105）。すな
わち、この内容が分周回路11から出力される分周信号を
指定するものであり、ラッチ回路19から選択回路12に与
えられる。今、これが第６図におけるロの分周信号を指
定する内容であったとすると、選択回路12の出力信号ホ
はロと同じ信号となり、タイミングチャートで示すと第
９図のようになる。

第９図において、イ〜ニは分周信号の波形、ホは選択回
路12の出力信号波形、ヘは指定内容をラッチ回路19へ出
力するタイミングを示している。

上記の演算結果がラッチ回路に出力すべき内容でないと
き、すなわち一般の論理演算出力であれば出力部６へ出
力し（ステップ106）、プログラムカウンタを歩進させ
（ステップ107）、１スキャンが終了したかどうかの判
定（ステップ108）をして、もしNOであればステップ102
へ戻り、引き続きユーザRAM4の内容を読み出して次々と
演算処理を行ない、もし１スキャンが終了したならばス
テップ101へ戻ってプログラムカウンタをリセットした
後、ユーザRAM4の内容読出しと演算処理を繰返し行な
う。

上記したフローチャート（ａ）の動作中に選択回路12の
出力信号ホが演算処理部３のINT₂端子に入るため、上記
出力信号ホの立上りによりフローチャート（ａ）の動作
が一時中断され、割込処理が行なわれる。第８図（ｂ）
が割込処理のフローチャートで、まず演算処理部３に内
蔵されたパルスレジスタの内容（論理値の“1"または
“0"）を読み出し、出力部６のあらかじめ指定されたポ
ート（出力端子群９のうちの一つ）に出力した後、上記
パルスレジスタの内容を反転処理する（ステップ109〜1
11）。

この反転処理は、次の割込時に出力部６へ出力する内容
を反転させることを意味する。

以上により割込処理が終了すると、フローチャート
（ａ）の中断したところに戻り、引き続き処理が行なわ
れる。

これらのタイミングは第９図の割込処理およびトの波形
で示される。すなわち、第９図のａ、ｂはそれぞれ第８
図のフローチャート（ａ）、フローチャート（ｂ）の処
理時間を示すものであり、トは出力端子群９へ出力され
るパルス波形を示すものである。この出力パルス波形ト
は選択された分周信号波形ホに同期し、この分周信号を
さらに1/2分周したものに相当する。

本実施例では、優先順位の最も高い割込処理によりパル
ス出力を行なうため、スキャンタイムのバラツキの影響
を受けずに周期の安定した出力パルスが得られる。

ところで、上記割込処理が行なわれたときはその分処理
時間が加算され、スキャンタイムの遅れとなるが、上記
割込処理の内容は極めて簡単であるため、汎用のマイク
ロコンピュータでも10〜20μｓで処理がすみ、その遅れ
が特に問題となることはない。例えば、通常のスキャン
タイムが10msであるとき、出力したいパルス周波数を1k
Hzとすると、0.5msごとに割込処理（10〜20μｓ）を行
なえばよく、これによる遅れは 10ms/0.5ms×（10〜20μｓ）＝200〜400μｓとなり、１
スキャンタイム（10ms）に比べ無視できる値である。

本実施例によれば、第１図〜第５図の実施例のようにパ
ルス出力のための専用の出力部15や出力端子16を設けな
くてよい。また、必要とあれば第７図に示すように外部
接点21による信号で制御用入力端子20を通してラッチ回
路19（または選択回路12）を制御し、割込を禁止するこ
とも可能である。

第６図にはラッチ回路19を用いて分周信号の選択指定を
行なう方式を示したが、分周信号の選択は第１図〜第３
図に示すような他の方式で行なってもよい。

第10図はさらに演算処理部での論理演算の結果によりパ
ルス出力の制御を可能にした本発明の第４の実施例を示
す。

本実施例は第１の実施例に制御線22、ラッチ回路23、AN
Dゲート24を追加したものであり、演算処理部３はユー
ザRAM4に記憶されたシーケンスプログラムの内容に基づ
き、入力信号源１からの入力信号等について論理演算を
行ない、外部入力信号が特定の論理状態にあるときの
み、演算結果を出力部６の一部に割当てた制御線22に出
力し、ラッチ回路23を動作可能な状態とする。次に選択
回路12の出力信号の立上りにより上記ラッチ回路23の出
力がONになるため、この出力を受けてANDゲート24が開
となり、上記選択回路12の出力信号はANDゲート24を介
して出力部15へ伝えられる。これらのタイミングを第11
図に示す。

すなわち本実施例によれば、入力信号源１からの各種入
力信号の論理状態により出力パルスをほぼ同期させて周
力端子16へ出力させることができる。これは、第12図に
示すように複数台のPC（PC1〜PC3）により１台の被制御
装置25を制御するにあたり、うち１台のPC（PC1）から
被制御装置25へのパルス出力を他のPC（PC2、PC3）の出
力が特定の論理状態にあるときのみ行なわせるような場
合に有効である。

〔発明の効果〕本発明は、シーケンス演算処理に必要
なタイミング信号の供給源としてPCに内蔵された基準パ
ルス発生回路と分周回路とを利用し、特に、特定の指定
手段を必要とせず、単にプログラム部のキー操作入力に
より分周信号の選択指定ができ、操作が容易であるとと
もに、PC自体の演算処理速度（スキャンタイム）とは無
関係に、精密位置決め制御などにおける時間計測用に好
適で周期の安定した高周波のパルス出力が得られ、外部
負荷の制御精度の向上を図ることが可能であり、かつ上
記分周回路の複数の分周信号のうちから、用途に応じた
周期のパルスを選択して出力させることができるから、
ノイズに対する抵抗力を有し、低環境の工場現場にも手
軽に利用可能な高周波パルスの安定供給源としてPCに新
たな機能を付加することができるなどの顕著な効果を奏
する。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図〜第４図は第１の実施例の部分的な変形例を示すブロ
ック図、第５図は本発明の第２の実施例を示すブロック
図、第６図は本発明の第３の実施例を示すブロック図、
第７図は第３の実施例の部分的な変形例を示すブロック
図、第８図（ａ）、（ｂ）は第３の実施例の動作フロー
チャート、第９図は第３の実施例のタイミングチャー
ト、第10図は本発明の第４の実施例を示すブロック図、
第11図は第４の実施例のタイミングチャート、第12図は
第４の実施例の応用例を示すブロック図である。 10:基準パルス発生回路、11:分周回路、 12、13、14、16a、17、18、19:信号選択手段、 15、15a、16、109、110、111:出力手段

Claims

【特許請求の範囲】

【請求項１】シーケンスプログラムの入力を行なうプロ
グラム部と、上記シーケンスプログラムを記憶する第１のメモリと、このシーケンスプログラムにしたがって論理演算を行な
う演算処理部と、この演算処理部の処理手続を記憶する第２のメモリと、この演算処理部に接続されて外部からの信号を受ける入
力部と、この演算処理部の演算結果を制御対象となる外部負荷に
伝える出力部と、この演算処理部に接続されてシーケンス演算処理に必要
なタイミング信号を供給する基準パルス発生回路と、この基準パルス発生回路からの出力信号を分周する分周
回路と、この分周回路から出力される複数の分周信号のうちの一
つを選択する信号選択手段と、上記分周回路からのタイミング信号を上記演算処理部に
入力する第１の割込み端子と、上記プログラム部のキー操作入力により上記分周信号を
指定し、上記演算処理部を介してこの指定信号を保持す
るラッチ回路と、このラッチ回路に保持された分周信号を上記信号選択手
段から上記演算処理部に優先的に入力する第２の割込み
端子とを有し、上記演算処理部は、上記入力された割込み信号に対応し
た割込み処理を行なうことにより、最も優先順位の高い
ものから処理を行ない、上記分周信号を増幅し分周信号
に同期したパルス信号として外部負荷に出力することを
特徴とするプログラマブルコントローラ。