JPH01134556A - 機能選択制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、複数の機能を備える半導体集積回路（以下Ｌ
ＳＩという。）において、そのうちの特定の機能を外部
からの信号を入力することによって選択することの可能
なＬＳＩに関するものであり、更に詳しく言えば選択信
号入力用の入力端子が１つであっても機能選択が可能な
回路の構成に関するものである。

（ロ）従来の技術 ＬＳ　Ｉ、特にマイクロコンピュータ、プロセッサ又は
コントローラとしてのＬＳＩは、最近の応用分野の拡大
に伴い、その使用形態も多様になっている。

例えば、同一のマイクロコンピュータであっても、予め
複数のプログラムをＲＯＭ内に格納しておき、外部から
の選択信号によって特定のプログラムを選んで機能させ
る方式のＬＳＩもある。

あるいは、ＬＳＩを単体で使用するのか、又はＲＯＭや
ＲＡＭやＡ／Ｄ変換器又はタイマーなどの周辺装置を拡
張して接続するのかを選択使用する方式のＬＳＩもある
。

また、ＬＳＩの回路が大規模化・複雑化するに伴ってテ
ストモードも多くなり、各テストモードを選択しながら
機能試験を行なうＬＳＩもある。

これらの場合、ＬＳＩの各機能や各テストモード等を選
択する制御回路が必要となる。

第３図は従来例に係る機能選択用の制御回路の概略図で
ある。

図において、１〜４は選択制御信号５ＥＬＩ〜５ＥＬ４
を入力するための入力端子、５〜８は入力バッファ、９
は５ＥＬ１〜５ＥＬ４を解読してそれぞれ特定の機能を
選択指示する信号を出力するデコーダである。

このように、従来の制御回路は４つの入力端子を設け、
該入力端子から４つの選択制御信号５ＥＬ１〜５ＥＬ４
を入力することにより、ＬＳＩの各機能を選択する構成
となっている。

（ハ）発明が解決しようとする問題点 しかし、従来の制御回路によれば、選択すべき機能が増
加すればするほど入力する選択制御信号も増やさねばな
らず、これに伴って入力端子の数も増やさねばならない
。

しかし、ＬＳＩの端子数はコスト面からも、また実装面
から出来るだけ少なくすることが望ましい。

本発明はかかる従来の問題に鑑みて創作されたものであ
り、端子数の増加を抑えながら多数の機能の選択を可能
とする半導体集積回路の提供を目的とする。

（ニ）問題点を解決するための手段 本発明の機能選択制御回路は、能動レベルの重複しない
複数の同期信号を出力する同期信号出力回路と、前記複
数の同期信号を入力し、選択的に切替えて出力するスイ
ッチ回路と、前記スイッチ回路の出力する同期信号を共
通のデータ入力とし、前記複数の同期信号をそれぞれク
ロック入力とする複数のフリップフロップ回路と、前記
複数のフリッププロップ回路の出力を入力とし、特定の
機能選択信号を出力するデコーダを有することを特徴と
する。

（＊）作用 本発明を半導体集積回路で形成する場合、例えば同期信
号出力回路と複数のフリップフロップ回路と、デコーダ
とを内蔵させ、スイッチ回路は外部に設ける。

これにより、機能選択制御回路の動作のために必要とす
る半導体集積回路の入力又は出力端子は、複数の同期信
号を出力するための複数の出力端子とスイッチ回路の出
力する同期信号を半導体集積回路に入力するための１つ
の入力端子となる。そして、外部回路を同期制御するた
めに、複数の同期信号を出力するための出力端子が設け
られている場合には、機能選択のために設ける必要のあ
る端子は、スイッチ回路の出力する同期信号を入力する
ための端子、唯一つとなる。

本発明の機能選択制御回路の動作を説明する。

特定の機能を選択するときには、スイッチ回路を切替え
、特定の同期信号（複数でもよい。）のみを選択して出
力する。

上記スイッチ回路の出力する同期信号は複数のフリップ
フロップ回路の共通のデータ入力信号となる。しかし、
このデータ入力信号をデータとして取込むことのできる
フリップフロップ回路は、このデータ入力信号と同じ同
期信号をクロック入力とするフリップフロップ回路のみ
である。

このようにして、複数の同期信号のうち特定の同期信号
のみ（複数でもよい。）をフリップフロップ回路の出力
とするので、デコーダはこれらのフリッププロップ回路
の出力を解読して特定の機能選択信号のみを出力するこ
とができる。

（へ）実施例 次に図を参照しながら、本発明の実施例について説明す
る。第１図は本発明の実施例に係る機能選択制御回路で
ある。

図において、１４〜１７はＬＳＩ（例えばマイクロプロ
セッサ）の出力端子であり、１９はＬＳＩの入力端子で
ある。すなわち、これらの端子を境にして右側がＬＳＩ
の内部回路を構成し、左側がＬＳＩの外の回路を構成し
ている。

ＣＰ１〜ＣＰ４は不図示の同期信号出力回路から出力さ
れる複数の同期信号であり、第２図に示すように互いに
重なり合わないようになっている。１０〜１３はこれら
同期信号の出力バッファであり、１４〜１７は出力端子
である。

１８はＬＳＩの外部に設けられたスイッチ回路であり、
スイッチを切替えることによりどの同期信号を再入力す
るか選択可能とするものである。

なお、再入力する同期信号は複数であってもよい。１９
は入力端子である。

２０は遅延回路であり、入力端子１９を介して入力する
同期信号を遅延かつ反転させて出力する。

２１〜２４は２人カアンド回路であり、該各回路には同
期信号ＣＰＩ〜ＣＰ４と選択イネーブル信号ＷＳＥＬと
が入力している。２５〜２８はフリップフロップ回路で
あり、遅延回路２０の出力する同期信号を共通のデータ
入力信号とし、各アンド回路２１〜２４の出力する同期
信号をクロック入力としている。２９はフリップフロッ
プ回路２５〜２８の出力Ｑ１〜Ｑ４を解読して１６本の
機能選択信号ＭＤ１〜ＭＤ１６を出力するデコーダであ
る。

次に本発明の実施例に係る機能選択制御回路の動作を、
第２図のタイミングチャートを参照しながら説明する。

ＬＳＩ内部の同期信号ＣＰＩ〜ＣＰ４は出力バッファ１
０〜１３および出力端子１４〜１７を介して出力される
。これらの同期信号は、一般に不図示の外部回路の動作
を制御する同期信号として使用されているものである。

いま、ＬＳＩの特定の機能を選択するために、スイッチ
回路１８のスイッチを切替え、ＣＰＩのみ入力端子１９
を介してＬＳＩに再入力する。再入力したＣＰｌは一定
の遅延時間後に、反転して出力される（波形Ｂ、Ｃ）。

一方、ＣＰ１〜ＣＰ４はＷＳＥＬによりアンド回路２５
〜２８を通過し、フリップフロップ回路２５〜２８のク
ロックとして入力する。なお、ＷＳＥＬはＣＰＩ〜ＣＰ
４の全同期信号の能動レベルにわたってアクティブ状態
を示す信号である必要があるが、これはＣＰｌの立上り
を利用して作成することができる。

このようにして、フリップフロップ回路２５のデータ入
力がＬレベル（波形Ｃ）となった時点で、同期信号ＣＰ
Ｉが立下ってフリップフロップ回路２５のトリガーとな
るので、Ｑ１出力はＬレベルとなる。一方、他の同期信
号ＣＰ２〜ＣＰ４が立下るときには、データ入力はいず
れもＨレベルとなっているので、Ｑ２〜Ｑ４出力はＨレ
ベルのままである。従って、デコーダ２９の入力は（０
１１１）となるので、デコーダ２９はＭＤ２信号を出力
する。これにより、ＬＳＩはＭＤ２信号で指示される特
定の機能を示すこととなる。

このようにして、ＬＳＩの複数の同期信号を利用するこ
とにより、ＬＳＩの機能を選択制御するための入力端子
は唯一つ（入力端子１９）で済ませることができる。

（ト）発明の詳細 な説明したように、本発明の機能選択制御回路によれば
ＬＳＩが出力する複数の同期信号を利用することにより
、ＬＳＩの機能やテストモードを選択するために必要と
する入力端子を唯一つで済ませることができる。これに
より、端子の増加を抑えてコストの低減化が可能となる
。

【図面の簡単な説明】

第１図は本発明の実施例に係る機能選択制御回路の構成
図、 第２図は第１図の回路の動作を説明するためのタイミン
グチャート、 第３図は従来例の機能選択制御回路の構成図である。 １〜４．１４〜１７・・・出力端子、　　５〜８．１０
〜１３・・・出力バッファ、　９．２９・・・デコーダ
、１８・・・スイッチ回路、　　１９・・・入力端子、
　　２０・・・遅延回路、　２１〜２４・・・２人カア
ンド回路、２５〜２８・・・フリップフロップ回路、　
　ＣＰＩ〜ＣＰ４・・・同期信号、　ＷＳＥＬ・・・選
択イネーブル信号、　Ｑ１〜Ｑ４・・・フリップフロッ
プ回路の出力、　ＭＤＩ〜ＭＤ１６・・・機能選択指示
信号。

Claims (1)

【特許請求の範囲】
1. 能動レベルの重複しない複数の同期信号を出力する同期
   信号出力回路と、前記複数の同期信号を入力し、選択的
   に切替えて出力するスイッチ回路と、前記スイッチ回路
   の出力する同期信号を共通のデータ入力とし、前記複数
   の同期信号をそれぞれクロック入力とする複数のフリッ
   プフロップ回路と、前記複数のフリップフロップ回路の
   出力を入力とし、特定の機能選択信号を出力するデコー
   ダとを有することを特徴とする機能選択制御回路。