JPH06101519B2 - 半導体素子分離両域の形成方法 - Google Patents
半導体素子分離両域の形成方法Info
- Publication number
- JPH06101519B2 JPH06101519B2 JP59234696A JP23469684A JPH06101519B2 JP H06101519 B2 JPH06101519 B2 JP H06101519B2 JP 59234696 A JP59234696 A JP 59234696A JP 23469684 A JP23469684 A JP 23469684A JP H06101519 B2 JPH06101519 B2 JP H06101519B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- forming
- silicon
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、大規模集積回路等の微細化アクティブ領域の
形成に有効な素子間分離のための選択酸化による半導体
素子分離領域の形成方法に関するものである。
形成に有効な素子間分離のための選択酸化による半導体
素子分離領域の形成方法に関するものである。
（従来例の構成とその問題点） 大規模集積回路（以下、LSIという）、例えば、MOS型LS
Iの製作においては、MOSトランジスタを構成するアクテ
ィブ領域、このアクティブ領域を分離する素子間分離領
域、さらには各素子を電気的に接続する電極配線等はそ
れぞれの形成時に、高密度化、高性能化に必要な個々の
プロセスによって、精度良く、かつ、高い再現性を保ち
ながら微細構造を形成することが不可欠である。
Iの製作においては、MOSトランジスタを構成するアクテ
ィブ領域、このアクティブ領域を分離する素子間分離領
域、さらには各素子を電気的に接続する電極配線等はそ
れぞれの形成時に、高密度化、高性能化に必要な個々の
プロセスによって、精度良く、かつ、高い再現性を保ち
ながら微細構造を形成することが不可欠である。
従来、MOS型LSIプロセスにおけるフィールド酸化膜と呼
ばれる厚い酸化シリコン層を形成する方法として第７図
のように、半導体基板１の表面にパッド酸化膜２という
シリコン基板に転位が発生しないように300〜1000Åの
うすいSiO2膜を形成し、この表面にシリコンナイトライ
ド膜（Si3N4膜）３を局部的に設け、これをマスクとし
て基板１の表面を選択的に酸化して、必要に応じ、予
め、イオン注入により準備された高濃度の不純物層４
（チャネルストッパ）を形成すると同時に、フィールド
酸化膜５を形成する方法がよく用いられている。
ばれる厚い酸化シリコン層を形成する方法として第７図
のように、半導体基板１の表面にパッド酸化膜２という
シリコン基板に転位が発生しないように300〜1000Åの
うすいSiO2膜を形成し、この表面にシリコンナイトライ
ド膜（Si3N4膜）３を局部的に設け、これをマスクとし
て基板１の表面を選択的に酸化して、必要に応じ、予
め、イオン注入により準備された高濃度の不純物層４
（チャネルストッパ）を形成すると同時に、フィールド
酸化膜５を形成する方法がよく用いられている。
しかしながら、この方法では、選択酸化をすることによ
り横方向の酸化が進行し、いわゆるバーズビーク（Bird
s Beak）６が発生して素子分離領域の微細化を困難とし
ていた。
り横方向の酸化が進行し、いわゆるバーズビーク（Bird
s Beak）６が発生して素子分離領域の微細化を困難とし
ていた。
（発明の目的） 本発明は、選択酸化における横方向酸化を抑え素子分離
領域の微細化を図ることが出来る半導体素子分離領域の
形成方法を提供することを目的とする。
領域の微細化を図ることが出来る半導体素子分離領域の
形成方法を提供することを目的とする。
（発明の構成） 本発明による半導体素子分離領域の形成方法は、半導体
基板上に化学量論比よりもシリコンを過剰に含むととも
に、その屈折率が2.8以下であるシリコンナイトライド
膜を形成する第１の工程と、素子間分離領域となる部分
の前記シリコンナイトライド膜を部分的に除去する第２
の工程と、酸化雰囲気中で熱処理を行い前記基板の選択
酸化を行う第３の工程を含む事を特徴としており、前記
シリコンナイトライド膜の屈折率2.4±0.1の範囲に形成
されるとなお良く、また前記第１の工程は、前記シリコ
ンナイトライド膜上に略化学量論比のシリコンナイトラ
イド膜をさらに形成する工程を含んでもよい。
基板上に化学量論比よりもシリコンを過剰に含むととも
に、その屈折率が2.8以下であるシリコンナイトライド
膜を形成する第１の工程と、素子間分離領域となる部分
の前記シリコンナイトライド膜を部分的に除去する第２
の工程と、酸化雰囲気中で熱処理を行い前記基板の選択
酸化を行う第３の工程を含む事を特徴としており、前記
シリコンナイトライド膜の屈折率2.4±0.1の範囲に形成
されるとなお良く、また前記第１の工程は、前記シリコ
ンナイトライド膜上に略化学量論比のシリコンナイトラ
イド膜をさらに形成する工程を含んでもよい。
（実施例の説明） 本発明をMOS型LSIの製造方法を例として示す。
第１図〜第４図は本発明による工程断面図を示してい
る。第１図に示すように単結晶シリコン基板11上に化学
量論比より過剰にシリコンを含んだ第１のシリコンナイ
トライド膜12を300〜1000Åの厚さに形成した。この
時、このシリコンを過剰に含んだ第１のシリコンナイト
ライド膜は、屈折率は2.8以下とし、望ましくは2.4±0.
1の範囲で形成した。これは、第５図および第６図にシ
リコンナイトライド膜を形成する原料ガスの混合比と屈
折率および酸化速度との関係を示したが、シリコンナイ
トライド膜を略化学量論比（図中右端部）からシリコン
を過剰にしていくと（右側から左側へと移行していく
と）第６図より原料ガスの混合比がある値を超えるとシ
リコンナイトライド膜の酸化速度が急に速くなる。シリ
コンナイトライド膜の酸化が起こるということは、結局
シリコンナイトライド膜の酸化によるバーズビークが発
生してしまうことを意味する。そこで酸化速度が急に速
くなる点を第５図の屈折率でみるとおよそ2.8となる。
従って、本発明者らは、シリコン過剰でありながら屈折
率が2.8以下であれば、化学量論比のシリコンナイトラ
イド膜とほぼ同等な酸化速度によるバーズビーク抑制効
果と、シリコン過剰によるストレス緩和効果とを有する
ほぼ十分な膜質が得られると考えたものである。さらに
2.4±0.1の範囲で形成すれば一層よい効果が得られるこ
とは、同図から明らかである。
る。第１図に示すように単結晶シリコン基板11上に化学
量論比より過剰にシリコンを含んだ第１のシリコンナイ
トライド膜12を300〜1000Åの厚さに形成した。この
時、このシリコンを過剰に含んだ第１のシリコンナイト
ライド膜は、屈折率は2.8以下とし、望ましくは2.4±0.
1の範囲で形成した。これは、第５図および第６図にシ
リコンナイトライド膜を形成する原料ガスの混合比と屈
折率および酸化速度との関係を示したが、シリコンナイ
トライド膜を略化学量論比（図中右端部）からシリコン
を過剰にしていくと（右側から左側へと移行していく
と）第６図より原料ガスの混合比がある値を超えるとシ
リコンナイトライド膜の酸化速度が急に速くなる。シリ
コンナイトライド膜の酸化が起こるということは、結局
シリコンナイトライド膜の酸化によるバーズビークが発
生してしまうことを意味する。そこで酸化速度が急に速
くなる点を第５図の屈折率でみるとおよそ2.8となる。
従って、本発明者らは、シリコン過剰でありながら屈折
率が2.8以下であれば、化学量論比のシリコンナイトラ
イド膜とほぼ同等な酸化速度によるバーズビーク抑制効
果と、シリコン過剰によるストレス緩和効果とを有する
ほぼ十分な膜質が得られると考えたものである。さらに
2.4±0.1の範囲で形成すれば一層よい効果が得られるこ
とは、同図から明らかである。
この第１のシリコンナイトライド膜12の屈折率の制御
は、例えばSiH4とNH3、又はSiH2ClとNH3との混合比を変
える事によって得る事ができる。例えばSiH4とNH3の場
合の関係を第５図に示す。なお、この図は析出温度610
℃の場合である。引続き第１のシリコンナイトライド膜
12の上に通常の略化学量論比すなわち化学記号で表すと
Si3N4となる第２のシリコンナイトライド膜13を300〜10
00Å形成した。本実施例の場合は工程を２回に分けて第
１と第２のシリコンナイトライド膜12,13を形成した
が、徐々にガスの混合比を変えていって１度に連続的に
形成してもよい。又、第１のシリコンナイトライド膜12
のみでもよい。これは第１のシリコンナイトライド膜の
みでも後で述べるバーズビーク等に関してほぼ同一の結
果が得られたためである。
は、例えばSiH4とNH3、又はSiH2ClとNH3との混合比を変
える事によって得る事ができる。例えばSiH4とNH3の場
合の関係を第５図に示す。なお、この図は析出温度610
℃の場合である。引続き第１のシリコンナイトライド膜
12の上に通常の略化学量論比すなわち化学記号で表すと
Si3N4となる第２のシリコンナイトライド膜13を300〜10
00Å形成した。本実施例の場合は工程を２回に分けて第
１と第２のシリコンナイトライド膜12,13を形成した
が、徐々にガスの混合比を変えていって１度に連続的に
形成してもよい。又、第１のシリコンナイトライド膜12
のみでもよい。これは第１のシリコンナイトライド膜の
みでも後で述べるバーズビーク等に関してほぼ同一の結
果が得られたためである。
以上の処理を施した後に、第２図のように、ホトレジス
ト膜14を形成して、素子間分離領域に予定するところの
第1,第２のシリコンナイトライド膜12,13を、ホトリソ
グラフィにより選択的に除去し、ついで、半導体基板１
と同導電型の不純物をイオン注入法で注入しチャネル・
ストッパー用拡散層15を形成する。以上の処理を施した
後にホトレジスト（14）を除去し第３図に示すように、
1000℃の酸化雰囲気中で素子分離用の選択酸化膜（フィ
ールド酸化膜）16を形成する。
ト膜14を形成して、素子間分離領域に予定するところの
第1,第２のシリコンナイトライド膜12,13を、ホトリソ
グラフィにより選択的に除去し、ついで、半導体基板１
と同導電型の不純物をイオン注入法で注入しチャネル・
ストッパー用拡散層15を形成する。以上の処理を施した
後にホトレジスト（14）を除去し第３図に示すように、
1000℃の酸化雰囲気中で素子分離用の選択酸化膜（フィ
ールド酸化膜）16を形成する。
第４図は上記処理を行なった後に第１のシリコンナイト
ライド膜12及び第２のシリコンナイトライド膜13を除去
した状態の断面図である。
ライド膜12及び第２のシリコンナイトライド膜13を除去
した状態の断面図である。
この第４図に示す本発明の実施例による方法では、選択
酸化による単結晶シリコン基板11の転位及びバーズビー
クはほとんど発生していない。つまり、従来シリコンナ
イトライドを単結晶シリコン基板に直接析出し選択酸化
を行なうと、応力により結晶欠陥（転位）が発生し、リ
ーク電流の原因となっており、そのためにパッド酸化膜
により応力緩和を行なっていたが、このパッド酸化膜が
バーズビークの原因となっていたが、本実施例の方法に
よれば、化学量論比よりも過剰にSiを含む第１のシリコ
ンナイトライド膜12の作用によって、応力が緩和されて
いる事により結晶欠陥が抑制されていると思われる。
酸化による単結晶シリコン基板11の転位及びバーズビー
クはほとんど発生していない。つまり、従来シリコンナ
イトライドを単結晶シリコン基板に直接析出し選択酸化
を行なうと、応力により結晶欠陥（転位）が発生し、リ
ーク電流の原因となっており、そのためにパッド酸化膜
により応力緩和を行なっていたが、このパッド酸化膜が
バーズビークの原因となっていたが、本実施例の方法に
よれば、化学量論比よりも過剰にSiを含む第１のシリコ
ンナイトライド膜12の作用によって、応力が緩和されて
いる事により結晶欠陥が抑制されていると思われる。
第１のシリコンナイトライド膜12において、例えば、屈
折率2.4のものでは屈折率2.0のものの約1/2〜1/4の内部
応力であった。
折率2.4のものでは屈折率2.0のものの約1/2〜1/4の内部
応力であった。
本実施例にて形成された素子間分離領域は第１図〜第４
図に概要を示したように、従来の方法で形成された第７
図図示のものに比べ、選択酸化のバーズビークが顕著に
抑制される。例えば従来、素子分離領域の酸化膜厚が70
00Åで素子活性領域のためのシリコンナイトライド膜の
マスク寸法を3.0μｍとして、選択酸化後の活性領域寸
法は、1.8μｍとなっていたが、本発明の本実施例によ
る方法で同じ条件で2.4μｍであった。
図に概要を示したように、従来の方法で形成された第７
図図示のものに比べ、選択酸化のバーズビークが顕著に
抑制される。例えば従来、素子分離領域の酸化膜厚が70
00Åで素子活性領域のためのシリコンナイトライド膜の
マスク寸法を3.0μｍとして、選択酸化後の活性領域寸
法は、1.8μｍとなっていたが、本発明の本実施例によ
る方法で同じ条件で2.4μｍであった。
また、本実施例の化学量論比よりシリコンを過剰に含
み、かつその屈折率が2.8以下、望ましくは2.4±0.1の
範囲とされたシリコンナイトライド膜は、ウェハープロ
セスにおけるエッチング等その他の工程も、ほぼ通常
の、すなわち化学量論比であるシリコンナイトライド膜
と同様に扱うことができる。その一例として、シリコン
の含有量を変えたときのシリコンナイトライド膜の酸化
速度を第６図に示すが、屈折率が2.8以下の範囲で形成
された本実施例のシリコンナイトライド膜の酸化速度
は、通常の化学量論比のシリコンナイトライド膜とほぼ
同じであった。
み、かつその屈折率が2.8以下、望ましくは2.4±0.1の
範囲とされたシリコンナイトライド膜は、ウェハープロ
セスにおけるエッチング等その他の工程も、ほぼ通常
の、すなわち化学量論比であるシリコンナイトライド膜
と同様に扱うことができる。その一例として、シリコン
の含有量を変えたときのシリコンナイトライド膜の酸化
速度を第６図に示すが、屈折率が2.8以下の範囲で形成
された本実施例のシリコンナイトライド膜の酸化速度
は、通常の化学量論比のシリコンナイトライド膜とほぼ
同じであった。
すなわち、第６図より明らかなように、シリコンナイト
ライド膜の酸化が進むようになり、該第１のシリコンナ
イトライド膜12の酸化によるバーズビークが問題とな
る。従って、酸化速度が通常のシリコンナイトライド膜
と同等で、かつ内部応力が低くなるように形成すること
が望まれる。
ライド膜の酸化が進むようになり、該第１のシリコンナ
イトライド膜12の酸化によるバーズビークが問題とな
る。従って、酸化速度が通常のシリコンナイトライド膜
と同等で、かつ内部応力が低くなるように形成すること
が望まれる。
これには、上述のように第５図、第６図より、屈折率2.
4程度が良いが2.8以下、望ましくは2.4±0.1の範囲とな
るようにシリコン過剰のシリコンナイトライド膜を形成
することが必要なことがわかる。なお、第６図の特性
は、wetO2の雰囲気内で1000℃、３時間経過時点の酸化
膜厚（Å）を示している。
4程度が良いが2.8以下、望ましくは2.4±0.1の範囲とな
るようにシリコン過剰のシリコンナイトライド膜を形成
することが必要なことがわかる。なお、第６図の特性
は、wetO2の雰囲気内で1000℃、３時間経過時点の酸化
膜厚（Å）を示している。
（発明の効果） 以上述べた如く本発明方法によれば、半導体基板上に化
学量論比よりもシリコンを過剰に含み、その屈折率が2.
8以下であるシリコンナイトライド膜を形成することに
よって、選択酸化時のバーズビークの発生がほとんど抑
制でき、しかも基板表面における結晶欠陥も十分抑制で
きる。
学量論比よりもシリコンを過剰に含み、その屈折率が2.
8以下であるシリコンナイトライド膜を形成することに
よって、選択酸化時のバーズビークの発生がほとんど抑
制でき、しかも基板表面における結晶欠陥も十分抑制で
きる。
第１図〜第４図は本発明方法の一実施例を示す工程断面
図、第５図はシリコンナイトライド膜の屈折率とNH3／S
iH4比との関係を示す図、第６図はシリコンナイトライ
ド膜の一定時間（3h）当りの酸化膜厚とNH3／SiH4比と
の関係を示す図、第７図は従来例を示す断面図である。 11……単結晶シリコン基板、12……第１のシリコンナイ
トライド膜、13……第２のシリコンナイトライド膜、16
……選択酸化膜。
図、第５図はシリコンナイトライド膜の屈折率とNH3／S
iH4比との関係を示す図、第６図はシリコンナイトライ
ド膜の一定時間（3h）当りの酸化膜厚とNH3／SiH4比と
の関係を示す図、第７図は従来例を示す断面図である。 11……単結晶シリコン基板、12……第１のシリコンナイ
トライド膜、13……第２のシリコンナイトライド膜、16
……選択酸化膜。
Claims (3)
- 【請求項１】半導体基板上に化学量論比よりもシリコン
を過剰に含むとともに、その屈折率が2.8以下であるシ
リコンナイトライド膜を形成する第１の工程と、素子間
分離領域となる部分の前記シリコンナイトライド膜を部
分的に除去する第２の工程と、酸化雰囲気中で熱処理を
行い前記基板の選択酸化を行う第３の工程を含む事を特
徴とする半導体素子分離領域の形成方法。 - 【請求項２】前記シリコンナイトライド膜の屈折率は2.
4±0.1の範囲に形成されることを特徴とする特許請求の
範囲第１項記載の半導体素子分離領域の形成方法。 - 【請求項３】前記第１の工程は、前記シリコンナイトラ
イド膜上に略化学量論比のシリコンナイトライド膜をさ
らに形成する工程を含むことを特徴とする特許請求の範
囲第１項記載の半導体素子分離領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234696A JPH06101519B2 (ja) | 1984-11-06 | 1984-11-06 | 半導体素子分離両域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234696A JPH06101519B2 (ja) | 1984-11-06 | 1984-11-06 | 半導体素子分離両域の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61112344A JPS61112344A (ja) | 1986-05-30 |
| JPH06101519B2 true JPH06101519B2 (ja) | 1994-12-12 |
Family
ID=16974977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59234696A Expired - Fee Related JPH06101519B2 (ja) | 1984-11-06 | 1984-11-06 | 半導体素子分離両域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101519B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5580815A (en) * | 1993-08-12 | 1996-12-03 | Motorola Inc. | Process for forming field isolation and a structure over a semiconductor substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753960A (en) * | 1980-09-16 | 1982-03-31 | Matsushita Electronics Corp | Formation of selective oxide film |
| JPS5999742A (ja) * | 1982-11-30 | 1984-06-08 | Sony Corp | 半導体装置の製造方法 |
-
1984
- 1984-11-06 JP JP59234696A patent/JPH06101519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61112344A (ja) | 1986-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4046606A (en) | Simultaneous location of areas having different conductivities | |
| US4217153A (en) | Method of manufacturing semiconductor device | |
| JPH0312785B2 (ja) | ||
| JPH06163532A (ja) | 半導体素子分離方法 | |
| US5631189A (en) | Method of forming element isolation region | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| US4722912A (en) | Method of forming a semiconductor structure | |
| JPH0516173B2 (ja) | ||
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPS6242382B2 (ja) | ||
| JPH06101519B2 (ja) | 半導体素子分離両域の形成方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS61207076A (ja) | 半導体装置の製造方法 | |
| JPH07321193A (ja) | 半導体装置の製造方法 | |
| KR100268901B1 (ko) | 반도체소자의격리영역형성방법 | |
| JPS582047A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS62199052A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH0217931B2 (ja) | ||
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPS6358921A (ja) | 半導体装置の製造方法 | |
| JPH07161820A (ja) | 半導体装置の製造方法 | |
| JPH04215426A (ja) | 半導体装置の製造方法 | |
| JPH01146367A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |