JPH01146367A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH01146367A JPH01146367A JP62306544A JP30654487A JPH01146367A JP H01146367 A JPH01146367 A JP H01146367A JP 62306544 A JP62306544 A JP 62306544A JP 30654487 A JP30654487 A JP 30654487A JP H01146367 A JPH01146367 A JP H01146367A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- silicon nitride
- oxide film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電界効果トランジスタに関し、特にゲート構
造に関するものである。
造に関するものである。
従来、電界効果トランジスタのゲート形成方法は、半導
体基板上にゲート絶縁膜の５ｉＯｚ膜を成長させ、その
上にゲート電極となる多結晶シリコンを成長させ、パタ
ーニングする。その後多結晶シリコンをマスクにし、基
板と導電型の異なる不純物を拡散し、チャンネル部を形
成する。
体基板上にゲート絶縁膜の５ｉＯｚ膜を成長させ、その
上にゲート電極となる多結晶シリコンを成長させ、パタ
ーニングする。その後多結晶シリコンをマスクにし、基
板と導電型の異なる不純物を拡散し、チャンネル部を形
成する。
第３図（ａ）〜（ｃ）は、従来の縦型ＭＯ８Ｆ’ＥＴの
ゲート形成方法を説明するために工程順に示した断面図
である。まず第３図（ａ）に示すように、ｎ型Ｓｉ基板
ｌ上にＳｉＯ２膜を形成し、その上に多結晶シリコン１
０を形成する。次いでその上にフォトレジスト４を形成
し、第３図（ｂ）に示すように、フォトレジスト４をパ
ターニングし、フォトレジスト４をマスクして多結晶シ
リコンＩＯとＳｉＯ□膜をエツチングする。次に第３図
（ｃ）に示すようにゲート酸化膜２の下の接合端が現わ
れるチャンネル形成のためのｐ型不純物領域５およびｎ
型不純物領域６を形成する。
ゲート形成方法を説明するために工程順に示した断面図
である。まず第３図（ａ）に示すように、ｎ型Ｓｉ基板
ｌ上にＳｉＯ２膜を形成し、その上に多結晶シリコン１
０を形成する。次いでその上にフォトレジスト４を形成
し、第３図（ｂ）に示すように、フォトレジスト４をパ
ターニングし、フォトレジスト４をマスクして多結晶シ
リコンＩＯとＳｉＯ□膜をエツチングする。次に第３図
（ｃ）に示すようにゲート酸化膜２の下の接合端が現わ
れるチャンネル形成のためのｐ型不純物領域５およびｎ
型不純物領域６を形成する。
上述した従来のゲートの形成方法では、チャンネル部を
形成するために高温・長時間の不純物拡散をおこなうた
め、すでに形成されているゲート５ｉｎ２膜や、多結晶
シリコンに欠陥が発生する。
形成するために高温・長時間の不純物拡散をおこなうた
め、すでに形成されているゲート５ｉｎ２膜や、多結晶
シリコンに欠陥が発生する。
この対策として、チャンネル部形成後、多結晶シリコン
・ゲートの５ｉｎ２膜を除去し、再度ゲートのＳｉＯ２
膜・多結晶シリコンを成長させる方法があるが、ゲート
電極形成のパターニングの際、先に形成したチャンネル
部とのズレを生じるおそれがある。ゲート電極とチャン
ネル部がズレることにより、Ｃ，ｓ（ゲート・ソース間
容量）とＣｏＤ（ゲート・ドレイン間容量）が変化し、
電界効果トランジスタのスイッチング特性が変動すると
いう欠点がある。
・ゲートの５ｉｎ２膜を除去し、再度ゲートのＳｉＯ２
膜・多結晶シリコンを成長させる方法があるが、ゲート
電極形成のパターニングの際、先に形成したチャンネル
部とのズレを生じるおそれがある。ゲート電極とチャン
ネル部がズレることにより、Ｃ，ｓ（ゲート・ソース間
容量）とＣｏＤ（ゲート・ドレイン間容量）が変化し、
電界効果トランジスタのスイッチング特性が変動すると
いう欠点がある。
上記問題点に対し本発明の電界効果トランジスタは、−
導電型半導体基板上に５ｉｎ２膜を形成する工程と、そ
の上にシリコン窒化膜を形成する工程と、その上に、フ
ォトレジストをパターニングする工程と、フォトレジス
トをマスクにしてシリコン窒化膜をエツチングする工程
と、前記基板と導電型の異なる不純物を拡散する工程と
、次に前記シリコン窒化膜をマスクにして選択的にＳｉ
Ｏ２膜を形成する工程と、窒化膜上のＳｉＯ２膜と窒化
膜と窒化膜下の５ｉｎ２膜を除去する工程と、ゲートの
ＳｉＯ２膜および、ゲート電極の多結晶シリンコンを形
成する工程とを重ねて製造されていることにより、ゲー
ト電極の外周下部のＳｉＯ□膜を厚くすることができ、
ゲート電極のズレによる特性変動が抑えられ、かつ、良
質のゲート酸化膜を有するものとなっている。
導電型半導体基板上に５ｉｎ２膜を形成する工程と、そ
の上にシリコン窒化膜を形成する工程と、その上に、フ
ォトレジストをパターニングする工程と、フォトレジス
トをマスクにしてシリコン窒化膜をエツチングする工程
と、前記基板と導電型の異なる不純物を拡散する工程と
、次に前記シリコン窒化膜をマスクにして選択的にＳｉ
Ｏ２膜を形成する工程と、窒化膜上のＳｉＯ２膜と窒化
膜と窒化膜下の５ｉｎ２膜を除去する工程と、ゲートの
ＳｉＯ２膜および、ゲート電極の多結晶シリンコンを形
成する工程とを重ねて製造されていることにより、ゲー
ト電極の外周下部のＳｉＯ□膜を厚くすることができ、
ゲート電極のズレによる特性変動が抑えられ、かつ、良
質のゲート酸化膜を有するものとなっている。
本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を製造工程に
ついて説明するための工程順の断面図である。先ず、第
１図（ａ）に示すようにｎ型Ｓｉ基板１上に、ＳｉＯ２
膜２を形成し、その上に、シリコン窒化膜３を形成し、
つぎにシリコン窒化膜３の上に形成したフォトレジスト
４をマスクにして、シリコン窒化膜をエツチングする。
ついて説明するための工程順の断面図である。先ず、第
１図（ａ）に示すようにｎ型Ｓｉ基板１上に、ＳｉＯ２
膜２を形成し、その上に、シリコン窒化膜３を形成し、
つぎにシリコン窒化膜３の上に形成したフォトレジスト
４をマスクにして、シリコン窒化膜をエツチングする。
次に、第１図（ｂ）に示すように、フォトレジスト４を
マスクにし、不純物をイオン打込み、不純物の押込みを
おこない、ｐ型不純物領域５、ｎ型不純物領域６を形成
し、その後シリコン窒化膜３をマスクとしたＬＯＣＯ８
酸化を行ない、厚い５ｉＯｚ膜７を形成する。次に第１
図（Ｃ）に示すように、シリコン窒化膜上のＳｉＯ□膜
８を除去し、さらに、シリコン窒化膜３を除去し、シリ
コン窒化膜下のＳｉＯ２を除去する。次に、第１図（ｄ
）に示すように、ゲートの５ｉ０２膜９を形成し、その
上に多結晶シリコンＩＯを成長させパターニングするこ
とにより、良質なゲートのＳｉＯ□膜を有するシリコン
ケートの縦型ＭＯ８ＦＥＴを作ることができる。
マスクにし、不純物をイオン打込み、不純物の押込みを
おこない、ｐ型不純物領域５、ｎ型不純物領域６を形成
し、その後シリコン窒化膜３をマスクとしたＬＯＣＯ８
酸化を行ない、厚い５ｉＯｚ膜７を形成する。次に第１
図（Ｃ）に示すように、シリコン窒化膜上のＳｉＯ□膜
８を除去し、さらに、シリコン窒化膜３を除去し、シリ
コン窒化膜下のＳｉＯ２を除去する。次に、第１図（ｄ
）に示すように、ゲートの５ｉ０２膜９を形成し、その
上に多結晶シリコンＩＯを成長させパターニングするこ
とにより、良質なゲートのＳｉＯ□膜を有するシリコン
ケートの縦型ＭＯ８ＦＥＴを作ることができる。
第２図（ａ）〜（ｄ）は本発明の第２の実施例を製造工
程について説明するための断面図である。本例は、第１
図の縦型シリコンゲートＦＥＴに対し、横型のＦＥＴで
あって、ｐ型基板１１にｎ型不純物６だけの拡散により
チャンネル部を形成していることに違いがあり、その他
は第１図の実施例と同様である。
程について説明するための断面図である。本例は、第１
図の縦型シリコンゲートＦＥＴに対し、横型のＦＥＴで
あって、ｐ型基板１１にｎ型不純物６だけの拡散により
チャンネル部を形成していることに違いがあり、その他
は第１図の実施例と同様である。
以上説明したように、ゲートの形成時に、シリコン窒化
膜をマスクとした選択酸化のＬＯＣＯ８横道をもちいる
ことにより、ゲート電極外周端下部の酸化膜を１μ程度
の厚さにできる。このことにより、Ｃｏｓ、ＣｏＤは従
来の約５分の１の値になる。よって、ゲート電極とチャ
ンネル部とにズレな生じても、Ｃ，、、Ｃ，Ｄ変動値を
小さくすることができ、かつ、良質のゲート酸化膜を有
せしめている。
膜をマスクとした選択酸化のＬＯＣＯ８横道をもちいる
ことにより、ゲート電極外周端下部の酸化膜を１μ程度
の厚さにできる。このことにより、Ｃｏｓ、ＣｏＤは従
来の約５分の１の値になる。よって、ゲート電極とチャ
ンネル部とにズレな生じても、Ｃ，、、Ｃ，Ｄ変動値を
小さくすることができ、かつ、良質のゲート酸化膜を有
せしめている。
第１図（ａ）〜（ｄ）および第２図（ａ）〜（ｄ）はそ
れぞ八本発明の第１実施例および第２実施例を製造工程
について説明するための工程順の断面図、第３図（ａ）
〜（ｃ）は従来の縦形ＦＥＴを製造工程について説明す
るための工程順の断面図である。 １・・・・・・ｎ型シリコン基板、２，８・・・・・・
５ｉｎ２膜、３・・・・・・シリコン窒化膜、４・・・
・・・フォトレジスト、５・・・・・・ｐ型不純物領域
、６・・・・・・ｎ型不純物領域、７・・・・・・厚い
Ｓｉｇｈ膜、９・・・・・・ゲー）ＳｉＯｘ膜、ｌＯ・
・・・・・多結晶シリコン、１１・・・・・・ｐ型シリ
コン基板。 代理人 弁理士 内 原 音 躬ｌ 図 泊、５ 図
れぞ八本発明の第１実施例および第２実施例を製造工程
について説明するための工程順の断面図、第３図（ａ）
〜（ｃ）は従来の縦形ＦＥＴを製造工程について説明す
るための工程順の断面図である。 １・・・・・・ｎ型シリコン基板、２，８・・・・・・
５ｉｎ２膜、３・・・・・・シリコン窒化膜、４・・・
・・・フォトレジスト、５・・・・・・ｐ型不純物領域
、６・・・・・・ｎ型不純物領域、７・・・・・・厚い
Ｓｉｇｈ膜、９・・・・・・ゲー）ＳｉＯｘ膜、ｌＯ・
・・・・・多結晶シリコン、１１・・・・・・ｐ型シリ
コン基板。 代理人 弁理士 内 原 音 躬ｌ 図 泊、５ 図
Claims (1)
- 一導電型半導体基板の上面を酸化膜で覆った後、この
シリコン酸化膜上にシリコン窒化膜およびフォトレジス
ト膜を形成し、パターニング後、前記フォトレジスト膜
をマスクとして不純物のイオン打込みによりチャンネル
を形成し、つぎに前記シリコン窒化膜をマスクとした選
択酸化により厚い酸化膜を形成しつぎに前記シリコン窒
化膜およびその下層の酸化膜を除去し、この除去した後
に更めてゲート酸化膜および多結晶シリコンのゲート電
極を形成してなることを特徴とする電界効果トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306544A JPH01146367A (ja) | 1987-12-02 | 1987-12-02 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306544A JPH01146367A (ja) | 1987-12-02 | 1987-12-02 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01146367A true JPH01146367A (ja) | 1989-06-08 |
Family
ID=17958315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62306544A Pending JPH01146367A (ja) | 1987-12-02 | 1987-12-02 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01146367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0545484A3 (en) * | 1991-12-05 | 1996-11-20 | Cons Ric Microelettronica | Manufacturing process for insulated gate field effect transistors (igfet) with low short circuit density between gate and source and devices obtained thereby |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159271A (ja) * | 1974-06-12 | 1975-12-23 | ||
| JPS59197174A (ja) * | 1984-03-23 | 1984-11-08 | Hitachi Ltd | Ｍｉｓ型半導体装置 |
| JPS61276371A (ja) * | 1985-05-31 | 1986-12-06 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS62238669A (ja) * | 1986-04-09 | 1987-10-19 | Nec Corp | 縦型電界効果トランジスタの製造方法 |
-
1987
- 1987-12-02 JP JP62306544A patent/JPH01146367A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159271A (ja) * | 1974-06-12 | 1975-12-23 | ||
| JPS59197174A (ja) * | 1984-03-23 | 1984-11-08 | Hitachi Ltd | Ｍｉｓ型半導体装置 |
| JPS61276371A (ja) * | 1985-05-31 | 1986-12-06 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS62238669A (ja) * | 1986-04-09 | 1987-10-19 | Nec Corp | 縦型電界効果トランジスタの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0545484A3 (en) * | 1991-12-05 | 1996-11-20 | Cons Ric Microelettronica | Manufacturing process for insulated gate field effect transistors (igfet) with low short circuit density between gate and source and devices obtained thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08148649A (ja) | 半導体装置の製造方法 | |
| JPS6242382B2 (ja) | ||
| JP2968078B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH01146367A (ja) | 電界効果トランジスタ | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JP2689710B2 (ja) | 半導体装置の製造方法 | |
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPH05259451A (ja) | 半導体装置およびその製造方法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPS6211516B2 (ja) | ||
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPH0152900B2 (ja) | ||
| JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS62219666A (ja) | 半導体装置の製造方法 | |
| JPH0362947A (ja) | 半導体装置及びその製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPS59231833A (ja) | 半導体装置及びその製造法 | |
| JPS63305556A (ja) | 半導体集積回路およびその製造方法 | |
| GB2238658A (en) | Integrated circuits | |
| KR19980053674A (ko) | 반도체 소자의 제조방법 | |
| JPS59139644A (ja) | 半導体装置の製造方法 |