JPH06101677B2 - タイマ−回路 - Google Patents
タイマ−回路Info
- Publication number
- JPH06101677B2 JPH06101677B2 JP2434086A JP2434086A JPH06101677B2 JP H06101677 B2 JPH06101677 B2 JP H06101677B2 JP 2434086 A JP2434086 A JP 2434086A JP 2434086 A JP2434086 A JP 2434086A JP H06101677 B2 JPH06101677 B2 JP H06101677B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- timer
- signal
- time setting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005259 measurement Methods 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はタイマー時間を任意に設定可能なタイマー回路
に関する。
に関する。
本発明はタイマー時間を任意に設定可能なタイマー回路
において、位相同期回路によって、電圧制御され常に一
定の電流を出力する定電流回路と、その定電流回路で充
電され、かつ位相同期回路の電圧制御型発振器において
遅延要素となるコンデンサと同一の製造方法により形成
されるコンデンサを利用して、その充電時間を検出する
ことにより、製造バラツキや温度変化等に起因するタイ
マー時間の変動を充分小さくしたものである。
において、位相同期回路によって、電圧制御され常に一
定の電流を出力する定電流回路と、その定電流回路で充
電され、かつ位相同期回路の電圧制御型発振器において
遅延要素となるコンデンサと同一の製造方法により形成
されるコンデンサを利用して、その充電時間を検出する
ことにより、製造バラツキや温度変化等に起因するタイ
マー時間の変動を充分小さくしたものである。
従来のタイマー回路としては第４図に示すような構成が
知られている。トリガー入力端子14の電圧レベルが電源
電圧の1/3以下となると、コンパレータ10の出力はHigh
レベルとなり、RSフリップフロップ11はセットされ出
力はLowレベルとなる。従って放電用トランジスタ８は
オフとなり、コンデンサーCeはRe、Ceの時定数に従い充
電されることになる。充電レベルが電源電圧の2/3をこ
えると、コンパレータ９の出力がHighレベルとなり、フ
リップフロップ11はリセットされ、そのＱ出力はHighレ
ベルとなり、放電用トランジスタ８はオンする。この結
果、コンパレータCeに充電された電荷は急激に放電さ
れ、再びトリガー入力待ちの状態となる。
知られている。トリガー入力端子14の電圧レベルが電源
電圧の1/3以下となると、コンパレータ10の出力はHigh
レベルとなり、RSフリップフロップ11はセットされ出
力はLowレベルとなる。従って放電用トランジスタ８は
オフとなり、コンデンサーCeはRe、Ceの時定数に従い充
電されることになる。充電レベルが電源電圧の2/3をこ
えると、コンパレータ９の出力がHighレベルとなり、フ
リップフロップ11はリセットされ、そのＱ出力はHighレ
ベルとなり、放電用トランジスタ８はオンする。この結
果、コンパレータCeに充電された電荷は急激に放電さ
れ、再びトリガー入力待ちの状態となる。
上記のようにトリガー入力が印加され、コンデンサーCe
の充電電圧が電源電圧の2/3をこえるまでの時間がタイ
マー時間となり、この時間はコンデンサーce、抵抗Reに
より設定できる。
の充電電圧が電源電圧の2/3をこえるまでの時間がタイ
マー時間となり、この時間はコンデンサーce、抵抗Reに
より設定できる。
しかし従来のタイマー回路は、コンデンサーCe、抵抗Re
にバラツキがあると、タイマー時間に誤差を生じる為、
Ce,Reの値のバラツキは充分押え込む必要がある。しか
るにCe,Reを半導体集積回路上に製造する場合、このバ
ラツキを押え込むことは非常に難しく、高いタイマー時
間精度が要求される場合、従来方式を用いてタイマー回
路を集積回路化することはできない。従って高精度の要
求に対してはCe,Reを集積回路に外付けすることになる
が、この場合基板実装上不利となる問題点があった。
にバラツキがあると、タイマー時間に誤差を生じる為、
Ce,Reの値のバラツキは充分押え込む必要がある。しか
るにCe,Reを半導体集積回路上に製造する場合、このバ
ラツキを押え込むことは非常に難しく、高いタイマー時
間精度が要求される場合、従来方式を用いてタイマー回
路を集積回路化することはできない。従って高精度の要
求に対してはCe,Reを集積回路に外付けすることになる
が、この場合基板実装上不利となる問題点があった。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、高精度で且つ容易に集積回路化
可能なタイマー回路を提供するところにある。
の目的とするところは、高精度で且つ容易に集積回路化
可能なタイマー回路を提供するところにある。
本発明のタイマー回路は、 第１に、制御電圧により電流値を制御する第１の定電流
回路、複数段のインバータより構成され、前記第１の定
電流回路により制御される電流値に基づき発振するする
リングオシレータを備えた電圧制御型発振器と、 基準クロック信号の位相と前記電圧制御型発振器の発振
に基づき得られる信号の位相とを比較し、その比較結果
に基づく出力信号する位相比較器と、 前記位相比較器の出力信号に基づき前記制御電圧を出力
し、前記電圧制御型発振器及び前記位相比較器と共に位
相同期回路を構成する低域フイルタと、 前記第１の定電流回路と同一構成であって、前記制御電
圧により電流値が制御される第２の定電流回路と、 前記リングオシレータに於ける遅延要素となるコンデン
サと同一の製造方法により形成され、第２の定電流回路
により制御される電流値により充電されるタイマー時間
設定用コンデンサと、 トリガー信号が入力されるのに応じて、前記第２の定電
流回路による前記タイマー時間設定用コンデンサの充電
を開始させると共にタイマー測定を開始する信号を出力
し、前記タイマー時間設定用コンデンサの充電レベルが
所定の値になると前記タイマー時間設定用コンデンサの
放電を開始させると共に前記タイマー測定の終了の信号
を出力する測定制御回路と を有することを特徴とする 第２に、前記測定制御回路は、 前記トリガー信号を検出したときに第１の検出信号を出
力する第１の検出回路と、 前記タイマー時間設定用コンデンサの充電レベルが所定
の値となったことを検出したときに第２の検出信号を出
力する第２の検出回路と、 前記第１の検出信号が出力されたのに応じて前記タイマ
ー時間設定用コンデンサの充電を開始させ、前記第２の
検出信号が出力されたのに応じて前記タイマー時間設定
用コンデンサの放電を開始させる充放電制御回路と を有することを特徴とする。
回路、複数段のインバータより構成され、前記第１の定
電流回路により制御される電流値に基づき発振するする
リングオシレータを備えた電圧制御型発振器と、 基準クロック信号の位相と前記電圧制御型発振器の発振
に基づき得られる信号の位相とを比較し、その比較結果
に基づく出力信号する位相比較器と、 前記位相比較器の出力信号に基づき前記制御電圧を出力
し、前記電圧制御型発振器及び前記位相比較器と共に位
相同期回路を構成する低域フイルタと、 前記第１の定電流回路と同一構成であって、前記制御電
圧により電流値が制御される第２の定電流回路と、 前記リングオシレータに於ける遅延要素となるコンデン
サと同一の製造方法により形成され、第２の定電流回路
により制御される電流値により充電されるタイマー時間
設定用コンデンサと、 トリガー信号が入力されるのに応じて、前記第２の定電
流回路による前記タイマー時間設定用コンデンサの充電
を開始させると共にタイマー測定を開始する信号を出力
し、前記タイマー時間設定用コンデンサの充電レベルが
所定の値になると前記タイマー時間設定用コンデンサの
放電を開始させると共に前記タイマー測定の終了の信号
を出力する測定制御回路と を有することを特徴とする 第２に、前記測定制御回路は、 前記トリガー信号を検出したときに第１の検出信号を出
力する第１の検出回路と、 前記タイマー時間設定用コンデンサの充電レベルが所定
の値となったことを検出したときに第２の検出信号を出
力する第２の検出回路と、 前記第１の検出信号が出力されたのに応じて前記タイマ
ー時間設定用コンデンサの充電を開始させ、前記第２の
検出信号が出力されたのに応じて前記タイマー時間設定
用コンデンサの放電を開始させる充放電制御回路と を有することを特徴とする。
第１図は本発明におけるタイマー回路の構成図であっ
て、２は位相比較器、３は低域フィルタ（以下LPFと称
す）、４はカレントミラー回路による定電流回路、６は
リングオシレータ回路であり、前記４と６の回路により
電圧制御型発振器（以下VCOと称す）を構成し、前記の
各回路により周波数0のクロックを入力とする位相同
期回路（以下PLLと称す）を構成している。
て、２は位相比較器、３は低域フィルタ（以下LPFと称
す）、４はカレントミラー回路による定電流回路、６は
リングオシレータ回路であり、前記４と６の回路により
電圧制御型発振器（以下VCOと称す）を構成し、前記の
各回路により周波数0のクロックを入力とする位相同
期回路（以下PLLと称す）を構成している。
上記PLLは入力クロックに同期した後は常にVCOの出力周
波数VCOをVCO＝0に保つことになる。この時トラ
ンジスタQ1，Q2，Q3により構成されるカレントミラー回
路４には、LPF出力電圧VCNTによって、まずトランジス
タQ0に電流が流れ、トランジスタQ1，Q3に流れる電流I0
とトランジスタQ2に流れる電流I1に変換される。当然な
がらI0＝I1となる。
波数VCOをVCO＝0に保つことになる。この時トラ
ンジスタQ1，Q2，Q3により構成されるカレントミラー回
路４には、LPF出力電圧VCNTによって、まずトランジス
タQ0に電流が流れ、トランジスタQ1，Q3に流れる電流I0
とトランジスタQ2に流れる電流I1に変換される。当然な
がらI0＝I1となる。
リングオシレータ回路は、奇数段のインバータ回路から
成り各段インバータ回路のソース側に、前記のI0，I1の
電流出力を有する電流源と全く同一の電流源を有してお
り、各段インバータの負荷容量を、前記の電流源で充放
電する時安定によりその発振周波数が決定され、この充
放電を繰り返して発振がなされる。第１図は、３段構成
のリングオシレータ回路を例に示しており、トランジス
タQ4，Q5，Q6およびQ7，Q8，Q9が電流源を構成してい
る。
成り各段インバータ回路のソース側に、前記のI0，I1の
電流出力を有する電流源と全く同一の電流源を有してお
り、各段インバータの負荷容量を、前記の電流源で充放
電する時安定によりその発振周波数が決定され、この充
放電を繰り返して発振がなされる。第１図は、３段構成
のリングオシレータ回路を例に示しており、トランジス
タQ4，Q5，Q6およびQ7，Q8，Q9が電流源を構成してい
る。
リングオシレータ回路の各段の基本構成要素をモデル化
したのが第２図である。コンデンサC0は各段インバータ
回路のゲート容量で決まる負荷容量であり、電流I1で充
電、I0で放電されるリングオシレータ回路の遅延要素と
なるコンデンサである。SW1,SW2は各々インバータ回路
のＰ型トランジスタ、Ｎ型トランジスタをモデル化した
ものである。この時の充電時間あるいは放電時間t0は各
段インバータ回路の回路しきい値を電源電圧VDDの1/2と
すると、 と表わされる。ここでＩ＝I0＝I1である。
したのが第２図である。コンデンサC0は各段インバータ
回路のゲート容量で決まる負荷容量であり、電流I1で充
電、I0で放電されるリングオシレータ回路の遅延要素と
なるコンデンサである。SW1,SW2は各々インバータ回路
のＰ型トランジスタ、Ｎ型トランジスタをモデル化した
ものである。この時の充電時間あるいは放電時間t0は各
段インバータ回路の回路しきい値を電源電圧VDDの1/2と
すると、 と表わされる。ここでＩ＝I0＝I1である。
一方、リングオシレータ回路をＮ段構成とした時の発振
周波数VCOは、上記t0を用いて と表わすことができる。第１図に示すような周波数0
のクロックを入力とするPLLにおいては、0が安定して
いるならば、それに追従したVCOも安定する。従って
（3,2）式よりt0も安定し、Ｉも同様になる。このこと
は製造バラツキや温度変化等によりトランジスタ特性に
変動が生じても、0が安定する限りt0は安定であり、C
oを充電あるいは放電する電流Ｉについて言えば、それ
が常に一定となるようにLPF出力電圧VCNTが補正される
ことを意味する。
周波数VCOは、上記t0を用いて と表わすことができる。第１図に示すような周波数0
のクロックを入力とするPLLにおいては、0が安定して
いるならば、それに追従したVCOも安定する。従って
（3,2）式よりt0も安定し、Ｉも同様になる。このこと
は製造バラツキや温度変化等によりトランジスタ特性に
変動が生じても、0が安定する限りt0は安定であり、C
oを充電あるいは放電する電流Ｉについて言えば、それ
が常に一定となるようにLPF出力電圧VCNTが補正される
ことを意味する。
このVCNTを入力としPLL部と全く同一のカレントミラー
回路５を構成すると、トランジスタ７にはI0と同一の電
流値を有する一定電流I2が出力される。ここでコンパレ
ータ10にトリガー入力を与えると、この入力レベルが抵
抗R1，R2，R3の分割比できまる基準電圧VCP2より下がっ
た時、コンパレータ10の出力レベルはHighレベルとな
り、RSフリップフロップ11のＱ出力はLowレベルとな
る。この結果、放電トランジスタ８は、OFFとなりコン
デンサCo′は定電流I2で充電される。充電レベルがR1，
R2，R3の分割比できまる基準電圧Vcp1をこえるとコンパ
レータ９の出力は、Highレベルとなり、フリップフロッ
プ11の出力はリセットされてHighレベルとなり、放電
トランジスタ８はONとなり、Co′に充電された電荷は放
電される。
回路５を構成すると、トランジスタ７にはI0と同一の電
流値を有する一定電流I2が出力される。ここでコンパレ
ータ10にトリガー入力を与えると、この入力レベルが抵
抗R1，R2，R3の分割比できまる基準電圧VCP2より下がっ
た時、コンパレータ10の出力レベルはHighレベルとな
り、RSフリップフロップ11のＱ出力はLowレベルとな
る。この結果、放電トランジスタ８は、OFFとなりコン
デンサCo′は定電流I2で充電される。充電レベルがR1，
R2，R3の分割比できまる基準電圧Vcp1をこえるとコンパ
レータ９の出力は、Highレベルとなり、フリップフロッ
プ11の出力はリセットされてHighレベルとなり、放電
トランジスタ８はONとなり、Co′に充電された電荷は放
電される。
この様子を示すタイミング図を第３図に示す。この時タ
イマー時間t0′はidt=Co′Vcp1より と表わされる。ここで、 とすると上式は、 となり、Co′＝CoとするとI2＝Ｉであるから、結局（3,
4）式は（3,1）式と同じ式となる。従ってto′もPLLの
入力周波数0にのみ依存する安定したタイマー時間幅
となる。
イマー時間t0′はidt=Co′Vcp1より と表わされる。ここで、 とすると上式は、 となり、Co′＝CoとするとI2＝Ｉであるから、結局（3,
4）式は（3,1）式と同じ式となる。従ってto′もPLLの
入力周波数0にのみ依存する安定したタイマー時間幅
となる。
更にここで容量Co′をリングオシレータ回路のゲート容
量Coと同じ製法を用いて製造し、且つそのゲート面積を
Coのｍ倍とした時、Co′＝mCoの関係となり、当然なが
らタイマー時間to′はto′＝mtoとなり、任意の時間に
設定できる。またコンデンサCo′とCoとを同一の製造方
法としている為、ゲート膜のバラツキ等で容量値が変動
する割合は、集積回路上では同一と考えられる。従っ
て、例えばコンデンサCoの容量値が変動してもPLLの追
従動作によりLPF出力電圧VCNTは補正され、Coの変化し
た割合だけ電流源出力I0（＝I1）は変化するが、この時
のコンデンサCo′の変動する割合もCoの変動する割合と
同じと考えられ、また当然トランジスタ７に流れる電流
I2は、常にI2＝I0の関係を保ち変化する為、Co′の変化
分も同様に相殺され、to′は一定値を保つことになる。
量Coと同じ製法を用いて製造し、且つそのゲート面積を
Coのｍ倍とした時、Co′＝mCoの関係となり、当然なが
らタイマー時間to′はto′＝mtoとなり、任意の時間に
設定できる。またコンデンサCo′とCoとを同一の製造方
法としている為、ゲート膜のバラツキ等で容量値が変動
する割合は、集積回路上では同一と考えられる。従っ
て、例えばコンデンサCoの容量値が変動してもPLLの追
従動作によりLPF出力電圧VCNTは補正され、Coの変化し
た割合だけ電流源出力I0（＝I1）は変化するが、この時
のコンデンサCo′の変動する割合もCoの変動する割合と
同じと考えられ、また当然トランジスタ７に流れる電流
I2は、常にI2＝I0の関係を保ち変化する為、Co′の変化
分も同様に相殺され、to′は一定値を保つことになる。
以上述べたように本発明によれば、PLL機能により常に
出力電流が一定となるよう補正される電流源と、PLLのV
COを構成するリングオシレータ回路において遅延要素と
なるコンデンサと同一の製造方法により形成されるタイ
マー時間設定用コンデンサを備え前記電流源により前記
タイマー時間設定用コンデンサが充電される時間を検出
してタイマー時間を設定することにより、製造バラツキ
や温度変化等の変動に対しても常に安定した高精度の、
しかも集積回路化に適したタイマー回路が得られるとい
う効果がある。特にフロッピーディスク等に用いられる
データセパレート用集積回路の如く、高精度のタイマー
回路を必要とし、且つPLLを含む場合には本発明による
タイマー回路はその構成からして極めて有効となる。
出力電流が一定となるよう補正される電流源と、PLLのV
COを構成するリングオシレータ回路において遅延要素と
なるコンデンサと同一の製造方法により形成されるタイ
マー時間設定用コンデンサを備え前記電流源により前記
タイマー時間設定用コンデンサが充電される時間を検出
してタイマー時間を設定することにより、製造バラツキ
や温度変化等の変動に対しても常に安定した高精度の、
しかも集積回路化に適したタイマー回路が得られるとい
う効果がある。特にフロッピーディスク等に用いられる
データセパレート用集積回路の如く、高精度のタイマー
回路を必要とし、且つPLLを含む場合には本発明による
タイマー回路はその構成からして極めて有効となる。
第１図は、本発明の集積回路用タイマー回路の構成図。
第２図は本発明の集積回路用タイマー回路のリングオシ
レータ回路のモデル図。 第３図は第１図のタイミング図。 第４図は従来のタイマー回路の構成図である。 １……基準クロック入力端子 ２……位相比較器 ３……低域フィルタ 4,5……カレントミラー回路 ６……リングオシレータ回路 ７……定電流源トランジスタ ８……放電用トランジスタ 9,10……電圧コンパレータ回路 11……RSフリップフロップ回路 12……インバータ回路 13……タイマー出力端子 14……トリガー入力端子 15……コンデンサCo′端子電圧
第２図は本発明の集積回路用タイマー回路のリングオシ
レータ回路のモデル図。 第３図は第１図のタイミング図。 第４図は従来のタイマー回路の構成図である。 １……基準クロック入力端子 ２……位相比較器 ３……低域フィルタ 4,5……カレントミラー回路 ６……リングオシレータ回路 ７……定電流源トランジスタ ８……放電用トランジスタ 9,10……電圧コンパレータ回路 11……RSフリップフロップ回路 12……インバータ回路 13……タイマー出力端子 14……トリガー入力端子 15……コンデンサCo′端子電圧
Claims (2)
- 【請求項１】制御電圧により電流値を制御する第１の定
電流回路、複数段のインバータより構成され、前記第１
の定電流回路により制御される電流値に基づき発振する
するリングオシレータを備えた電圧制御型発振器と、 基準クロック信号の位相と前記電圧制御型発振器の発振
に基づき得られる信号の位相とを比較し、その比較結果
に基づく出力信号する位相比較器と、 前記位相比較器の出力信号に基づき前記制御電圧を出力
し、前記電圧制御型発振器及び前記位相比較器と共に位
相同期回路を構成する低域フイルタと、 前記第１の定電流回路と同一構成であって、前記制御電
圧により電流値が制御される第２の定電流回路と、 前記リングオシレータに於ける遅延要素となるコンデン
サと同一の製造方法により形成され、第２の定電流回路
により制御される電流値により充電されるタイマー時間
設定用コンデンサと、 トリガー信号が入力されるのに応じて、前記第２の定電
流回路による前記タイマー時間設定用コンデンサの充電
を開始させると共にタイマー測定を開始する信号を出力
し、前記タイマー時間設定用コンデンサの充電レベルが
所定の値になると前記タイマー時間設定用コンデンサの
放電を開始させると共に前記タイマー測定の終了の信号
を出力する測定制御回路と を有することを特徴とするタイマー回路。 - 【請求項２】前記測定制御回路は、 前記トリガー信号を検出したときに第１の検出信号を出
力する第１の検出回路と、 前記タイマー時間設定用コンデンサの充電レベルが所定
の値となったことを検出したときに第２の検出信号を出
力する第２の検出回路と、 前記第１の検出信号が出力されたのに応じて前記タイマ
ー時間設定用コンデンサの充電を開始させ、前記第２の
検出信号が出力されたのに応じて前記タイマー時間設定
用コンデンサの放電を開始させる充放電制御回路と を有することを特徴とする特許請求の範囲第１項記載の
タイマー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2434086A JPH06101677B2 (ja) | 1986-02-06 | 1986-02-06 | タイマ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2434086A JPH06101677B2 (ja) | 1986-02-06 | 1986-02-06 | タイマ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62181523A JPS62181523A (ja) | 1987-08-08 |
| JPH06101677B2 true JPH06101677B2 (ja) | 1994-12-12 |
Family
ID=12135449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2434086A Expired - Lifetime JPH06101677B2 (ja) | 1986-02-06 | 1986-02-06 | タイマ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101677B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260315A (ja) * | 1988-08-26 | 1990-02-28 | Hitachi Ltd | 電圧制御発振器回路 |
| JPH06152334A (ja) * | 1992-11-06 | 1994-05-31 | Mitsubishi Electric Corp | リングオシレータおよび定電圧発生回路 |
| JP2746117B2 (ja) * | 1993-05-25 | 1998-04-28 | 日本電気株式会社 | 基板バイアス回路 |
| TWI715167B (zh) * | 2018-08-28 | 2021-01-01 | 美商高效電源轉換公司 | 基於GaN的高電流驅動器之故障安全停機技術 |
| CN121501557B (zh) * | 2026-01-13 | 2026-03-20 | 深圳市华普微电子股份有限公司 | 一种ms级的低功耗小面积超时计时电路及其控制方法 |
-
1986
- 1986-02-06 JP JP2434086A patent/JPH06101677B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62181523A (ja) | 1987-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8988157B2 (en) | Oscillation circuit and semiconductor integrated circuit including the same | |
| KR100985008B1 (ko) | 용량성 전하 펌프 | |
| US8378752B2 (en) | Oscillator circuit | |
| US12184293B2 (en) | Circuit device and oscillator | |
| US8188776B2 (en) | Phase-locked loop circuit | |
| JPH0511805B2 (ja) | ||
| TWI412234B (zh) | 鎖相迴路及其壓控振盪器 | |
| JPH02276311A (ja) | 信号遅延回路及び該回路を用いたクロック信号発生回路 | |
| JPH07264055A (ja) | 周波数ロックドループ | |
| KR20120012386A (ko) | 락 검출 회로 및 이를 포함하는 위상 동기 루프 | |
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| JP3995552B2 (ja) | クロック逓倍回路 | |
| JPH06101677B2 (ja) | タイマ−回路 | |
| CN100417024C (zh) | 低稳态误差的锁相回路及其校正电路 | |
| JP3177025B2 (ja) | Ｐｌｌ回路 | |
| US6169446B1 (en) | Time constant calibration device | |
| US6546059B1 (en) | Adaptive integrated PLL loop filter | |
| US5057705A (en) | Clock formation circuit with phase locked loop control | |
| JPH0697732B2 (ja) | 遅延装置 | |
| JP3392767B2 (ja) | 位相ロックループ | |
| JP2002314413A (ja) | 位相同期ループ回路 | |
| JP2692333B2 (ja) | 磁気ディスク装置用ｐｌｌ回路 | |
| JP2000078003A (ja) | Ｐｌｌ回路 | |
| JPS6390213A (ja) | 自動モ−ド切換ｐｌｌ回路 | |
| JP3299367B2 (ja) | パルス発生回路 |