JPH06101822B2 - ミユ−テイング回路 - Google Patents
ミユ−テイング回路Info
- Publication number
- JPH06101822B2 JPH06101822B2 JP61050023A JP5002386A JPH06101822B2 JP H06101822 B2 JPH06101822 B2 JP H06101822B2 JP 61050023 A JP61050023 A JP 61050023A JP 5002386 A JP5002386 A JP 5002386A JP H06101822 B2 JPH06101822 B2 JP H06101822B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- horizontal
- muting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002131 composite material Substances 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョンセットのミューティング回路に関
し、さらに詳しくはデジタル回路による音声のミューテ
ィング回路に関する。
し、さらに詳しくはデジタル回路による音声のミューテ
ィング回路に関する。
従来のミューティング回路の例のブロック図を第２図に
示した。第２図において201は合成映像信号、202は合成
映像信号201の入力する同期分離回路、203は同期分離信
号、204は同期分離信号203の入力するバンドパスフィル
ター、205はバンドパスフィルター204の出力、206は積
分回路、207は積分回路206の出力、208は制御信号出力
部、209は制御信号出力であり、矢印は信号の進方向を
示す。
示した。第２図において201は合成映像信号、202は合成
映像信号201の入力する同期分離回路、203は同期分離信
号、204は同期分離信号203の入力するバンドパスフィル
ター、205はバンドパスフィルター204の出力、206は積
分回路、207は積分回路206の出力、208は制御信号出力
部、209は制御信号出力であり、矢印は信号の進方向を
示す。
第２図において合成映像信号201が正しく入力すると、
同期信号成分が同期分離回路202により同期分離信号203
に変換され、バンドパスフィルター204により同期分離
信号203の基本周波数成分の15.7KHzが取り出され、その
出力205を積分回路206で平滑した電圧出力207に基づい
て制御信号出力部208は音声を出力しつづけて良いこと
を示す制御信号209を出力する。一方第２図において、
受信状態などが悪化して正しく合成映像信号201が入力
しないと、同期分離信号203の波形が乱れ、基本周波数1
5.7KHzの成分が減少するために積分回路206の出力207の
電位が下ることに基づいて制御信号出力部208は音声出
力を遮断する制御信号209を出力する。
同期信号成分が同期分離回路202により同期分離信号203
に変換され、バンドパスフィルター204により同期分離
信号203の基本周波数成分の15.7KHzが取り出され、その
出力205を積分回路206で平滑した電圧出力207に基づい
て制御信号出力部208は音声を出力しつづけて良いこと
を示す制御信号209を出力する。一方第２図において、
受信状態などが悪化して正しく合成映像信号201が入力
しないと、同期分離信号203の波形が乱れ、基本周波数1
5.7KHzの成分が減少するために積分回路206の出力207の
電位が下ることに基づいて制御信号出力部208は音声出
力を遮断する制御信号209を出力する。
しかしながら第２図で示した例では、バンドパスフィル
ター204にコイルとコンデンサ、積分回路206に数マイク
ロファラッド程度のコンデンサーが必要でIC化できない
ので、回路全体を個別部品で構成しなければならず、部
品コストと実装コストが高くなる上に、回路体積が大き
くなるため装置の小型化の妨げになるという欠点があっ
た。
ター204にコイルとコンデンサ、積分回路206に数マイク
ロファラッド程度のコンデンサーが必要でIC化できない
ので、回路全体を個別部品で構成しなければならず、部
品コストと実装コストが高くなる上に、回路体積が大き
くなるため装置の小型化の妨げになるという欠点があっ
た。
本発明の目的は、上記の欠点を解消して低価格で小型な
ミューティング回路を提供することである。
ミューティング回路を提供することである。
本発明の構成は合成映像信号の同期分離信号から水平同
期信号を判別するパターンマッチング回路と、合成映像
信号の水平周期に同期して動作する水平自走回路と、水
平自走回路の自己リセットパルスを計数する第１のカウ
ンタと、パターンマッチング回路の出力を計数する第２
のカウンタを持ち、該第１と第２のカウンタに特定の期
間の最初にリセット信号が入力し、前記第１と第２のカ
ウンタの計数値にもとづいてミューティングの実行の制
御信号を出力する制御信号出力回路を持つことを特徴と
している。
期信号を判別するパターンマッチング回路と、合成映像
信号の水平周期に同期して動作する水平自走回路と、水
平自走回路の自己リセットパルスを計数する第１のカウ
ンタと、パターンマッチング回路の出力を計数する第２
のカウンタを持ち、該第１と第２のカウンタに特定の期
間の最初にリセット信号が入力し、前記第１と第２のカ
ウンタの計数値にもとづいてミューティングの実行の制
御信号を出力する制御信号出力回路を持つことを特徴と
している。
実施例を用いて本発明を説明する。第１図は本発明の実
施例のミューティング回路のブロック図である。第１図
において101は合成映像信号の水平周期と同期して動作
するためにクロックとパターンマッチング回路の出力と
自己リセットパルスが入力する水平自走回路、102は水
平自走回路101の出力である自己リセットパルスが入力
し、特定の期間の最初にリセットされる第１のカウン
タ,103は入力する同期分離信号とクロックから水平同期
信号を判別して結果を水平自走回路101と第２のカウン
タに出力するパターンマッチング回路、104は特定の期
間の最初にリセットされ、パターンマッチング回路103
の出力を計数する第２のカウンタ、105は第１と第２の
カウンタ102、104の出力に基づいてミューティングの実
行の制御信号を出力する制御信号出力回路、106は水平
自走回路101に入力してこの回路のシステムを動かすた
めのクロック、107はパターンマッチング回路103に入力
してこの回路のシステムを動かすためのクロック、108
は同期分離信号、109は水平自走回路の出力である自己
リセットパルス、110はパターンマッチング回路103の出
力、111は特定の期間の最初に第１と第２のカウンタ10
2、104をリセットするリセット信号、112と113はそれぞ
れ第１と第２のカウンタ102、104の出力、114は制御信
号出力回路105の制御信号出力であり、矢印は信号の進
み方向を示し、デジタルの同期信号処理系では第１図の
パターンマッチング回路103と水平自走回路101を持って
いることがあり、この場合には本発明のミューティング
回路に流用できる。
施例のミューティング回路のブロック図である。第１図
において101は合成映像信号の水平周期と同期して動作
するためにクロックとパターンマッチング回路の出力と
自己リセットパルスが入力する水平自走回路、102は水
平自走回路101の出力である自己リセットパルスが入力
し、特定の期間の最初にリセットされる第１のカウン
タ,103は入力する同期分離信号とクロックから水平同期
信号を判別して結果を水平自走回路101と第２のカウン
タに出力するパターンマッチング回路、104は特定の期
間の最初にリセットされ、パターンマッチング回路103
の出力を計数する第２のカウンタ、105は第１と第２の
カウンタ102、104の出力に基づいてミューティングの実
行の制御信号を出力する制御信号出力回路、106は水平
自走回路101に入力してこの回路のシステムを動かすた
めのクロック、107はパターンマッチング回路103に入力
してこの回路のシステムを動かすためのクロック、108
は同期分離信号、109は水平自走回路の出力である自己
リセットパルス、110はパターンマッチング回路103の出
力、111は特定の期間の最初に第１と第２のカウンタ10
2、104をリセットするリセット信号、112と113はそれぞ
れ第１と第２のカウンタ102、104の出力、114は制御信
号出力回路105の制御信号出力であり、矢印は信号の進
み方向を示し、デジタルの同期信号処理系では第１図の
パターンマッチング回路103と水平自走回路101を持って
いることがあり、この場合には本発明のミューティング
回路に流用できる。
第１図のパターンマッチング回路103と水平自走回路101
の動作を第３図を用いて説明する。
の動作を第３図を用いて説明する。
第３図は（Ａ）が合成映像信号、（Ｂ）が第１図の同期
分離信号108、（Ｃ）が第１図のパターンマッチング回
路103の出力110、（Ｄ）が第１図の水平自走回路101の
出力109を示すタイミングチャートである。第３図にお
いて301は合成映像信号内の水平同期信号、302は輝度信
号であり、303はノイズにより水平同期信号と輝度信号
が消滅してしまった期間である。
分離信号108、（Ｃ）が第１図のパターンマッチング回
路103の出力110、（Ｄ）が第１図の水平自走回路101の
出力109を示すタイミングチャートである。第３図にお
いて301は合成映像信号内の水平同期信号、302は輝度信
号であり、303はノイズにより水平同期信号と輝度信号
が消滅してしまった期間である。
第３図において（Ｂ）の同期分離信号は（Ａ）の合成映
像信号の水平同期信号301の所にパルスを持つが、ノイ
ズ期間303では（Ａ）の合成映像信号の水平同期信号が
消滅してしまったためにパルスが欠落している。
像信号の水平同期信号301の所にパルスを持つが、ノイ
ズ期間303では（Ａ）の合成映像信号の水平同期信号が
消滅してしまったためにパルスが欠落している。
第１図のパターンマッチング回路103は第３図（Ｂ）の
同期分離信号が入力すると、パルスの幅などを測定する
ことにより正規の水平同期信号が存在したと判断した場
合に第３図（Ｃ）のパルスで示した出力を行う。一方第
１図の水平自走回路101は合成映像信号中に正規の水平
同期信号301が存在するうちは第３図（Ｃ）のパターン
マッチング回路の出力110により合成映像信号の水平周
期と同期して動作をするが、ノイズ期間303でパターン
マッチング出力110が欠落すると第３図（Ｄ）の自らの
回路をリセットする自己リセットパルス110を出力して
合成映像信号の水平周期との同期を失わないようにす
る。
同期分離信号が入力すると、パルスの幅などを測定する
ことにより正規の水平同期信号が存在したと判断した場
合に第３図（Ｃ）のパルスで示した出力を行う。一方第
１図の水平自走回路101は合成映像信号中に正規の水平
同期信号301が存在するうちは第３図（Ｃ）のパターン
マッチング回路の出力110により合成映像信号の水平周
期と同期して動作をするが、ノイズ期間303でパターン
マッチング出力110が欠落すると第３図（Ｄ）の自らの
回路をリセットする自己リセットパルス110を出力して
合成映像信号の水平周期との同期を失わないようにす
る。
第４図は第１図の実施例の第１と第２のカウンタ102,10
4と制御信号出力回路105の回路例を示す回路図である。
第４図において第１図と同じ番号は同じ信号を示し、40
1〜408はそれぞれ1/2分周器で、φがクロック入力、Ｑ
が出力、Ｒがリセット端子であり、バイナリーのカウン
タを構成し、409はアンドであり、分周器401〜408とア
ンド409で第１図の第１のカウンタ102を構成しており、
同様に411〜418の分周器と419のアンドは第１図の第２
のカウンタ104を構成し、420と421はＲ−Ｓラッチにな
るように接続されたノア回路で、第１図の制御信号出力
回路105に対応する。
4と制御信号出力回路105の回路例を示す回路図である。
第４図において第１図と同じ番号は同じ信号を示し、40
1〜408はそれぞれ1/2分周器で、φがクロック入力、Ｑ
が出力、Ｒがリセット端子であり、バイナリーのカウン
タを構成し、409はアンドであり、分周器401〜408とア
ンド409で第１図の第１のカウンタ102を構成しており、
同様に411〜418の分周器と419のアンドは第１図の第２
のカウンタ104を構成し、420と421はＲ−Ｓラッチにな
るように接続されたノア回路で、第１図の制御信号出力
回路105に対応する。
第４図の回路では、特定周期をNTSC方式の１フィールド
に選んでおり、リセット信号111を垂直同期信号とする
と、受信状態が良好で正規の同期分離信号の入力する場
合では、垂直同期信号により先づ分周器401〜408、411
〜418がリセットされてから、つづく１フィールド間に
第１図のパターンマッチング回路103の出力110がほとん
ど欠落することがなしに約260本のパルスが分周器411に
入力するので、入力パルス数が196本を超えるとアンド4
19がパルスを出力してノア回路420の制御信号出力114を
ハイレベルにするのにたいして、第１図の自己リセット
パルス109はほとんど出力されないので、アンド409の出
力はローレベルとなる。
に選んでおり、リセット信号111を垂直同期信号とする
と、受信状態が良好で正規の同期分離信号の入力する場
合では、垂直同期信号により先づ分周器401〜408、411
〜418がリセットされてから、つづく１フィールド間に
第１図のパターンマッチング回路103の出力110がほとん
ど欠落することがなしに約260本のパルスが分周器411に
入力するので、入力パルス数が196本を超えるとアンド4
19がパルスを出力してノア回路420の制御信号出力114を
ハイレベルにするのにたいして、第１図の自己リセット
パルス109はほとんど出力されないので、アンド409の出
力はローレベルとなる。
一方受信状態の悪い時などで同期分離信号が乱れて第１
図のパターンマッチング回路103の出力110がほとんど欠
落する場合に、１フィールド間に196本以上の自己リセ
ットパルス109が分周器401に入力するとアンド409はパ
ルスを出力しノア回路420の制御信号出力114をローレベ
ルにし、このときアンド419はローレベルである。
図のパターンマッチング回路103の出力110がほとんど欠
落する場合に、１フィールド間に196本以上の自己リセ
ットパルス109が分周器401に入力するとアンド409はパ
ルスを出力しノア回路420の制御信号出力114をローレベ
ルにし、このときアンド419はローレベルである。
このようにして第４図の回路では、正規の合成映像信号
が入力してミューティングをしなくてよい場合に制御信
号としてハイレベルを出力し、合成映像信号が乱れてミ
ューティングを実行するときにはローレベルを出力する
ことにより、ミューティングの実行制御ができる。ま
た、第４図の回路では第１と第２のカウンタの設定値を
196として、NTSC方式の１フィールドの水平周期の数26
2.5に近づけてあるため、たとえば一度ミューティング
状態に設定されるとパターンマッチング回路の出力110
が１フィールドで196を超えるようなかなり良好な状態
になるまでミューティング状態を保持するように機能に
ヒステリシス特性を持つため、ミューティング機能が短
時間にオン、オフをできないように安定化される。
が入力してミューティングをしなくてよい場合に制御信
号としてハイレベルを出力し、合成映像信号が乱れてミ
ューティングを実行するときにはローレベルを出力する
ことにより、ミューティングの実行制御ができる。ま
た、第４図の回路では第１と第２のカウンタの設定値を
196として、NTSC方式の１フィールドの水平周期の数26
2.5に近づけてあるため、たとえば一度ミューティング
状態に設定されるとパターンマッチング回路の出力110
が１フィールドで196を超えるようなかなり良好な状態
になるまでミューティング状態を保持するように機能に
ヒステリシス特性を持つため、ミューティング機能が短
時間にオン、オフをできないように安定化される。
第５図は第４図の分周器401と402にパターンマッチング
回路の出力でもリセットがかかるようにしたことを示す
回路図である。第５図において第４図と同じ番号は同じ
信号と素子を示しており、501はオア回路である。第５
図において分周器401と402は特定の周期の最初に出力さ
れる信号111以外にパターンマッチング回路の出力110に
よってもリセットされるので、自己リセットパルス109
の直後にパターンマッチング回路の出力110があると、
その自己リセットパルスを無効にして水平同期信号が欠
落しなかったと判定する機能を持たせられる。このよう
にすると水平自走回路の仕様がゆるやかになり、ミュー
ティング回路を含めた同期信号処理系が作り易くなる。
回路の出力でもリセットがかかるようにしたことを示す
回路図である。第５図において第４図と同じ番号は同じ
信号と素子を示しており、501はオア回路である。第５
図において分周器401と402は特定の周期の最初に出力さ
れる信号111以外にパターンマッチング回路の出力110に
よってもリセットされるので、自己リセットパルス109
の直後にパターンマッチング回路の出力110があると、
その自己リセットパルスを無効にして水平同期信号が欠
落しなかったと判定する機能を持たせられる。このよう
にすると水平自走回路の仕様がゆるやかになり、ミュー
ティング回路を含めた同期信号処理系が作り易くなる。
本回路はデジタル回路で構成できるIC化が要易なので、
部品コストや実装コストを低減させられる上に回路体積
を小さくでき、小型で低価格となる効果がある。またヒ
ステリシス特性を持たせると機能特性が安定化して高性
能な回路になる。
部品コストや実装コストを低減させられる上に回路体積
を小さくでき、小型で低価格となる効果がある。またヒ
ステリシス特性を持たせると機能特性が安定化して高性
能な回路になる。
第１図は本発明の実施例のミューティング回路のブロッ
ク図、第２図は従来のミューティング回路のブロック
図、第３図は（Ａ）が合成映像信号、（Ｂ）が同期分離
信号、（Ｃ）がパターンマッチング回路の出力、（Ｄ）
が水平自走回路の出力を示すタイミングチャート、第４
図は第１と第２のカウンタと制御信号出力回路の回路を
示す回路図、第５図は第４図の回路に機能追加した場合
の修正部の回路図。 101……水平自走回路、 102……第１のカウンタ、 103……パターンマッチング回路、 104……第２のカウンタ、 105……制御信号出力回路、 109……自己リセットパルス、 110……パターンマッチング回路の出力、 111……リセット信号、 112……第１のカウンタの出力、 113……第２のカウンタの出力、 114……制御信号出力。
ク図、第２図は従来のミューティング回路のブロック
図、第３図は（Ａ）が合成映像信号、（Ｂ）が同期分離
信号、（Ｃ）がパターンマッチング回路の出力、（Ｄ）
が水平自走回路の出力を示すタイミングチャート、第４
図は第１と第２のカウンタと制御信号出力回路の回路を
示す回路図、第５図は第４図の回路に機能追加した場合
の修正部の回路図。 101……水平自走回路、 102……第１のカウンタ、 103……パターンマッチング回路、 104……第２のカウンタ、 105……制御信号出力回路、 109……自己リセットパルス、 110……パターンマッチング回路の出力、 111……リセット信号、 112……第１のカウンタの出力、 113……第２のカウンタの出力、 114……制御信号出力。
Claims (2)
- 【請求項１】制御信号で音声出力を制御するミューティ
ング回路において、合成映像信号の同期分離信号から水
平同期信号を判別するパターンマッチング回路と、合成
映像信号の水平周期に同期して動作する水平自走回路
と、該水平自走回路の自己リセットパルスを計数する第
１のカウンタと、前記パターンマッチング回路の出力を
計数する第２のカウンタを持ち、該第１と第２のカウン
タに特定の期間の最初にリセット信号が入力し、前記第
１と第２のカウンタの計数値にもとづいてミューティン
グの実行の制御信号を出力する制御信号出力回路を持つ
ことを特徴とするミューティング回路。 - 【請求項２】特定の期間が重直周期であることを特徴と
する特許請求の範囲第１項記載のミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61050023A JPH06101822B2 (ja) | 1986-03-07 | 1986-03-07 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61050023A JPH06101822B2 (ja) | 1986-03-07 | 1986-03-07 | ミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62207078A JPS62207078A (ja) | 1987-09-11 |
| JPH06101822B2 true JPH06101822B2 (ja) | 1994-12-12 |
Family
ID=12847402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61050023A Expired - Fee Related JPH06101822B2 (ja) | 1986-03-07 | 1986-03-07 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101822B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01314483A (ja) * | 1988-06-14 | 1989-12-19 | Matsushita Electric Ind Co Ltd | テレビジョン信号受信装置 |
-
1986
- 1986-03-07 JP JP61050023A patent/JPH06101822B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62207078A (ja) | 1987-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO1992017029A1 (ja) | データスライス回路 | |
| KR950006356B1 (ko) | 동기회로 | |
| JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
| JPS62207078A (ja) | ミユ−テイング回路 | |
| JPH06101823B2 (ja) | ミユ−テイング回路 | |
| JPH0119789B2 (ja) | ||
| EP0328207A1 (en) | Color television signal decoding circuit | |
| JPH09154037A (ja) | デジタルｐｌｌ及び同期分離回路 | |
| JP2714221B2 (ja) | テレビジョン方式判別装置 | |
| JP2789616B2 (ja) | 垂直自動同期回路 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| JPH0633733Y2 (ja) | 水平同期分離回路 | |
| JPH0193266A (ja) | 複合同期信号分離装置 | |
| JPH04290383A (ja) | 同期信号検出回路 | |
| JPH0158471B2 (ja) | ||
| JP2696910B2 (ja) | 水平同期回路 | |
| JPS61288574A (ja) | 同期分離回路 | |
| JPS6212713B2 (ja) | ||
| JPH0237878A (ja) | 映像信号用クランプパルス発生回路 | |
| JPS6038067B2 (ja) | 垂直同期回路 | |
| JPS59153588U (ja) | モニタ受像機のミユ−テイング回路 | |
| JPH08181881A (ja) | 走査線番号カウント回路 | |
| JPH0588038B2 (ja) | ||
| JPH02192268A (ja) | 表示制御装置 | |
| JPH0263294A (ja) | 輝度信号，色信号混合回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |