JPH06102309A - ＢｉＣＭＯＳ集積回路の試験検出・遮断回路および方法 - Google Patents
ＢｉＣＭＯＳ集積回路の試験検出・遮断回路および方法Info
- Publication number
- JPH06102309A JPH06102309A JP5159293A JP15929393A JPH06102309A JP H06102309 A JPH06102309 A JP H06102309A JP 5159293 A JP5159293 A JP 5159293A JP 15929393 A JP15929393 A JP 15929393A JP H06102309 A JPH06102309 A JP H06102309A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- test
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 127
- 238000001514 detection method Methods 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims description 19
- 230000005669 field effect Effects 0.000 claims description 14
- 238000000926 separation method Methods 0.000 claims description 11
- 238000010998 test method Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3012—Built-In-Current test [BIC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3163—Functional testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＢｉＣＭＯＳ集積回路の試験を容易に行える
ようにする試験検出・遮断回路を提供する。 【構成】 本発明の試験検出・遮断回路２０は、ＢｉＣ
ＭＯＳ集積回路１０′において、所定の試験条件が成立
していることを検出し、その時、ＢｉＣＭＯＳ集積回路
のバイポーラ回路部１４′をＣＭＯＳ論理回路部１２か
ら分離する（すなわち、スイッチ・オフする）。その結
果、バイポーラ回路部のバイアス電流が除去され、Ｂｉ
ＣＭＯＳ論理回路の試験を容易に行なえるようになる。
この試験検出・遮断回路は、単一の電源レールによって
電源電圧ＶDDをＢｉＣＭＯＳ集積回路の論理回路部およ
びバイポーラ回路部に供給するようにしたＢｉＣＭＯＳ
集積回路のために設計されている。
ようにする試験検出・遮断回路を提供する。 【構成】 本発明の試験検出・遮断回路２０は、ＢｉＣ
ＭＯＳ集積回路１０′において、所定の試験条件が成立
していることを検出し、その時、ＢｉＣＭＯＳ集積回路
のバイポーラ回路部１４′をＣＭＯＳ論理回路部１２か
ら分離する（すなわち、スイッチ・オフする）。その結
果、バイポーラ回路部のバイアス電流が除去され、Ｂｉ
ＣＭＯＳ論理回路の試験を容易に行なえるようになる。
この試験検出・遮断回路は、単一の電源レールによって
電源電圧ＶDDをＢｉＣＭＯＳ集積回路の論理回路部およ
びバイポーラ回路部に供給するようにしたＢｉＣＭＯＳ
集積回路のために設計されている。
Description
【０００１】
【産業上の利用分野】本発明はＢｉＣＭＯＳ集積回路
（ＩＣ）の試験に関し、特に、試験に先立ち、待機電流
の大きいブック（ｂｏｏｋ）を論理回路から分離するこ
とによってＢｉＣＭＯＳ論理回路の正確なＩＤＤ試験を
容易に行なえるようにする検出器／遮断回路に関するも
のである。この技術は、ＢｉＣＭＯＳ・ＩＣの論理回路
およびバイポーラ回路の両方に共通の電源レールによっ
て動作電圧ＶDDが供給されている場合に使用する。
（ＩＣ）の試験に関し、特に、試験に先立ち、待機電流
の大きいブック（ｂｏｏｋ）を論理回路から分離するこ
とによってＢｉＣＭＯＳ論理回路の正確なＩＤＤ試験を
容易に行なえるようにする検出器／遮断回路に関するも
のである。この技術は、ＢｉＣＭＯＳ・ＩＣの論理回路
およびバイポーラ回路の両方に共通の電源レールによっ
て動作電圧ＶDDが供給されている場合に使用する。
【０００２】
【従来の技術および解決しようとする課題】半導体の製
造においては、集積回路の製作時には前試験により、製
作後は最終試験によりそれぞれ集積回路を試験し、その
欠陥をより確実に検出できるようにしている。しかし、
集積の度合および集積回路の複雑さが高まるにつれて、
試験に利用できる外部接続の数が充分でなくなるため、
複雑な集積回路を試験することが困難になってきてき
る。
造においては、集積回路の製作時には前試験により、製
作後は最終試験によりそれぞれ集積回路を試験し、その
欠陥をより確実に検出できるようにしている。しかし、
集積の度合および集積回路の複雑さが高まるにつれて、
試験に利用できる外部接続の数が充分でなくなるため、
複雑な集積回路を試験することが困難になってきてき
る。
【０００３】ある種の試験ではＢｉＣＭＯＳ論理回路を
バイポーラ回路から分離することが必要であり、そのた
めにＢｉＣＭＯＳ・ＩＣの試験が複雑なものになってい
る。また、複数のバイポーラ回路パスが電源電圧ＶDDと
中間の電源電圧ＶTTとの間に接続されている場合もある
（ＶDD＞ＶTT＞ＧＮＤ；今日のＢｉＣＭＯＳでは、一般
にＶDDは３．６Ｖ、ＶTTは１．５Ｖである）。さらに利
用できる接続の数に制限があるため、ＢｉＣＭＯＳでは
電源電圧ＶDDとグランドとの間に、ＣＭＯＳ論理回路が
バイポーラ回路と並列に接続されている場合がある。こ
のバイポーラ回路（ＥＣＬ・Ｉ／Ｏ回路）には、一般に
大きい待機電流が流れる。
バイポーラ回路から分離することが必要であり、そのた
めにＢｉＣＭＯＳ・ＩＣの試験が複雑なものになってい
る。また、複数のバイポーラ回路パスが電源電圧ＶDDと
中間の電源電圧ＶTTとの間に接続されている場合もある
（ＶDD＞ＶTT＞ＧＮＤ；今日のＢｉＣＭＯＳでは、一般
にＶDDは３．６Ｖ、ＶTTは１．５Ｖである）。さらに利
用できる接続の数に制限があるため、ＢｉＣＭＯＳでは
電源電圧ＶDDとグランドとの間に、ＣＭＯＳ論理回路が
バイポーラ回路と並列に接続されている場合がある。こ
のバイポーラ回路（ＥＣＬ・Ｉ／Ｏ回路）には、一般に
大きい待機電流が流れる。
【０００４】半導体の製作における試験としてよく知ら
れているのは、ＩＤＤ試験すなわちＩＤＤ電流試験であ
る。この試験は、電源電圧ＶDDとグランド電位ＧＮＤと
の間の零入力電流（ｑｕｉｅｓｃｅｎｔ ｃｕｒｒｅｎ
ｔ）を測定するものであり、従来よりＣＭＯＳおよびＢ
ｉＣＭＯＳ論理部品のＡＣ，ＤＣ、ならびに信頼性に関
する初期の欠陥を見つけるために用いられている。ＩＤ
Ｄ電流の試験測定については工業的な標準が確立してお
り、種々の公開文献に試験方法が記述されている。この
試験は基本的にＢｉＣＭＯＳ論理回路を通じて流れる漏
れ電流を測定しようとするものである。この漏れ電流の
値はチップの品質を表すものと考えられ、漏れ電流が小
さいほど、チップの品質が高いことになる。
れているのは、ＩＤＤ試験すなわちＩＤＤ電流試験であ
る。この試験は、電源電圧ＶDDとグランド電位ＧＮＤと
の間の零入力電流（ｑｕｉｅｓｃｅｎｔ ｃｕｒｒｅｎ
ｔ）を測定するものであり、従来よりＣＭＯＳおよびＢ
ｉＣＭＯＳ論理部品のＡＣ，ＤＣ、ならびに信頼性に関
する初期の欠陥を見つけるために用いられている。ＩＤ
Ｄ電流の試験測定については工業的な標準が確立してお
り、種々の公開文献に試験方法が記述されている。この
試験は基本的にＢｉＣＭＯＳ論理回路を通じて流れる漏
れ電流を測定しようとするものである。この漏れ電流の
値はチップの品質を表すものと考えられ、漏れ電流が小
さいほど、チップの品質が高いことになる。
【０００５】ＢｉＣＭＯＳでは、バイポーラ回路の電源
が分離されている場合、ＩＤＤ試験は従来よりサイクル
ごとに、またパターンごとに行なわれている。なお、電
源が分離されているというのは、論理回路およびバイポ
ーラ回路に対して電源電圧ＶDDを別々に供給するため、
電源レールが分離されているということである。論理回
路を通じて流れる漏れ電流は、電源レールが分離されて
いる場合、明かにバイポーラ回路を流れる待機電流（通
常、少なくとも漏れ電流より大きい）から分離されてい
る。この構成では、バイポーラ回路に電源を供給する電
源レールの電源電圧ＶDDを除去することによって、分離
を確実なものにすることができる。しかし、集積回路は
ますます複雑になってきているため、多くのＢｉＣＭＯ
Ｓでは、バイポーラ回路パスと内部論理回路に電源電圧
ＶDDを供給するために同一のピンを用いることが必要と
なっている。
が分離されている場合、ＩＤＤ試験は従来よりサイクル
ごとに、またパターンごとに行なわれている。なお、電
源が分離されているというのは、論理回路およびバイポ
ーラ回路に対して電源電圧ＶDDを別々に供給するため、
電源レールが分離されているということである。論理回
路を通じて流れる漏れ電流は、電源レールが分離されて
いる場合、明かにバイポーラ回路を流れる待機電流（通
常、少なくとも漏れ電流より大きい）から分離されてい
る。この構成では、バイポーラ回路に電源を供給する電
源レールの電源電圧ＶDDを除去することによって、分離
を確実なものにすることができる。しかし、集積回路は
ますます複雑になってきているため、多くのＢｉＣＭＯ
Ｓでは、バイポーラ回路パスと内部論理回路に電源電圧
ＶDDを供給するために同一のピンを用いることが必要と
なっている。
【０００６】また、半導体チップにおいては一般に、バ
イポーラ回路のバイアス電流は上述のようにＢｉＣＭＯ
Ｓ論理回路の漏れ電流よりかなり大きい（例えば、Ｂｉ
ＣＭＯＳ論理回路のＩＤＤ電流は一般にマイクロ・アン
ペアのオーダーであり、一方バイポーラ回路のバイアス
電流はミリ・アンペアのオーダーである）。電源供給が
共通化されている場合には、バイポーラ回路に関連する
Ｉ／Ｏから大きい電流が流出するため、ＩＤＤ試験の
際、ＢｉＣＭＯＳ論理回路（バイポーラ回路に並列に接
続されている）の低レベルのＩＤＤ零入力電流を検出す
ることは困難である。従って、正確な試験のためには、
バイポーラ回路パスを、それに並列に接続されたＢｉＣ
ＭＯＳ論理回路から分離することが必要である。
イポーラ回路のバイアス電流は上述のようにＢｉＣＭＯ
Ｓ論理回路の漏れ電流よりかなり大きい（例えば、Ｂｉ
ＣＭＯＳ論理回路のＩＤＤ電流は一般にマイクロ・アン
ペアのオーダーであり、一方バイポーラ回路のバイアス
電流はミリ・アンペアのオーダーである）。電源供給が
共通化されている場合には、バイポーラ回路に関連する
Ｉ／Ｏから大きい電流が流出するため、ＩＤＤ試験の
際、ＢｉＣＭＯＳ論理回路（バイポーラ回路に並列に接
続されている）の低レベルのＩＤＤ零入力電流を検出す
ることは困難である。従って、正確な試験のためには、
バイポーラ回路パスを、それに並列に接続されたＢｉＣ
ＭＯＳ論理回路から分離することが必要である。
【０００７】この問題を解決する一つの試みが特開昭６
３−１８６４６２号公報（“半導体集積回路”）に記述
されている。この特許のＢｉＣＭＯＳ集積回路では、バ
イポーラ回路部に対する電源電流を遮断するスイッチ回
路を設け、試験の際にＣＭＯＳ回路の電源電流だけを測
定できるようにしている。すなわち、ＭＯＳＦＥＴスイ
ッチ回路が専用の試験端子に印加した電圧により作動す
るようになっている。この試験端子に適切な電圧を印加
することによって、バイポーラ回路のスイッチングが行
なわれる。すなわち、電源電流がＢｉＣＭＯＳ・ＩＣの
ＣＭＯＳ回路部のみを流れるようになる。しかし、この
方法の欠点は、ＣＭＯＳ論理回路を分離するために専用
の端子（すなわち、試験端子）を追加しなければならな
いとい点にある。
３−１８６４６２号公報（“半導体集積回路”）に記述
されている。この特許のＢｉＣＭＯＳ集積回路では、バ
イポーラ回路部に対する電源電流を遮断するスイッチ回
路を設け、試験の際にＣＭＯＳ回路の電源電流だけを測
定できるようにしている。すなわち、ＭＯＳＦＥＴスイ
ッチ回路が専用の試験端子に印加した電圧により作動す
るようになっている。この試験端子に適切な電圧を印加
することによって、バイポーラ回路のスイッチングが行
なわれる。すなわち、電源電流がＢｉＣＭＯＳ・ＩＣの
ＣＭＯＳ回路部のみを流れるようになる。しかし、この
方法の欠点は、ＣＭＯＳ論理回路を分離するために専用
の端子（すなわち、試験端子）を追加しなければならな
いとい点にある。
【０００８】従って、半導体の製造において、電源電圧
ＶDDとグランド電位ＧＮＤとの間にＢｉＣＭＯＳ論理回
路と並列にバイポーラ回路が接続されている場合、バイ
ポーラ回路を流れる電流ＩＤＤを遮断する手段が必要と
されている。このような選択的な分離によって、試験用
の端子を追加することなく、ＢｉＣＭＯＳ集積回路にお
いて有意義なＩＤＤ試験を行なうことが可能となる。
ＶDDとグランド電位ＧＮＤとの間にＢｉＣＭＯＳ論理回
路と並列にバイポーラ回路が接続されている場合、バイ
ポーラ回路を流れる電流ＩＤＤを遮断する手段が必要と
されている。このような選択的な分離によって、試験用
の端子を追加することなく、ＢｉＣＭＯＳ集積回路にお
いて有意義なＩＤＤ試験を行なうことが可能となる。
【０００９】
【課題を解決するための手段】要約すると、本発明は、
ＢｉＣＭＯＳ集積回路の試験を容易に行なえるようにす
る試験検出・遮断回路を提供するものである。ＢｉＣＭ
ＯＳ集積回路は単一の第１の電源レールが供給する回路
動作電圧ＶDDと、第２の電源レールが供給する中間の電
圧ＶTT（ＶDD＞ＶTT）を有している。この集積回路は、
第１の電源レールが供給する電圧ＶDDとグランド電位Ｇ
ＮＤとの間に接続された論理回路部を含み、さらに複数
の電流パスを有するバイポーラ・トランジスタ回路を含
んでいる。これら複数の電流パスの少なくとも一つは、
第１の電源レールが供給する電圧ＶDDとグランド電位Ｇ
ＮＤとの間に論理回路部と並列に接続されている。ま
た、バイポーラ・トランジスタ回路の複数の電流パスの
少なくとも一つは、第１の電源レールが供給する電圧Ｖ
DDと第２の電源レールが供給する中間の電圧ＶTTとの間
に接続されている。試験検出・遮断回路は、ＢｉＣＭＯ
Ｓ集積回路において所定の試験条件が成立したことを検
出し、その検出結果にもとづいて試験検出信号を発生す
る検出回路を含んでいる。一方、遮断回路はこの試験検
出信号を受け、第１の電源レールが供給する電圧ＶDDと
グランド電位ＧＮＤとの間に接続されたバイポーラ・ト
ランジスタ回路の電流パスを開放する。その結果、バイ
ポーラ・トランジスタ回路の電流パスを通じてバイアス
電流が流れなくなり、ＢｉＣＭＯＳ論理回路の試験を容
易に行なえるようになる。
ＢｉＣＭＯＳ集積回路の試験を容易に行なえるようにす
る試験検出・遮断回路を提供するものである。ＢｉＣＭ
ＯＳ集積回路は単一の第１の電源レールが供給する回路
動作電圧ＶDDと、第２の電源レールが供給する中間の電
圧ＶTT（ＶDD＞ＶTT）を有している。この集積回路は、
第１の電源レールが供給する電圧ＶDDとグランド電位Ｇ
ＮＤとの間に接続された論理回路部を含み、さらに複数
の電流パスを有するバイポーラ・トランジスタ回路を含
んでいる。これら複数の電流パスの少なくとも一つは、
第１の電源レールが供給する電圧ＶDDとグランド電位Ｇ
ＮＤとの間に論理回路部と並列に接続されている。ま
た、バイポーラ・トランジスタ回路の複数の電流パスの
少なくとも一つは、第１の電源レールが供給する電圧Ｖ
DDと第２の電源レールが供給する中間の電圧ＶTTとの間
に接続されている。試験検出・遮断回路は、ＢｉＣＭＯ
Ｓ集積回路において所定の試験条件が成立したことを検
出し、その検出結果にもとづいて試験検出信号を発生す
る検出回路を含んでいる。一方、遮断回路はこの試験検
出信号を受け、第１の電源レールが供給する電圧ＶDDと
グランド電位ＧＮＤとの間に接続されたバイポーラ・ト
ランジスタ回路の電流パスを開放する。その結果、バイ
ポーラ・トランジスタ回路の電流パスを通じてバイアス
電流が流れなくなり、ＢｉＣＭＯＳ論理回路の試験を容
易に行なえるようになる。
【００１０】本発明はまた、ＢｉＣＭＯＳ論理回路のＩ
ＤＤ試験を容易に行なえるようにする試験検出・バイポ
ーラ回路遮断回路を備えたＢｉＣＭＯＳ集積回路を提供
する。この集積回路は、ＢｉＣＭＯＳ集積回路に回路動
作電圧ＶDDを供給する第１の電源入力を含んでいる。第
１の電源入力が供給する電圧ＶDDとグランド電位ＧＮＤ
との間には電界効果トランジスタ回路が接続されてい
る。また、複数の電流パスを有するバイポーラ・トラン
ジスタ回路が、電界効果トランジスタ回路と並列に、第
１の電源入力が供給する電圧ＶDDとグランド電位ＧＮＤ
との間に接続されている。第２の電源入力により、中間
の回路電圧ＶTT（ＶDD＞ＶTT＞ＧＮＤ）が、第１の電源
入力が供給する電圧ＶDDと第２の電源入力が供給する電
圧ＶTTとの間に接続されたバイポーラ・トランジスタ回
路の一部に供給されるようになっている。最後に、Ｂｉ
ＣＭＯＳ集積回路において所定の試験条件が成立したこ
とを検出するための検出・遮断回路が設けられている。
所定の試験条件の成立が検出されると、遮断回路は、第
１の電源入力が供給する電圧ＶDDとグランド電位ＧＮＤ
との間に接続されたバイポーラ・トランジスタ回路の電
流パスを開放し、その結果、電流パスの待機電流が流れ
なくなり、ＢｉＣＭＯＳ論理回路のＩＤＤ試験を容易に
行なえるようになる。
ＤＤ試験を容易に行なえるようにする試験検出・バイポ
ーラ回路遮断回路を備えたＢｉＣＭＯＳ集積回路を提供
する。この集積回路は、ＢｉＣＭＯＳ集積回路に回路動
作電圧ＶDDを供給する第１の電源入力を含んでいる。第
１の電源入力が供給する電圧ＶDDとグランド電位ＧＮＤ
との間には電界効果トランジスタ回路が接続されてい
る。また、複数の電流パスを有するバイポーラ・トラン
ジスタ回路が、電界効果トランジスタ回路と並列に、第
１の電源入力が供給する電圧ＶDDとグランド電位ＧＮＤ
との間に接続されている。第２の電源入力により、中間
の回路電圧ＶTT（ＶDD＞ＶTT＞ＧＮＤ）が、第１の電源
入力が供給する電圧ＶDDと第２の電源入力が供給する電
圧ＶTTとの間に接続されたバイポーラ・トランジスタ回
路の一部に供給されるようになっている。最後に、Ｂｉ
ＣＭＯＳ集積回路において所定の試験条件が成立したこ
とを検出するための検出・遮断回路が設けられている。
所定の試験条件の成立が検出されると、遮断回路は、第
１の電源入力が供給する電圧ＶDDとグランド電位ＧＮＤ
との間に接続されたバイポーラ・トランジスタ回路の電
流パスを開放し、その結果、電流パスの待機電流が流れ
なくなり、ＢｉＣＭＯＳ論理回路のＩＤＤ試験を容易に
行なえるようになる。
【００１１】本発明はさらに、ＩＤＤ試験のためにＢｉ
ＣＭＯＳ集積回路の選択された部分を分離する方法を提
供する。集積回路は論理トランジスタ回路およびＩ／Ｏ
トランジスタ回路を含んでいる。論理トランジスタ回路
およびＩ／Ｏトランジスタ回路の第１の部分は並列に、
回路動作電源電圧ＶDDとグランド電位ＧＮＤとの間に接
続されている。Ｉ／Ｏトランジスタ回路の第２の部分
は、電源電圧ＶDDと第２の中間電源電圧ＶTT（ＶDD＞Ｖ
TT）との間に接続されている。この方法では、回路動作
電源電圧ＶDDと中間電源電圧ＶTTとの電圧差を減少させ
て、それらの間に接続されているＩ／Ｏトランジスタ回
路の第２の部分をディスエーブルし、電源電圧ＶDDと電
源電圧ＶTTとの間の所定の最小スレッシュホールド電圧
差を検出し、それに自動的に応答して、電圧差が所定の
最小スレッシュホールド電圧差以下の場合、電源電圧Ｖ
DDとグランド電位ＧＮＤとの間に接続されたＩ／Ｏトラ
ンジスタ回路の第１の部分をディスエーブルする。その
結果、論理トランジスタ回路の試験を、Ｉ／Ｏトランジ
スタ回路の部分とは独立に容易に行なうことができる。
ＣＭＯＳ集積回路の選択された部分を分離する方法を提
供する。集積回路は論理トランジスタ回路およびＩ／Ｏ
トランジスタ回路を含んでいる。論理トランジスタ回路
およびＩ／Ｏトランジスタ回路の第１の部分は並列に、
回路動作電源電圧ＶDDとグランド電位ＧＮＤとの間に接
続されている。Ｉ／Ｏトランジスタ回路の第２の部分
は、電源電圧ＶDDと第２の中間電源電圧ＶTT（ＶDD＞Ｖ
TT）との間に接続されている。この方法では、回路動作
電源電圧ＶDDと中間電源電圧ＶTTとの電圧差を減少させ
て、それらの間に接続されているＩ／Ｏトランジスタ回
路の第２の部分をディスエーブルし、電源電圧ＶDDと電
源電圧ＶTTとの間の所定の最小スレッシュホールド電圧
差を検出し、それに自動的に応答して、電圧差が所定の
最小スレッシュホールド電圧差以下の場合、電源電圧Ｖ
DDとグランド電位ＧＮＤとの間に接続されたＩ／Ｏトラ
ンジスタ回路の第１の部分をディスエーブルする。その
結果、論理トランジスタ回路の試験を、Ｉ／Ｏトランジ
スタ回路の部分とは独立に容易に行なうことができる。
【００１２】要約すると、本発明はＢｉＣＭＯＳデバイ
スのための優れたＩＤＤ試験検出・遮断技術を提供する
ものである。この試験検出・遮断技術により、チップ
が、ＣＭＯＳ論理回路とバイポーラ回路パス（例えば、
ＥＣＬ・Ｉ／Ｏ）とに共通の電源レールを有する場合、
チップに対して有意義なＩＤＤ試験を行なえ、試験の性
能を高めることができる。この革新的な技術により、チ
ップの信頼性および歩留りを向上させることができ、し
かも検出・遮断回路はＩ／Ｏセル内に配置でき、チップ
・イメージの設計変更はわずかであるため、この技術の
実施に必要なコストは非常に小さい。
スのための優れたＩＤＤ試験検出・遮断技術を提供する
ものである。この試験検出・遮断技術により、チップ
が、ＣＭＯＳ論理回路とバイポーラ回路パス（例えば、
ＥＣＬ・Ｉ／Ｏ）とに共通の電源レールを有する場合、
チップに対して有意義なＩＤＤ試験を行なえ、試験の性
能を高めることができる。この革新的な技術により、チ
ップの信頼性および歩留りを向上させることができ、し
かも検出・遮断回路はＩ／Ｏセル内に配置でき、チップ
・イメージの設計変更はわずかであるため、この技術の
実施に必要なコストは非常に小さい。
【００１３】
【実施例】次に本発明の実施例について図面を参照して
詳しく説明する。なお、同一あるいは同様の要素に対し
ては、すべての図面を通じて同一の符号を付した。
詳しく説明する。なお、同一あるいは同様の要素に対し
ては、すべての図面を通じて同一の符号を付した。
【００１４】図１に、ＣＭＯＳ論理回路１２とバイポー
ラ回路パス１４とを含むＢｉＣＭＯＳ回路１０の概要を
示す。ＣＭＯＳ論理回路１２と、バイポーラ回路パス１
４の一部は、共通レールが供給する電源電圧ＶDD（例え
ば、３．６Ｖ）とグランド電位ＧＮＤとの間に並列に接
続されている。さらに論理回路１２と並列のバイポーラ
回路のパスに加えて、別のパスがバイポーラ回路パス１
４を通じて、電源電圧ＶDDと、中間の電源電圧ＶTT（例
えば、１．５Ｖ）との間に接続されている。電圧ＶTTは
通常、基準電圧となっている（例えば、この電圧はＥＣ
Ｌドライバがスイッチする値となっている）。従って、
電圧ＶDDを供給するための一本の電源レールと、電圧Ｖ
TTを供給するためのもう一本の電源レールとが用いられ
ている。再度述べるなら、Ｉ／Ｏ接続ピンは、今日の集
積回路の設計においては一般に貴重なものとなってい
る。
ラ回路パス１４とを含むＢｉＣＭＯＳ回路１０の概要を
示す。ＣＭＯＳ論理回路１２と、バイポーラ回路パス１
４の一部は、共通レールが供給する電源電圧ＶDD（例え
ば、３．６Ｖ）とグランド電位ＧＮＤとの間に並列に接
続されている。さらに論理回路１２と並列のバイポーラ
回路のパスに加えて、別のパスがバイポーラ回路パス１
４を通じて、電源電圧ＶDDと、中間の電源電圧ＶTT（例
えば、１．５Ｖ）との間に接続されている。電圧ＶTTは
通常、基準電圧となっている（例えば、この電圧はＥＣ
Ｌドライバがスイッチする値となっている）。従って、
電圧ＶDDを供給するための一本の電源レールと、電圧Ｖ
TTを供給するためのもう一本の電源レールとが用いられ
ている。再度述べるなら、Ｉ／Ｏ接続ピンは、今日の集
積回路の設計においては一般に貴重なものとなってい
る。
【００１５】論理回路１２と回路パス１４とは電源（Ｖ
DD）が共通しているので、電流は、ＣＭＯＳ論理回路１
２を通じて流れるＩL と、バイポーラ回路パス１４を通
じて流れるＩBPとに分かれて、電源ＶDDからグランに流
れる。上述のように、ＩＤＤ試験は、電源ＶDDとグラン
ドとの間のチップ論理回路を通じて流れる零入力電流を
測定しようとするものである。従って、試験を容易に行
なえるようにするためには、試験の際、バイポーラ回路
パス１４を通じて流れる電流は遮断することが望まし
い。これは、ＢｉＣＭＯＳ論理回路（すなわち、集積回
路１０のＣＭＯＳ論理回路１２）を流れる微弱電流がパ
ス１４の電流によりマスクされないようにするためであ
る（電流はＶDD電源レールで測定するものとする）。
DD）が共通しているので、電流は、ＣＭＯＳ論理回路１
２を通じて流れるＩL と、バイポーラ回路パス１４を通
じて流れるＩBPとに分かれて、電源ＶDDからグランに流
れる。上述のように、ＩＤＤ試験は、電源ＶDDとグラン
ドとの間のチップ論理回路を通じて流れる零入力電流を
測定しようとするものである。従って、試験を容易に行
なえるようにするためには、試験の際、バイポーラ回路
パス１４を通じて流れる電流は遮断することが望まし
い。これは、ＢｉＣＭＯＳ論理回路（すなわち、集積回
路１０のＣＭＯＳ論理回路１２）を流れる微弱電流がパ
ス１４の電流によりマスクされないようにするためであ
る（電流はＶDD電源レールで測定するものとする）。
【００１６】本発明の一実施例である、改良したＢｉＣ
ＭＯＳ回路１０′を図２に示す。回路１０′はＣＭＯＳ
論理回路１２と、バイポーラ回路パス１４′とを含んで
いる。ここでも、論理回路１２および回路パス１４′は
ＶDD電源レールを共有していおり、ＶDD電源レールとグ
ランドとの間に流れる電流は、論理回路電流ＩL とバイ
ポーラ回路電流ＩBPとの和となっている。本発明にもと
づき、ＩＤＤ試験検出・遮断回路２０が、ＢｉＣＭＯＳ
回路１０′の電源電圧ＶDD，ＶTTを入力として受けるよ
うに接続されている。回路２０の出力はコンプリメンタ
リ信号ＰＦ，ＮＦ（すなわち、この実施例では）となっ
ており、それらの一方または両方が回路パス１４′の適
当なパスに帰還するようになっている。信号ＰＦ，ＮＦ
は回路パス１４′内のパス・ゲート（図５、図６参照）
で用いられ、これらの信号により、ＩＤＤ試験の際、Ｖ
DD電源とグランドとの間に接続された上記バイポーラ回
路パスが一時的にオフされる。
ＭＯＳ回路１０′を図２に示す。回路１０′はＣＭＯＳ
論理回路１２と、バイポーラ回路パス１４′とを含んで
いる。ここでも、論理回路１２および回路パス１４′は
ＶDD電源レールを共有していおり、ＶDD電源レールとグ
ランドとの間に流れる電流は、論理回路電流ＩL とバイ
ポーラ回路電流ＩBPとの和となっている。本発明にもと
づき、ＩＤＤ試験検出・遮断回路２０が、ＢｉＣＭＯＳ
回路１０′の電源電圧ＶDD，ＶTTを入力として受けるよ
うに接続されている。回路２０の出力はコンプリメンタ
リ信号ＰＦ，ＮＦ（すなわち、この実施例では）となっ
ており、それらの一方または両方が回路パス１４′の適
当なパスに帰還するようになっている。信号ＰＦ，ＮＦ
は回路パス１４′内のパス・ゲート（図５、図６参照）
で用いられ、これらの信号により、ＩＤＤ試験の際、Ｖ
DD電源とグランドとの間に接続された上記バイポーラ回
路パスが一時的にオフされる。
【００１７】検出・遮断回路２０について詳しく説明す
る前に、図３を参照して本発明による処理の一例につい
て概要を説明する。ＢｉＣＭＯＳ回路のＩＤＤ試験が起
動されると（ステップ３０）、中間電源電圧ＶTTを電源
電圧ＶDDにほぼ等しい値まで上昇させる（ステップ３
２）。電圧ＶTTは、ＩＤＤ試験が起動されたとき（ある
いは、試験に先だって）、手動で上昇させてもよく、あ
るいはＩＤＤ試験起動時にプログラム制御によって自動
的に変化させてもよい。
る前に、図３を参照して本発明による処理の一例につい
て概要を説明する。ＢｉＣＭＯＳ回路のＩＤＤ試験が起
動されると（ステップ３０）、中間電源電圧ＶTTを電源
電圧ＶDDにほぼ等しい値まで上昇させる（ステップ３
２）。電圧ＶTTは、ＩＤＤ試験が起動されたとき（ある
いは、試験に先だって）、手動で上昇させてもよく、あ
るいはＩＤＤ試験起動時にプログラム制御によって自動
的に変化させてもよい。
【００１８】中間レベルの電圧ＶTTが電源電圧ＶDDにほ
ぼ等しくなったとき（ステップ３４）、ＶDD電源とＶTT
電源との間に接続されたバイポーラ回路パスは自動的に
オフされる（すなわち、バイポーラ回路パスに加わる電
圧が等しくなるので、パスを流れる電流は停止する）。
（ここで、ほぼ等しいとは、電圧ＶDDとＶTTとの差が所
定のスレッシュホールドＶ−ｔｅｓｔより小さいことを
意味し、Ｖ−ｔｅｓｔはＢｉＣＭＯＳ技術の対応するス
レッシュホールド電圧より低い電圧である。すなわち、
Ｖ−ｔｅｓｔは、ＶDD電源からＶTT電源に流れるバイポ
ーラ電流を、論理回路のＩＤＤ試験の測定を無効としな
い程度の値まで減少させるのに充分に小さい値の電圧
（例えば０．１Ｖ）である。） これと同時に、ＶDD電
源とグランドＧＮＤとの間に接続されたバイポーラ回路
パスに対する印加電圧を遮断する動作が行なわれる（ス
テップ３６）。なお、上述のように上記２つの電圧がほ
ぼ等しい状態にある間は、上記バイポーラ回路パスに対
する印加電圧は遮断されたままとなる。
ぼ等しくなったとき（ステップ３４）、ＶDD電源とＶTT
電源との間に接続されたバイポーラ回路パスは自動的に
オフされる（すなわち、バイポーラ回路パスに加わる電
圧が等しくなるので、パスを流れる電流は停止する）。
（ここで、ほぼ等しいとは、電圧ＶDDとＶTTとの差が所
定のスレッシュホールドＶ−ｔｅｓｔより小さいことを
意味し、Ｖ−ｔｅｓｔはＢｉＣＭＯＳ技術の対応するス
レッシュホールド電圧より低い電圧である。すなわち、
Ｖ−ｔｅｓｔは、ＶDD電源からＶTT電源に流れるバイポ
ーラ電流を、論理回路のＩＤＤ試験の測定を無効としな
い程度の値まで減少させるのに充分に小さい値の電圧
（例えば０．１Ｖ）である。） これと同時に、ＶDD電
源とグランドＧＮＤとの間に接続されたバイポーラ回路
パスに対する印加電圧を遮断する動作が行なわれる（ス
テップ３６）。なお、上述のように上記２つの電圧がほ
ぼ等しい状態にある間は、上記バイポーラ回路パスに対
する印加電圧は遮断されたままとなる。
【００１９】ＩＤＤ試験が終了すると、電圧ＶTTは通常
の中間レベルに戻され、それと同時にＶDD電源−ＧＮＤ
間、およびＶDD電源−ＶTT電源間のバイポーラ回路パス
に対する電圧遮断が解消される（ステップ３８）。
の中間レベルに戻され、それと同時にＶDD電源−ＧＮＤ
間、およびＶDD電源−ＶTT電源間のバイポーラ回路パス
に対する電圧遮断が解消される（ステップ３８）。
【００２０】繰り返すと、ＶDD電源−ＶTT電源間のバイ
ポーラ回路パスの電流遮断は、電源電圧ＶTTを電源電圧
ＶDDにほぼ等しいレベルにまで単に上昇させるという本
発明の特徴である独特の形で達成する。この電流遮断
は、本発明にもとづき、図２の試験検出・遮断回路２０
が発生する信号の中の一方、または両方を用いて達成す
る。
ポーラ回路パスの電流遮断は、電源電圧ＶTTを電源電圧
ＶDDにほぼ等しいレベルにまで単に上昇させるという本
発明の特徴である独特の形で達成する。この電流遮断
は、本発明にもとづき、図２の試験検出・遮断回路２０
が発生する信号の中の一方、または両方を用いて達成す
る。
【００２１】検出・遮断回路２０の詳細な一例を図４に
示す。この例では、回路２０はコンプリメンタリ金属酸
化物半導体（ＣＭＯＳ）回路を含み、ＣＭＯＳ回路は、
図において対角線を記入した長方形と、それに近接する
ゲート電極である制御素子とによって示すＰチャネル電
界効果トランジスタ（ＰＦＥＴ）を有し、そして対角線
を記入しない長方形と、それに近接するゲート電極であ
る制御素子とによって示すＮチャネル電解効果トランジ
スタ（ＮＦＥＴ）を有している。
示す。この例では、回路２０はコンプリメンタリ金属酸
化物半導体（ＣＭＯＳ）回路を含み、ＣＭＯＳ回路は、
図において対角線を記入した長方形と、それに近接する
ゲート電極である制御素子とによって示すＰチャネル電
界効果トランジスタ（ＰＦＥＴ）を有し、そして対角線
を記入しない長方形と、それに近接するゲート電極であ
る制御素子とによって示すＮチャネル電解効果トランジ
スタ（ＮＦＥＴ）を有している。
【００２２】第１のＰＦＥＴ Ｔ１は、そのソースＳは
ＶDD電源に接続され、ドレインＤは第１のＮＦＥＴ Ｔ
２のドレインＤに接続されている。ＰＦＥＴ Ｔ１は中
間電源電圧ＶTTによってゲートがかけられている。ＮＦ
ＥＴ Ｔ２は、そのソースＳはグランドに接続され、ゲ
ートＧはＶDD電源に接続されている。これら第１のＦＥ
Ｔのドレインは共に第２のＮＦＥＴ Ｔ４のゲートに接
続され、このＮＦＥＴのソースはグランドに、ドレイン
Ｄは第２のＰＦＥＴ Ｔ３のドレインＤに接続されてい
る。これら第２のＦＥＴのドレインは互いに接続され、
第１の出力ノードを形成している。ＰＦＥＴ Ｔ３は、
ＰＦＥＴ Ｔ１のように、ソースＳはＶDD電源に接続さ
れ、ゲートはグランドに接続されている。回路２０の第
１の出力、すなわち信号ＰＦはＮＦＥＴ Ｔ４とＰＦＥ
Ｔ Ｔ３の共通接続点である第１の出力ノードから取り
出される。
ＶDD電源に接続され、ドレインＤは第１のＮＦＥＴ Ｔ
２のドレインＤに接続されている。ＰＦＥＴ Ｔ１は中
間電源電圧ＶTTによってゲートがかけられている。ＮＦ
ＥＴ Ｔ２は、そのソースＳはグランドに接続され、ゲ
ートＧはＶDD電源に接続されている。これら第１のＦＥ
Ｔのドレインは共に第２のＮＦＥＴ Ｔ４のゲートに接
続され、このＮＦＥＴのソースはグランドに、ドレイン
Ｄは第２のＰＦＥＴ Ｔ３のドレインＤに接続されてい
る。これら第２のＦＥＴのドレインは互いに接続され、
第１の出力ノードを形成している。ＰＦＥＴ Ｔ３は、
ＰＦＥＴ Ｔ１のように、ソースＳはＶDD電源に接続さ
れ、ゲートはグランドに接続されている。回路２０の第
１の出力、すなわち信号ＰＦはＮＦＥＴ Ｔ４とＰＦＥ
Ｔ Ｔ３の共通接続点である第１の出力ノードから取り
出される。
【００２３】コンプリメンタリ出力信号ＮＦは、信号Ｐ
Ｆを、ＰＦＥＴ Ｔ５とＮＦＥＴＴ６から成るインバー
タ回路を通すことによって得られる。図のように、信号
ＰＦはＰＦＥＴ Ｔ５とＮＦＥＴ Ｔ６の両方のゲート
に入力され、その結果、これらのデバイスは同一の信号
によってゲートがかけられる。ＰＦＥＴ Ｔ５のソース
ＳはＶDD電源に接続され、ＰＦＥＴ Ｔ５およびＮＦＥ
Ｔ Ｔ６のドレインＤは、互いに接続されて第２の出力
ノードを形成している。ＮＦＥＴ Ｔ６のソースＳはグ
ランドに接続されている。コンプリメンタリ信号ＮＦ
は、ＰＦＥＴＴ５およびＮＦＥＴ Ｔ６の共通接続ドレ
イン、すなわち第２の出力ノードから得られる。
Ｆを、ＰＦＥＴ Ｔ５とＮＦＥＴＴ６から成るインバー
タ回路を通すことによって得られる。図のように、信号
ＰＦはＰＦＥＴ Ｔ５とＮＦＥＴ Ｔ６の両方のゲート
に入力され、その結果、これらのデバイスは同一の信号
によってゲートがかけられる。ＰＦＥＴ Ｔ５のソース
ＳはＶDD電源に接続され、ＰＦＥＴ Ｔ５およびＮＦＥ
Ｔ Ｔ６のドレインＤは、互いに接続されて第２の出力
ノードを形成している。ＮＦＥＴ Ｔ６のソースＳはグ
ランドに接続されている。コンプリメンタリ信号ＮＦ
は、ＰＦＥＴＴ５およびＮＦＥＴ Ｔ６の共通接続ドレ
イン、すなわち第２の出力ノードから得られる。
【００２４】次に動作を説明する。ＩＤＤ試験は中間電
源電圧ＶTTを電源電圧ＶDDにほぼ等しいレベルにまで上
昇させることによって開始する。そうすることによっ
て、ＶDD電源−ＶTT電源間に接続されたバイポーラ回路
パスは自動的に遮断され、それらのパスに電流は流れな
くなる。バイポーラ回路１４′の他のパスは、ＶDD電源
−グランド間に接続されているものとすると、それらは
ＩＤＤ試験状態の検出と同時に回路２０により能動的に
オフされる。ＩＤＤスイッチ回路２０の真理値表を表１
に示す。
源電圧ＶTTを電源電圧ＶDDにほぼ等しいレベルにまで上
昇させることによって開始する。そうすることによっ
て、ＶDD電源−ＶTT電源間に接続されたバイポーラ回路
パスは自動的に遮断され、それらのパスに電流は流れな
くなる。バイポーラ回路１４′の他のパスは、ＶDD電源
−グランド間に接続されているものとすると、それらは
ＩＤＤ試験状態の検出と同時に回路２０により能動的に
オフされる。ＩＤＤスイッチ回路２０の真理値表を表１
に示す。
【００２５】
【表１】
【００２６】パス・ゲート遮断スイッチとしては種々の
ものを用いることができる。例えば、図５に示す第１の
パス・ゲート遮断スイッチは、回路２０が生成する信号
ＰＦによってゲートＧが制御されるＰＦＥＴ Ｔ１０か
ら成る。ＰＦＥＴ Ｔ１０のソースＳはＶDD電源に接続
され、ドレインはバイポーラ回路パス２２の正の電源入
力に接続されている。パス２２はバイポーラ回路１４′
内の一つのパスから成る。パス２２の出力はグランドに
接続されている。従って、信号ＰＦがハイレベルのとき
は、すなわちＩＤＤ試験状態のときは（繰り返すと、こ
の状態は回路２０に与えられる電圧ＶDD，ＶTTが等しい
ことによって検出される（図２，４））、パス・ゲート
Ｔ１０はオフしてＶDD電源−グランド間のパスが開放さ
れ、この特定のバイポーラ回路パス２２を流れるいかな
るバイアス電流も遮断される。信号ＰＦがローレベルの
ときは、ＰＦＥＴ Ｔ１０は基本的に短絡状態となる。
ものを用いることができる。例えば、図５に示す第１の
パス・ゲート遮断スイッチは、回路２０が生成する信号
ＰＦによってゲートＧが制御されるＰＦＥＴ Ｔ１０か
ら成る。ＰＦＥＴ Ｔ１０のソースＳはＶDD電源に接続
され、ドレインはバイポーラ回路パス２２の正の電源入
力に接続されている。パス２２はバイポーラ回路１４′
内の一つのパスから成る。パス２２の出力はグランドに
接続されている。従って、信号ＰＦがハイレベルのとき
は、すなわちＩＤＤ試験状態のときは（繰り返すと、こ
の状態は回路２０に与えられる電圧ＶDD，ＶTTが等しい
ことによって検出される（図２，４））、パス・ゲート
Ｔ１０はオフしてＶDD電源−グランド間のパスが開放さ
れ、この特定のバイポーラ回路パス２２を流れるいかな
るバイアス電流も遮断される。信号ＰＦがローレベルの
ときは、ＰＦＥＴ Ｔ１０は基本的に短絡状態となる。
【００２７】本発明によるパス・ゲート遮断スイッチの
他の例を図６に示す。この遮断スイッチはＮＦＥＴ Ｔ
１１を備え、そのゲートＧは回路２０からのコンプリメ
ンタリ信号ＮＦによって制御される。（試験検出・遮断
回路２０（図４）がＩＤＤ試験状態を検出していると
き、信号ＮＦはローレベルである。） ＮＦＥＴ Ｔ１
１はそのドレインＤおよびソースＳを通じて、バイポー
ラ回路パス２４の負の戻り端子とグランドとの間に接続
されている。バイポーラ回路パス２４の入力はＶDD電源
に接続されている。従って、試験検出・遮断回路２０が
ＩＤＤ試験状態を識別すると、ローレベルのＮＦ信号を
発生し、遮断スイッチに供給するので、ＮＦＥＴ Ｔ１
１はオフとなり、パス２４のグランドに対する接続を開
放する。信号ＮＦがハイレベルのときは、ＮＦＥＴ Ｔ
１１はグランドに対する短絡回路となる。
他の例を図６に示す。この遮断スイッチはＮＦＥＴ Ｔ
１１を備え、そのゲートＧは回路２０からのコンプリメ
ンタリ信号ＮＦによって制御される。（試験検出・遮断
回路２０（図４）がＩＤＤ試験状態を検出していると
き、信号ＮＦはローレベルである。） ＮＦＥＴ Ｔ１
１はそのドレインＤおよびソースＳを通じて、バイポー
ラ回路パス２４の負の戻り端子とグランドとの間に接続
されている。バイポーラ回路パス２４の入力はＶDD電源
に接続されている。従って、試験検出・遮断回路２０が
ＩＤＤ試験状態を識別すると、ローレベルのＮＦ信号を
発生し、遮断スイッチに供給するので、ＮＦＥＴ Ｔ１
１はオフとなり、パス２４のグランドに対する接続を開
放する。信号ＮＦがハイレベルのときは、ＮＦＥＴ Ｔ
１１はグランドに対する短絡回路となる。
【００２８】パスゲート遮断スイッチは、ＰＦＥＴ Ｔ
１０あるいはＮＦＥＴ Ｔ１１以外にも種々のスイッチ
回路を用いて構成することができる。目的は、ＩＤＤ試
験の際に、回路１４′（図２）内の各バイポーラ回路パ
スごとの（例えば、パス２２（図５）、パス２４（図
６））ＶDD電源−グランド間の電流パスを開放し、これ
らの回路をＢｉＣＭＯＳ論理回路から分離してＩＤＤ試
験時にバイポーラ電流ＩBPを除去することである。回路
の通常の動作状態では、上記スイッチは短絡回路にす
る。
１０あるいはＮＦＥＴ Ｔ１１以外にも種々のスイッチ
回路を用いて構成することができる。目的は、ＩＤＤ試
験の際に、回路１４′（図２）内の各バイポーラ回路パ
スごとの（例えば、パス２２（図５）、パス２４（図
６））ＶDD電源−グランド間の電流パスを開放し、これ
らの回路をＢｉＣＭＯＳ論理回路から分離してＩＤＤ試
験時にバイポーラ電流ＩBPを除去することである。回路
の通常の動作状態では、上記スイッチは短絡回路にす
る。
【００２９】以上、ＢｉＣＭＯＳデバイスのための優れ
たＩＤＤ試験検出・遮断回路および方法について説明し
た。この試験検出・遮断回路により、ＣＭＯＳ論理回路
およびバイポーラ回路パス（例えば、ＥＣＬ Ｉ／Ｏ）
に対して電源レールが共通になっている場合、チップに
対して有意義な試験を行ない、試験の性能を高めること
が可能となる。この革新的な技術によって試験が改善さ
れ、その結果、時間を節約でき、チップの信頼性を高
め、そしてチップの歩留りを高めることができる。この
技術を実施するためのコストはわずかであり、そして試
験検出・遮断回路はＩ／Ｏセル内に配置できるので、チ
ップ・イメージの再設計は不要である。
たＩＤＤ試験検出・遮断回路および方法について説明し
た。この試験検出・遮断回路により、ＣＭＯＳ論理回路
およびバイポーラ回路パス（例えば、ＥＣＬ Ｉ／Ｏ）
に対して電源レールが共通になっている場合、チップに
対して有意義な試験を行ない、試験の性能を高めること
が可能となる。この革新的な技術によって試験が改善さ
れ、その結果、時間を節約でき、チップの信頼性を高
め、そしてチップの歩留りを高めることができる。この
技術を実施するためのコストはわずかであり、そして試
験検出・遮断回路はＩ／Ｏセル内に配置できるので、チ
ップ・イメージの再設計は不要である。
【００３０】以上、本発明について望ましい特定の実施
例にもとづいて詳しく説明したが、これらの実施例に対
して当業者が種々の改良や変更を加えることは可能であ
る。本発明は、そのような改良や変更を、本発明の趣旨
に従い、本発明の範囲に含まれるものとして、すべて含
むよう意図したものである。
例にもとづいて詳しく説明したが、これらの実施例に対
して当業者が種々の改良や変更を加えることは可能であ
る。本発明は、そのような改良や変更を、本発明の趣旨
に従い、本発明の範囲に含まれるものとして、すべて含
むよう意図したものである。
【００３１】以下、本発明の実施態様を示す。 （１）単一の第１の電源レールが供給する回路動作電圧
ＶDDと、第２の電源レールが供給する中間電圧ＶTT（通
常の集積回路の動作状態ではＶDD＞ＶTT）とを有するＢ
ｉＣＭＯＳ集積回路の試験を容易に行なえるようにする
試験検出・遮断回路において、前記ＢｉＣＭＯＳ集積回
路は、第１の電源レールが供給する回路動作電圧ＶDDと
グランド電位ＧＮＤとの間に接続された論理回路部と、
複数の電流パスを有するバイポーラ・トランジスタ回路
とを含み、前記電流パスの少なくとも一つは前記論理回
路部と並列に前記第１の電源レールが供給する回路動作
電圧ＶDDとグランド電位ＧＮＤとの間に接続され、前記
電流パスの少なくとも一つは前記第１の電源レールが供
給する回路動作電圧ＶDDと第２の電源レールが供給する
中間電圧ＶTTとの間に接続され、前記ＢｉＣＭＯＳ集積
回路における所定の試験条件の成立を検出し、その検出
結果にもとづいて試験検出信号を発生する検出回路と、
前記検出回路が発生した前記試験検出信号にもとづき、
第１の電源レールが供給する回路動作電圧ＶDDとグラン
ド電位ＧＮＤとの間に接続された前記バイポーラ・トラ
ンジスタ回路の電流パスを開放して、その電流パスにバ
イアス電流が流れないようにし、ＢｉＣＭＯＳ論理回路
の試験を容易に行なえるようにする遮断回路とを備えた
ことを特徴とする試験検出・遮断回路。 （２）容易に行なえるようにすべき前記試験は、前記Ｂ
ｉＣＭＯＳ集積回路の前記論理回路部のＩＤＤ試験であ
ることを特徴とする（１）記載の試験検出・遮断回路。 （３）前記所定の試験条件は、前記第１および第２の電
源レールが供給する電圧がほぼ等しいという条件である
ことを特徴とする（２）記載の試験検出・遮断回路。 （４）前記所定の試験条件は、前記供給電圧ＶDDと前記
供給電圧ＶTTとの間の所定の最小電圧差から成ることを
特徴とする（２）記載の試験検出・遮断回路。 （５）前記遮断回路は、前記第１の電源レールが供給す
る回路動作電圧ＶDDと前記グランド電位ＧＮＤとの間
の、前記論理回路部と並列の前記バイポーラ・トランジ
スタ回路の電流パスの少なくとも一つと直列に接続され
た電界効果トランジスタから成り、前記電界効果トラン
ジスタは前記検出回路が発生する前記試験検出信号を受
信するように接続されていることを特徴とする（１）記
載の試験検出・遮断回路。 （６）ＢｉＣＭＯＳ論理回路のＩＤＤ試験を容易に行な
えるようにする試験検出・遮断回路を備えたＢｉＣＭＯ
Ｓ集積回路において、前記ＢｉＣＭＯＳ集積回路に回路
動作電圧ＶDDを供給する単一の第１の電源入力と、前記
第１の電源入力が供給する電圧ＶDDと前記グランド電位
ＧＮＤとの間に接続された電界効果トランジスタ回路
と、前記第１の電源入力が供給する電圧ＶDDと前記グラ
ンド電位ＧＮＤとの間に前記電界効果トランジスタ回路
に並列に接続された複数の電流パスを有するバイポーラ
・トランジスタ回路と、前記第１の電源入力が供給する
電圧ＶDDに接続された前記バイポーラ・トランジスタ回
路の一部に、中間回路電圧ＶTT（通常の集積回路の動作
状態ではＶDD＞ＶTT＞ＧＮＤ）を供給する第２の電源入
力と、前記ＢｉＣＭＯＳ集積回路において所定の試験条
件の成立を検出し、その検出結果にもとづき、前記第１
の電源入力が供給する電圧ＶDDと前記グランド電位ＧＮ
Ｄとの間に接続された前記バイポーラ・トランジスタ回
路の電流パスを開放し、前記バイポーラ・トランジスタ
回路の電流パスの静電流が流れないようにして、ＢｉＣ
ＭＯＳ論理回路のＩＤＤ試験を容易に行なえるようにす
る検出・遮断回路とを備えたことを特徴とするＢｉＣＭ
ＯＳ集積回路。 （７）前記所定の試験条件は、前記第１の電源入力（Ｖ
DD）と前記第２の電源入力（ＶTT）とからほぼ等しい電
圧が供給されるという条件であり、前記集積回路はさら
に、前記第１の電源入力と前記第２の電源入力とから供
給される電圧をほぼ等しくする手段を含むことを特徴と
する（６）記載のＢｉＣＭＯＳ集積回路。 （８）電圧ＶDDと電圧ＶTTとをほぼ等しくする前記手段
は、前記第２の電源入力から供給される前記電圧ＶTTを
前記第１の電源入力から供給される前記電圧ＶDDにほぼ
等しい値にまで上昇させる手段から成ることを特徴とす
る（７）記載のＢｉＣＭＯＳ集積回路。 （９）前記所定の試験条件は、前記供給電圧ＶDDと前記
供給電圧ＶTTとの間の所定の最小電圧差から成ることを
特徴とする（８）記載のＢｉＣＭＯＳ集積回路。 （１０）前記第１の電源入力が供給する電圧ＶDDと前記
グランド電位ＧＮＤとの間に接続された前記バイポーラ
・トランジスタ回路の電流パスを開放する前記検出・遮
断回路は、前記電流パスのそれぞれに対して、それらに
直列に接続された電界効果トランジスタを含むことを特
徴とする（６）記載のＢｉＣＭＯＳ集積回路。 （１１）前記電界効果トランジスタ回路は、前記第１の
電源入力が供給する電圧ＶDDと前記グランド電位ＧＮＤ
との間に接続されたＣＭＯＳ回路から成ることを特徴と
する（６）記載のＢｉＣＭＯＳ集積回路。 （１２）前記第１の電源入力が供給する回路動作電圧Ｖ
DDは３．６ボルトであり、前記第２の電源入力が供給す
る回路動作電圧ＶTTは１．５ボルトであることを特徴と
する（６）記載のＢｉＣＭＯＳ集積回路。 （１３）ＩＤＤ試験のためにＢｉＣＭＯＳ集積回路の選
択された部分を分離するための方法において、前記集積
回路は論理トランジスタ回路とＩ／Ｏトランジスタ回路
とを含み、前記論理トランジスタ回路と前記Ｉ／Ｏトラ
ンジスタ回路の第１の部分は単一の回路動作電源電圧Ｖ
DDとグランド電位ＧＮＤとの間に並列に接続され、前記
Ｉ／Ｏトランジスタ回路の第２の部分は前記電源電圧Ｖ
DDと第２の中間の電源電圧ＶTT（ＢｉＣＭＯＳ回路の通
常の動作状態ではＶDD＞ＶTT）との間に接続され、
（ａ）前記回路動作電源電圧ＶDDと前記中間電源電圧Ｖ
TTとの差を減少させて、前記電源電圧ＶDDと前記電源電
圧ＶTTとの間に接続された前記Ｉ／Ｏトランジスタ回路
の第２の部分をディスエーブルするステップと、（ｂ）
前記電源電圧ＶDDと前記電源電圧ＶTTとの間の所定の最
小スレッシュホールド電圧差を検出するステップと、
（ｃ）前記ステップ（ｂ）に自動的に応答して、前記電
圧差が前記所定の最小スレッシュホールド電圧差以下の
場合に、前記電源電圧ＶDDと前記グランド電位ＧＮＤと
の間に接続された前記Ｉ／Ｏトランジスタ回路の第１の
部分をディスエーブルし、それによって前記論理トラン
ジスタ回路の試験が前記Ｉ／Ｏトランジスタ回路の部分
とは独立に行なえるようにするステップとを含むことを
特徴とする分離方法。 （１４）前記電圧差を減少させるステップ（ａ）は、前
記中間電源電圧ＶTTを、前記電源電圧ＶDDに対して、前
記所定の最小スレッシュホールド電圧差以下となるまで
上昇させるステップを含むことを特徴とする（１３）記
載の分離方法。 （１５）前記所定の最小スレッシュホールド電圧差は
０．１ボルトであることを特徴とする（１４）記載の分
離方法。 （１６）前記ＩＤＤ試験の終了時に、前記ＢｉＣＭＯＳ
集積回路の前記選択された部分の分離を終了する方法を
さらに組み合せた分離方法であり、前記分離終了方法
は、（ｄ）前記中間電源電圧ＶTTを低下させて、前記動
作電源電圧ＶDDと前記中間電源電圧ＶTTとの電圧差を増
加させ、その結果、前記電源電圧ＶDDと前記電源電圧Ｖ
TTとの間に接続された前記Ｉ／Ｏトランジスタ回路の第
２の部分をイネーブルするステップと、（ｅ）前記電源
電圧ＶDDと前記電源電圧ＶTTとの動作電圧差を検出する
ステップと、（ｆ）前記ステップ（ｅ）に自動的に応答
して、前記電圧差が前記所定の最小スレッシュホールド
電圧差を越えている場合に、前記電源電圧ＶDDと前記グ
ランド電位ＧＮＤとの間に接続された前記Ｉ／Ｏトラン
ジスタ回路の第１の部分をイネーブルするステップとを
含むことを特徴とする（１４）記載の分離方法。 （１７）ＢｉＣＭＯＳ集積回路の論理回路部のＩＤＤ試
験を行なう方法において、前記集積回路は論理トランジ
スタ回路とバイポーラ・トランジスタ回路とを含み、前
記論理トランジスタ回路は、単一の回路動作電源電圧Ｖ
DDとグランド電位ＧＮＤとの間に接続され、前記バイポ
ーラ・トランジスタ回路は前記電源電圧ＶDDと第２の中
間の電源電圧ＶTT（ＢｉＣＭＯＳ回路の通常の動作状態
ではＶDD＞ＶTT）との間に接続され、（ａ）前記回路動
作電源電圧ＶDDと前記中間電源電圧ＶTTとの電圧差を減
少させて、前記電源電圧ＶDDと前記電源電圧ＶTTとの間
に接続された前記バイポーラ・トランジスタ回路をディ
スエーブルするステップと、（ｂ）前記ステップ（ａ）
と同時に、前記論理トランジスタ回路のＩＤＤ試験を行
ない、それによって前記論理トランジスタ回路の試験
を、前記バイポーラ・トランジスタ回路とは独立に行な
うステップとを含むことを特徴とする試験方法。 （１８）電圧差を減少させる前記ステップ（ａ）は、前
記中間電源電圧ＶTTの電圧レベルを前記回路動作電源電
圧ＶDDにほぼ等しくなるまで上昇させるステップを含む
ことを特徴とする（１７）記載の試験方法。
ＶDDと、第２の電源レールが供給する中間電圧ＶTT（通
常の集積回路の動作状態ではＶDD＞ＶTT）とを有するＢ
ｉＣＭＯＳ集積回路の試験を容易に行なえるようにする
試験検出・遮断回路において、前記ＢｉＣＭＯＳ集積回
路は、第１の電源レールが供給する回路動作電圧ＶDDと
グランド電位ＧＮＤとの間に接続された論理回路部と、
複数の電流パスを有するバイポーラ・トランジスタ回路
とを含み、前記電流パスの少なくとも一つは前記論理回
路部と並列に前記第１の電源レールが供給する回路動作
電圧ＶDDとグランド電位ＧＮＤとの間に接続され、前記
電流パスの少なくとも一つは前記第１の電源レールが供
給する回路動作電圧ＶDDと第２の電源レールが供給する
中間電圧ＶTTとの間に接続され、前記ＢｉＣＭＯＳ集積
回路における所定の試験条件の成立を検出し、その検出
結果にもとづいて試験検出信号を発生する検出回路と、
前記検出回路が発生した前記試験検出信号にもとづき、
第１の電源レールが供給する回路動作電圧ＶDDとグラン
ド電位ＧＮＤとの間に接続された前記バイポーラ・トラ
ンジスタ回路の電流パスを開放して、その電流パスにバ
イアス電流が流れないようにし、ＢｉＣＭＯＳ論理回路
の試験を容易に行なえるようにする遮断回路とを備えた
ことを特徴とする試験検出・遮断回路。 （２）容易に行なえるようにすべき前記試験は、前記Ｂ
ｉＣＭＯＳ集積回路の前記論理回路部のＩＤＤ試験であ
ることを特徴とする（１）記載の試験検出・遮断回路。 （３）前記所定の試験条件は、前記第１および第２の電
源レールが供給する電圧がほぼ等しいという条件である
ことを特徴とする（２）記載の試験検出・遮断回路。 （４）前記所定の試験条件は、前記供給電圧ＶDDと前記
供給電圧ＶTTとの間の所定の最小電圧差から成ることを
特徴とする（２）記載の試験検出・遮断回路。 （５）前記遮断回路は、前記第１の電源レールが供給す
る回路動作電圧ＶDDと前記グランド電位ＧＮＤとの間
の、前記論理回路部と並列の前記バイポーラ・トランジ
スタ回路の電流パスの少なくとも一つと直列に接続され
た電界効果トランジスタから成り、前記電界効果トラン
ジスタは前記検出回路が発生する前記試験検出信号を受
信するように接続されていることを特徴とする（１）記
載の試験検出・遮断回路。 （６）ＢｉＣＭＯＳ論理回路のＩＤＤ試験を容易に行な
えるようにする試験検出・遮断回路を備えたＢｉＣＭＯ
Ｓ集積回路において、前記ＢｉＣＭＯＳ集積回路に回路
動作電圧ＶDDを供給する単一の第１の電源入力と、前記
第１の電源入力が供給する電圧ＶDDと前記グランド電位
ＧＮＤとの間に接続された電界効果トランジスタ回路
と、前記第１の電源入力が供給する電圧ＶDDと前記グラ
ンド電位ＧＮＤとの間に前記電界効果トランジスタ回路
に並列に接続された複数の電流パスを有するバイポーラ
・トランジスタ回路と、前記第１の電源入力が供給する
電圧ＶDDに接続された前記バイポーラ・トランジスタ回
路の一部に、中間回路電圧ＶTT（通常の集積回路の動作
状態ではＶDD＞ＶTT＞ＧＮＤ）を供給する第２の電源入
力と、前記ＢｉＣＭＯＳ集積回路において所定の試験条
件の成立を検出し、その検出結果にもとづき、前記第１
の電源入力が供給する電圧ＶDDと前記グランド電位ＧＮ
Ｄとの間に接続された前記バイポーラ・トランジスタ回
路の電流パスを開放し、前記バイポーラ・トランジスタ
回路の電流パスの静電流が流れないようにして、ＢｉＣ
ＭＯＳ論理回路のＩＤＤ試験を容易に行なえるようにす
る検出・遮断回路とを備えたことを特徴とするＢｉＣＭ
ＯＳ集積回路。 （７）前記所定の試験条件は、前記第１の電源入力（Ｖ
DD）と前記第２の電源入力（ＶTT）とからほぼ等しい電
圧が供給されるという条件であり、前記集積回路はさら
に、前記第１の電源入力と前記第２の電源入力とから供
給される電圧をほぼ等しくする手段を含むことを特徴と
する（６）記載のＢｉＣＭＯＳ集積回路。 （８）電圧ＶDDと電圧ＶTTとをほぼ等しくする前記手段
は、前記第２の電源入力から供給される前記電圧ＶTTを
前記第１の電源入力から供給される前記電圧ＶDDにほぼ
等しい値にまで上昇させる手段から成ることを特徴とす
る（７）記載のＢｉＣＭＯＳ集積回路。 （９）前記所定の試験条件は、前記供給電圧ＶDDと前記
供給電圧ＶTTとの間の所定の最小電圧差から成ることを
特徴とする（８）記載のＢｉＣＭＯＳ集積回路。 （１０）前記第１の電源入力が供給する電圧ＶDDと前記
グランド電位ＧＮＤとの間に接続された前記バイポーラ
・トランジスタ回路の電流パスを開放する前記検出・遮
断回路は、前記電流パスのそれぞれに対して、それらに
直列に接続された電界効果トランジスタを含むことを特
徴とする（６）記載のＢｉＣＭＯＳ集積回路。 （１１）前記電界効果トランジスタ回路は、前記第１の
電源入力が供給する電圧ＶDDと前記グランド電位ＧＮＤ
との間に接続されたＣＭＯＳ回路から成ることを特徴と
する（６）記載のＢｉＣＭＯＳ集積回路。 （１２）前記第１の電源入力が供給する回路動作電圧Ｖ
DDは３．６ボルトであり、前記第２の電源入力が供給す
る回路動作電圧ＶTTは１．５ボルトであることを特徴と
する（６）記載のＢｉＣＭＯＳ集積回路。 （１３）ＩＤＤ試験のためにＢｉＣＭＯＳ集積回路の選
択された部分を分離するための方法において、前記集積
回路は論理トランジスタ回路とＩ／Ｏトランジスタ回路
とを含み、前記論理トランジスタ回路と前記Ｉ／Ｏトラ
ンジスタ回路の第１の部分は単一の回路動作電源電圧Ｖ
DDとグランド電位ＧＮＤとの間に並列に接続され、前記
Ｉ／Ｏトランジスタ回路の第２の部分は前記電源電圧Ｖ
DDと第２の中間の電源電圧ＶTT（ＢｉＣＭＯＳ回路の通
常の動作状態ではＶDD＞ＶTT）との間に接続され、
（ａ）前記回路動作電源電圧ＶDDと前記中間電源電圧Ｖ
TTとの差を減少させて、前記電源電圧ＶDDと前記電源電
圧ＶTTとの間に接続された前記Ｉ／Ｏトランジスタ回路
の第２の部分をディスエーブルするステップと、（ｂ）
前記電源電圧ＶDDと前記電源電圧ＶTTとの間の所定の最
小スレッシュホールド電圧差を検出するステップと、
（ｃ）前記ステップ（ｂ）に自動的に応答して、前記電
圧差が前記所定の最小スレッシュホールド電圧差以下の
場合に、前記電源電圧ＶDDと前記グランド電位ＧＮＤと
の間に接続された前記Ｉ／Ｏトランジスタ回路の第１の
部分をディスエーブルし、それによって前記論理トラン
ジスタ回路の試験が前記Ｉ／Ｏトランジスタ回路の部分
とは独立に行なえるようにするステップとを含むことを
特徴とする分離方法。 （１４）前記電圧差を減少させるステップ（ａ）は、前
記中間電源電圧ＶTTを、前記電源電圧ＶDDに対して、前
記所定の最小スレッシュホールド電圧差以下となるまで
上昇させるステップを含むことを特徴とする（１３）記
載の分離方法。 （１５）前記所定の最小スレッシュホールド電圧差は
０．１ボルトであることを特徴とする（１４）記載の分
離方法。 （１６）前記ＩＤＤ試験の終了時に、前記ＢｉＣＭＯＳ
集積回路の前記選択された部分の分離を終了する方法を
さらに組み合せた分離方法であり、前記分離終了方法
は、（ｄ）前記中間電源電圧ＶTTを低下させて、前記動
作電源電圧ＶDDと前記中間電源電圧ＶTTとの電圧差を増
加させ、その結果、前記電源電圧ＶDDと前記電源電圧Ｖ
TTとの間に接続された前記Ｉ／Ｏトランジスタ回路の第
２の部分をイネーブルするステップと、（ｅ）前記電源
電圧ＶDDと前記電源電圧ＶTTとの動作電圧差を検出する
ステップと、（ｆ）前記ステップ（ｅ）に自動的に応答
して、前記電圧差が前記所定の最小スレッシュホールド
電圧差を越えている場合に、前記電源電圧ＶDDと前記グ
ランド電位ＧＮＤとの間に接続された前記Ｉ／Ｏトラン
ジスタ回路の第１の部分をイネーブルするステップとを
含むことを特徴とする（１４）記載の分離方法。 （１７）ＢｉＣＭＯＳ集積回路の論理回路部のＩＤＤ試
験を行なう方法において、前記集積回路は論理トランジ
スタ回路とバイポーラ・トランジスタ回路とを含み、前
記論理トランジスタ回路は、単一の回路動作電源電圧Ｖ
DDとグランド電位ＧＮＤとの間に接続され、前記バイポ
ーラ・トランジスタ回路は前記電源電圧ＶDDと第２の中
間の電源電圧ＶTT（ＢｉＣＭＯＳ回路の通常の動作状態
ではＶDD＞ＶTT）との間に接続され、（ａ）前記回路動
作電源電圧ＶDDと前記中間電源電圧ＶTTとの電圧差を減
少させて、前記電源電圧ＶDDと前記電源電圧ＶTTとの間
に接続された前記バイポーラ・トランジスタ回路をディ
スエーブルするステップと、（ｂ）前記ステップ（ａ）
と同時に、前記論理トランジスタ回路のＩＤＤ試験を行
ない、それによって前記論理トランジスタ回路の試験
を、前記バイポーラ・トランジスタ回路とは独立に行な
うステップとを含むことを特徴とする試験方法。 （１８）電圧差を減少させる前記ステップ（ａ）は、前
記中間電源電圧ＶTTの電圧レベルを前記回路動作電源電
圧ＶDDにほぼ等しくなるまで上昇させるステップを含む
ことを特徴とする（１７）記載の試験方法。
【００３２】
【発明の効果】本発明により、ＢｉＣＭＯＳ集積回路の
試験を容易に行えるようにする試験検出・遮断回路が得
られる
試験を容易に行えるようにする試験検出・遮断回路が得
られる
【図１】電源電圧ＶDDとグランド電位との間に、バイポ
ーラ回路パスと並列にＣＭＯＳ論理回路を供えたＢｉＣ
ＭＯＳ回路の概略図である。
ーラ回路パスと並列にＣＭＯＳ論理回路を供えたＢｉＣ
ＭＯＳ回路の概略図である。
【図２】図１のＢｉＣＭＯＳ回路に接続した、本発明に
よるＩＤＤ試験検出・遮断回路のブロック図である。
よるＩＤＤ試験検出・遮断回路のブロック図である。
【図３】本発明による試験検出・遮断処理の一実施例の
動作フローチャートである。
動作フローチャートである。
【図４】図２のＩＤＤ試験検出・遮断回路の一実施例の
模式図である。
模式図である。
【図５】本発明によるバイポーラ回路パス・スイッチの
一実施例を示す模式図である。
一実施例を示す模式図である。
【図６】本発明によるバイポーラ回路パス・スイッチの
一実施例を示す模式図である。
一実施例を示す模式図である。
１２ ＣＭＯＳ論理回路 １４，１４′，２２，２４ バイポーラ回路パス ２０ ＩＤＤ試験検出・遮断回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールズ・ホイットニー・ハンソン アメリカ合衆国 バーモント州 ミルトン プア ファーム ロード 247
Claims (10)
- 【請求項１】単一の第１の電源レールが供給する回路動
作電圧ＶDDと、第２の電源レールが供給する中間電圧Ｖ
TT（通常の集積回路の動作状態ではＶDD＞ＶTT）とを有
するＢｉＣＭＯＳ集積回路の試験を容易に行なえるよう
にする試験検出・遮断回路において、前記ＢｉＣＭＯＳ
集積回路は、第１の電源レールが供給する回路動作電圧
ＶDDとグランド電位ＧＮＤとの間に接続された論理回路
部と、複数の電流パスを有するバイポーラ・トランジス
タ回路とを含み、前記電流パスの少なくとも一つは前記
論理回路部と並列に前記第１の電源レールが供給する回
路動作電圧ＶDDとグランド電位ＧＮＤとの間に接続さ
れ、前記電流パスの少なくとも一つは前記第１の電源レ
ールが供給する回路動作電圧ＶDDと第２の電源レールが
供給する中間電圧ＶTTとの間に接続され、 前記ＢｉＣＭＯＳ集積回路における所定の試験条件の成
立を検出し、その検出結果にもとづいて試験検出信号を
発生する検出回路と、 前記検出回路が発生した前記試験検出信号にもとづき、
第１の電源レールが供給する回路動作電圧ＶDDとグラン
ド電位ＧＮＤとの間に接続された前記バイポーラ・トラ
ンジスタ回路の電流パスを開放して、その電流パスにバ
イアス電流が流れないようにし、ＢｉＣＭＯＳ論理回路
の試験を容易に行なえるようにする遮断回路とを備えた
ことを特徴とする試験検出・遮断回路。 - 【請求項２】容易に行なえるようにすべき前記試験は、
前記ＢｉＣＭＯＳ集積回路の前記論理回路部のＩＤＤ試
験であることを特徴とする請求項１記載の試験検出・遮
断回路。 - 【請求項３】前記遮断回路は、前記第１の電源レールが
供給する回路動作電圧ＶDDと前記グランド電位ＧＮＤと
の間の、前記論理回路部と並列の前記バイポーラ・トラ
ンジスタ回路の電流パスの少なくとも一つと直列に接続
された電界効果トランジスタから成り、前記電界効果ト
ランジスタは前記検出回路が発生する前記試験検出信号
を受信するように接続されていることを特徴とする請求
項１記載の試験検出・遮断回路。 - 【請求項４】ＢｉＣＭＯＳ論理回路のＩＤＤ試験を容易
に行なえるようにする試験検出・遮断回路を備えたＢｉ
ＣＭＯＳ集積回路において、 前記ＢｉＣＭＯＳ集積回路に回路動作電圧ＶDDを供給す
る単一の第１の電源入力と、 前記第１の電源入力が供給する電圧ＶDDと前記グランド
電位ＧＮＤとの間に接続された電界効果トランジスタ回
路と、 前記第１の電源入力が供給する電圧ＶDDと前記グランド
電位ＧＮＤとの間に前記電界効果トランジスタ回路に並
列に接続された複数の電流パスを有するバイポーラ・ト
ランジスタ回路と、 前記第１の電源入力が供給する電圧ＶDDに接続された前
記バイポーラ・トランジスタ回路の一部に、中間回路電
圧ＶTT（通常の集積回路の動作状態ではＶDD＞ＶTT＞Ｇ
ＮＤ）を供給する第２の電源入力と、 前記ＢｉＣＭＯＳ集積回路において所定の試験条件の成
立を検出し、その検出結果にもとづき、前記第１の電源
入力が供給する電圧ＶDDと前記グランド電位ＧＮＤとの
間に接続された前記バイポーラ・トランジスタ回路の電
流パスを開放し、前記バイポーラ・トランジスタ回路の
電流パスの静電流が流れないようにして、ＢｉＣＭＯＳ
論理回路のＩＤＤ試験を容易に行なえるようにする検出
・遮断回路とを備えたことを特徴とするＢｉＣＭＯＳ集
積回路。 - 【請求項５】前記所定の試験条件は、前記第１の電源入
力（ＶDD）と前記第２の電源入力（ＶTT）とからほぼ等
しい電圧が供給されるという条件であり、前記集積回路
はさらに、前記第１の電源入力と前記第２の電源入力と
から供給される電圧をほぼ等しくする手段を含むことを
特徴とする請求項４記載のＢｉＣＭＯＳ集積回路。 - 【請求項６】ＩＤＤ試験のためにＢｉＣＭＯＳ集積回路
の選択された部分を分離するための方法において、前記
集積回路は論理トランジスタ回路とＩ／Ｏトランジスタ
回路とを含み、前記論理トランジスタ回路と前記Ｉ／Ｏ
トランジスタ回路の第１の部分は単一の回路動作電源電
圧ＶDDとグランド電位ＧＮＤとの間に並列に接続され、
前記Ｉ／Ｏトランジスタ回路の第２の部分は前記電源電
圧ＶDDと第２の中間の電源電圧ＶTT（ＢｉＣＭＯＳ回路
の通常の動作状態ではＶDD＞ＶTT）との間に接続され、 （ａ）前記回路動作電源電圧ＶDDと前記中間電源電圧Ｖ
TTとの差を減少させて、前記電源電圧ＶDDと前記電源電
圧ＶTTとの間に接続された前記Ｉ／Ｏトランジスタ回路
の第２の部分をディスエーブルするステップと、 （ｂ）前記電源電圧ＶDDと前記電源電圧ＶTTとの間の所
定の最小スレッシュホールド電圧差を検出するステップ
と、 （ｃ）前記ステップ（ｂ）に自動的に応答して、前記電
圧差が前記所定の最小スレッシュホールド電圧差以下の
場合に、前記電源電圧ＶDDと前記グランド電位ＧＮＤと
の間に接続された前記Ｉ／Ｏトランジスタ回路の第１の
部分をディスエーブルし、それによって前記論理トラン
ジスタ回路の試験が前記Ｉ／Ｏトランジスタ回路の部分
とは独立に行なえるようにするステップとを含むことを
特徴とする分離方法。 - 【請求項７】前記電圧差を減少させるステップ（ａ）
は、前記中間電源電圧ＶTTを、前記電源電圧ＶDDに対し
て、前記所定の最小スレッシュホールド電圧差以下とな
るまで上昇させるステップを含むことを特徴とする請求
項６記載の分離方法。 - 【請求項８】前記ＩＤＤ試験の終了時に、前記ＢｉＣＭ
ＯＳ集積回路の前記選択された部分の分離を終了する方
法をさらに組み合せた分離方法であり、前記分離終了方
法は、 （ｄ）前記中間電源電圧ＶTTを低下させて、前記動作電
源電圧ＶDDと前記中間電源電圧ＶTTとの電圧差を増加さ
せ、その結果、前記電源電圧ＶDDと前記電源電圧ＶTTと
の間に接続された前記Ｉ／Ｏトランジスタ回路の第２の
部分をイネーブルするステップと、 （ｅ）前記電源電圧ＶDDと前記電源電圧ＶTTとの動作電
圧差を検出するステップと、 （ｆ）前記ステップ（ｅ）に自動的に応答して、前記電
圧差が前記所定の最小スレッシュホールド電圧差を越え
ている場合に、前記電源電圧ＶDDと前記グランド電位Ｇ
ＮＤとの間に接続された前記Ｉ／Ｏトランジスタ回路の
第１の部分をイネーブルするステップとを含むことを特
徴とする請求項７記載の分離方法。 - 【請求項９】ＢｉＣＭＯＳ集積回路の論理回路部のＩＤ
Ｄ試験を行なう方法において、前記集積回路は論理トラ
ンジスタ回路とバイポーラ・トランジスタ回路とを含
み、前記論理トランジスタ回路は、単一の回路動作電源
電圧ＶDDとグランド電位ＧＮＤとの間に接続され、前記
バイポーラ・トランジスタ回路は前記電源電圧ＶDDと第
２の中間の電源電圧ＶTT（ＢｉＣＭＯＳ回路の通常の動
作状態ではＶDD＞ＶTT）との間に接続され、 （ａ）前記回路動作電源電圧ＶDDと前記中間電源電圧Ｖ
TTとの電圧差を減少させて、前記電源電圧ＶDDと前記電
源電圧ＶTTとの間に接続された前記バイポーラ・トラン
ジスタ回路をディスエーブルするステップと、 （ｂ）前記ステップ（ａ）と同時に、前記論理トランジ
スタ回路のＩＤＤ試験を行ない、それによって前記論理
トランジスタ回路の試験を、前記バイポーラ・トランジ
スタ回路とは独立に行なうステップとを含むことを特徴
とする試験方法。 - 【請求項１０】電圧差を減少させる前記ステップ（ａ）
は、前記中間電源電圧ＶTTの電圧レベルを前記回路動作
電源電圧ＶDDにほぼ等しくなるまで上昇させるステップ
を含むことを特徴とする請求項９記載の試験方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US925348 | 1992-08-04 | ||
| US07/925,348 US5294883A (en) | 1992-08-04 | 1992-08-04 | Test detector/shutoff and method for BiCMOS integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06102309A true JPH06102309A (ja) | 1994-04-15 |
| JP2500048B2 JP2500048B2 (ja) | 1996-05-29 |
Family
ID=25451599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5159293A Expired - Lifetime JP2500048B2 (ja) | 1992-08-04 | 1993-06-29 | ＢｉＣＭＯＳ集積回路及びＩＤＤ試験方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5294883A (ja) |
| EP (1) | EP0582071A2 (ja) |
| JP (1) | JP2500048B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2803499B2 (ja) * | 1992-11-26 | 1998-09-24 | 日本電気株式会社 | アナログ・デジタルｃｍｏｓ集積回路 |
| DE4305288A1 (de) * | 1993-02-20 | 1994-08-25 | Bosch Gmbh Robert | Selbsttestverfahren für nicht-reguläre CMOS-Schaltstrukturen mit hoher Defekterfassung |
| EP0691612A1 (en) * | 1994-07-07 | 1996-01-10 | International Business Machines Corporation | A test circuit of embedded arrays in mixed logic and memory chips |
| US5521513A (en) * | 1994-10-25 | 1996-05-28 | Teradyne Inc | Manufacturing defect analyzer |
| US5917331A (en) * | 1995-10-23 | 1999-06-29 | Megatest Corporation | Integrated circuit test method and structure |
| US5721495A (en) * | 1995-10-24 | 1998-02-24 | Unisys Corporation | Circuit for measuring quiescent current |
| US5652524A (en) * | 1995-10-24 | 1997-07-29 | Unisys Corporation | Built-in load board design for performing high resolution quiescent current measurements of a device under test |
| EP0772249B1 (en) * | 1995-11-06 | 2006-05-03 | Nichia Corporation | Nitride semiconductor device |
| AU7736396A (en) * | 1995-11-15 | 1997-06-05 | University Of South Florida | Method and apparatus for use in iddq integrated circuit testing |
| US6278956B1 (en) * | 1998-04-30 | 2001-08-21 | International Business Machines Corporation | Method of locating a failed latch in a defective shift register |
| US6313658B1 (en) | 1998-05-22 | 2001-11-06 | Micron Technology, Inc. | Device and method for isolating a short-circuited integrated circuit (IC) from other IC's on a semiconductor wafer |
| US6140832A (en) * | 1998-06-05 | 2000-10-31 | Raytheon Company | Method of utilizing IDDQ tests to screen out defective parts |
| US6400171B2 (en) | 1999-03-22 | 2002-06-04 | International Business Machines Corp. | Method and system for processing integrated circuits |
| EP1685417B1 (en) * | 2003-11-05 | 2009-08-05 | International Business Machines Corporation | Hot switchable voltage bus for iddq current measurements |
| US7800389B2 (en) | 2007-07-13 | 2010-09-21 | Allegro Microsystems, Inc. | Integrated circuit having built-in self-test features |
| US9753076B2 (en) | 2016-01-28 | 2017-09-05 | International Business Machines Corporation | Voltage rail monitoring to detect electromigration |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183148A (ja) * | 1988-01-18 | 1989-07-20 | Nec Corp | 半導体集積回路 |
| JPH025457A (ja) * | 1988-02-02 | 1990-01-10 | Natl Semiconductor Corp <Ns> | ＢｉＣＭＯＳパワー遷移回路 |
| JPH0354841A (ja) * | 1989-07-21 | 1991-03-08 | Fujitsu Ltd | ＢｉＣＭＯＳ半導体装置 |
| JPH03154882A (ja) * | 1989-11-10 | 1991-07-02 | Mitsubishi Electric Corp | テスト回路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2905294A1 (de) * | 1979-02-12 | 1980-08-21 | Philips Patentverwaltung | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
| DE2944149C2 (de) * | 1979-11-02 | 1985-02-21 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte Schaltungsanordnung in MOS-Technik |
| US4628253A (en) * | 1984-03-30 | 1986-12-09 | Motorola, Inc. | Clock signal test circuit |
| US4733168A (en) * | 1986-03-21 | 1988-03-22 | Harris Corporation | Test enabling circuit for enabling overhead test circuitry in programmable devices |
| US4714876A (en) * | 1986-04-14 | 1987-12-22 | Ncr Corporation | Circuit for initiating test modes |
| US4970454A (en) * | 1986-12-09 | 1990-11-13 | Texas Instruments Incorporated | Packaged semiconductor device with test circuits for determining fabrication parameters |
| JPS63186462A (ja) * | 1987-01-28 | 1988-08-02 | Mitsubishi Electric Corp | 半導体集積回路 |
| US4779041A (en) * | 1987-05-20 | 1988-10-18 | Hewlett-Packard Company | Integrated circuit transfer test device system |
| JPS6452298A (en) * | 1987-08-21 | 1989-02-28 | Mitsubishi Electric Corp | Semiconductor memory device |
| JPH01321382A (ja) * | 1988-06-23 | 1989-12-27 | Nec Ic Microcomput Syst Ltd | Ｍｏｓトランジスタの試験回路 |
| US4967151A (en) * | 1988-08-17 | 1990-10-30 | International Business Machines Corporation | Method and apparatus for detecting faults in differential current switching logic circuits |
| JP2827229B2 (ja) * | 1988-10-14 | 1998-11-25 | 日本電気株式会社 | 半導体集積回路 |
| US5019772A (en) * | 1989-05-23 | 1991-05-28 | International Business Machines Corporation | Test selection techniques |
| US5030904A (en) * | 1990-02-13 | 1991-07-09 | Hewlett-Packard Company | Diagnostic system for integrated circuits using existing pads |
-
1992
- 1992-08-04 US US07/925,348 patent/US5294883A/en not_active Expired - Fee Related
-
1993
- 1993-06-16 EP EP93109617A patent/EP0582071A2/en not_active Withdrawn
- 1993-06-29 JP JP5159293A patent/JP2500048B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183148A (ja) * | 1988-01-18 | 1989-07-20 | Nec Corp | 半導体集積回路 |
| JPH025457A (ja) * | 1988-02-02 | 1990-01-10 | Natl Semiconductor Corp <Ns> | ＢｉＣＭＯＳパワー遷移回路 |
| JPH0354841A (ja) * | 1989-07-21 | 1991-03-08 | Fujitsu Ltd | ＢｉＣＭＯＳ半導体装置 |
| JPH03154882A (ja) * | 1989-11-10 | 1991-07-02 | Mitsubishi Electric Corp | テスト回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2500048B2 (ja) | 1996-05-29 |
| US5294883A (en) | 1994-03-15 |
| EP0582071A2 (en) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500048B2 (ja) | ＢｉＣＭＯＳ集積回路及びＩＤＤ試験方法 | |
| EP0364925B1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| US6028449A (en) | Integrated circuit I/O buffer having pull-up to voltages greater than transistor tolerance | |
| JPH04290975A (ja) | 内蔵電流試験機能つき集積回路及び集積回路の電流試験方法 | |
| US6184700B1 (en) | Fail safe buffer capable of operating with a mixed voltage core | |
| US6262585B1 (en) | Apparatus for I/O leakage self-test in an integrated circuit | |
| JP2950313B2 (ja) | 半導体集積回路の入力バッファ回路 | |
| US5343479A (en) | Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers | |
| JP3573503B2 (ja) | 電流操向論理回路のための静電流テスト装置および方法 | |
| JP3206502B2 (ja) | 半導体集積回路のテスト方法 | |
| US6252417B1 (en) | Fault identification by voltage potential signature | |
| US6043689A (en) | Driver circuit for providing reduced AC defects | |
| JP3593602B2 (ja) | 小振幅信号入力インタフェイス回路 | |
| US5570036A (en) | CMOS buffer circuit having power-down feature | |
| US7456656B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3189744B2 (ja) | 半導体装置 | |
| US20060261859A1 (en) | Semiconductor integrated circuit device | |
| JP2723698B2 (ja) | 半導体集積回路のテスト回路 | |
| JP3085806B2 (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JP2005521878A (ja) | テスト可能なカスコード回路およびそれをテストする方法 | |
| JP2894090B2 (ja) | 半導体装置 | |
| JPWO2000011486A1 (ja) | 半導体集積回路 | |
| JPH10232269A (ja) | 回路および検査方法 | |
| JPH08271586A (ja) | 半導体集積回路 |