JPH06102321A - 論理回路の故障シミュレーション方法 - Google Patents
論理回路の故障シミュレーション方法Info
- Publication number
- JPH06102321A JPH06102321A JP4253119A JP25311992A JPH06102321A JP H06102321 A JPH06102321 A JP H06102321A JP 4253119 A JP4253119 A JP 4253119A JP 25311992 A JP25311992 A JP 25311992A JP H06102321 A JPH06102321 A JP H06102321A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- failure
- logic gate
- state
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 論理回路の機能試験用に作られたテストパタ
ーンの有効性を１回の論理シミュレーションで検出す
る。 【構成】 テストパターンによって動作した論理ゲート
の状態と、その状態に至り、かつ維持するために必要な
直前の論理ゲート名を論理動作記憶テーブルに記憶し、
論理動作記憶テーブルの内容を出力端子から検索し、出
力端子から論理の確認ができる論理ゲート名を故障記憶
テーブルへ出力することによって故障検出を行う。
ーンの有効性を１回の論理シミュレーションで検出す
る。 【構成】 テストパターンによって動作した論理ゲート
の状態と、その状態に至り、かつ維持するために必要な
直前の論理ゲート名を論理動作記憶テーブルに記憶し、
論理動作記憶テーブルの内容を出力端子から検索し、出
力端子から論理の確認ができる論理ゲート名を故障記憶
テーブルへ出力することによって故障検出を行う。
Description
【０００１】
【産業上の利用分野】本発明は、論理回路の故障シミュ
レーション方法に関する。
レーション方法に関する。
【０００２】
【従来の技術】従来の故障シミュレーション方法の一例
として、単一縮退故障モデルを用いた故障シミュレーシ
ョン方法について説明する。単一縮退故障モデルとは、
論理回路上の１箇所を０レベル、あるいは１レベルに固
定する故障モデルであり、１つの論理回路上に、同時に
は唯１つの故障のみが発生するものとしたものである。
として、単一縮退故障モデルを用いた故障シミュレーシ
ョン方法について説明する。単一縮退故障モデルとは、
論理回路上の１箇所を０レベル、あるいは１レベルに固
定する故障モデルであり、１つの論理回路上に、同時に
は唯１つの故障のみが発生するものとしたものである。
【０００３】この故障を定義された論理回路を用いて論
理シミュレーションを行い、故障を定義していない論理
回路を用いた論理シミュレーション結果との相違が生じ
れば故障を検出できると判断する。
理シミュレーションを行い、故障を定義していない論理
回路を用いた論理シミュレーション結果との相違が生じ
れば故障を検出できると判断する。
【０００４】論理シミュレーション結果が同一のとき
は、このテストパターンでは故障を検出できないと判断
する。この故障定義と論理シミュレーションを、論理回
路上の全ての論理ゲート入力端子について順次繰り返し
て行い、テストパターンによる故障検出の有効性を診断
する。
は、このテストパターンでは故障を検出できないと判断
する。この故障定義と論理シミュレーションを、論理回
路上の全ての論理ゲート入力端子について順次繰り返し
て行い、テストパターンによる故障検出の有効性を診断
する。
【０００５】図１に示す論理回路において、入力端子と
各論理ゲートの出力のみに０レベル、あるいは１レベル
に固定する故障を順次定義の上で論理シミュレーション
を繰り返すと、少くとも１４回の故障定義と、１５回の
論理シミュレーションを繰り返すことで、１回の故障シ
ミュレーションとなり、テストパターンによる故障検出
の有効性の診断ができる。
各論理ゲートの出力のみに０レベル、あるいは１レベル
に固定する故障を順次定義の上で論理シミュレーション
を繰り返すと、少くとも１４回の故障定義と、１５回の
論理シミュレーションを繰り返すことで、１回の故障シ
ミュレーションとなり、テストパターンによる故障検出
の有効性の診断ができる。
【０００６】
【発明が解決しようとする課題】この従来の単一縮退故
障モデルを用いた故障シミュレーションは、同時には唯
一つの故障が発生するものとして故障定義と論理シミュ
レーションを論理回路上の全ての論理ゲート，入力端子
について、順次繰り返して行わなければならず、莫大な
論理シミュレーションの実行回数となり、結果を得るま
でに長時間を要するという欠点があった。
障モデルを用いた故障シミュレーションは、同時には唯
一つの故障が発生するものとして故障定義と論理シミュ
レーションを論理回路上の全ての論理ゲート，入力端子
について、順次繰り返して行わなければならず、莫大な
論理シミュレーションの実行回数となり、結果を得るま
でに長時間を要するという欠点があった。
【０００７】本発明の目的は、論理回路の機能試験用に
作られたテストパターンの有効性を短時間に判定する論
理回路の故障シミュレーション方法を提供することにあ
る。
作られたテストパターンの有効性を短時間に判定する論
理回路の故障シミュレーション方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る論理回路の故障シミュレーション方法
は、論理回路の機能試験用に作られたテストパターンの
有効性を診断する故障シミュレーション方法において、
前記テストパターンによって動作した論理ゲートの状態
と、その状態を維持するために必要な直前の論理ゲート
名とを論理動作記憶テーブルに記憶し、かつ論理ゲート
の故障状態を故障記憶テーブルに記憶しておき、前記論
理動作記憶テーブルに記憶された内容を出力端子から順
に検索し、前記論理記憶テーブルに出力して照合し故障
を検出するものである。
め、本発明に係る論理回路の故障シミュレーション方法
は、論理回路の機能試験用に作られたテストパターンの
有効性を診断する故障シミュレーション方法において、
前記テストパターンによって動作した論理ゲートの状態
と、その状態を維持するために必要な直前の論理ゲート
名とを論理動作記憶テーブルに記憶し、かつ論理ゲート
の故障状態を故障記憶テーブルに記憶しておき、前記論
理動作記憶テーブルに記憶された内容を出力端子から順
に検索し、前記論理記憶テーブルに出力して照合し故障
を検出するものである。
【０００９】また、前記論理動作記憶テーブルには、論
理ゲートがテストパターンにより動作した状態に至る直
前の論理ゲート名を付加して記憶させるものである。
理ゲートがテストパターンにより動作した状態に至る直
前の論理ゲート名を付加して記憶させるものである。
【００１０】
【作用】１回の論理シミュレーションの実行と論理動作
記憶テーブルの検索によって、論理回路の機能試験用に
作られたテストパターンの有効性を診断する。
記憶テーブルの検索によって、論理回路の機能試験用に
作られたテストパターンの有効性を診断する。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１２】図１に示す論理回路の入力端子１０，１
１，１２，１３に図２のテストパターンＰ1 ，Ｐ2 ，Ｐ
3 ，Ｐ4 の入力によって、この論理回路を動作させ、そ
の出力端子１７，１８から図２に示す論理シミュレーシ
ョン結果のパターンＰ5 ，Ｐ6を得ている。
１，１２，１３に図２のテストパターンＰ1 ，Ｐ2 ，Ｐ
3 ，Ｐ4 の入力によって、この論理回路を動作させ、そ
の出力端子１７，１８から図２に示す論理シミュレーシ
ョン結果のパターンＰ5 ，Ｐ6を得ている。
【００１３】図３は、本発明の故障シミュレーションに
おいて使用する論理動作記憶テーブルであり、テーブル
の最上段横列の１０〜１３は図１の論理回路の入力端
子、１４，１５，１６は論理ゲート、１７，１８は出力
端子、縦列のｔ1 〜ｔ9 は時刻を示す。また、ａは０→
１への変化を、ｂは１→０への変化を示す。
おいて使用する論理動作記憶テーブルであり、テーブル
の最上段横列の１０〜１３は図１の論理回路の入力端
子、１４，１５，１６は論理ゲート、１７，１８は出力
端子、縦列のｔ1 〜ｔ9 は時刻を示す。また、ａは０→
１への変化を、ｂは１→０への変化を示す。
【００１４】：に続く文字は、テストパターンによって
動作した論理ゲートの状態を示し、：の前に記された文
字は、論理ゲートの状態に至る直前の論理ゲート名と、
（）付きの論理ゲート名である。（）付きの論理ゲート
名は、論理ゲートの状態変化が起こり、その状態を維持
するために必要な直前の論理ゲート名である。
動作した論理ゲートの状態を示し、：の前に記された文
字は、論理ゲートの状態に至る直前の論理ゲート名と、
（）付きの論理ゲート名である。（）付きの論理ゲート
名は、論理ゲートの状態変化が起こり、その状態を維持
するために必要な直前の論理ゲート名である。
【００１５】・と〆は直前の論理ゲートが複数存在する
ときに使用し、・は直前の論理ゲートの状態が同時に作
用し、一方の論理ゲートの状態が変れば、それによって
影響され、該論理ゲートの状態が変ることを示し、〆は
少くとも一方の論理ゲートの状態によって該論理ゲート
の状態が決定され、記憶された直前の論理ゲートの状態
が全て変化しなければ、該論理ゲートの状態が変られな
いことを示す。
ときに使用し、・は直前の論理ゲートの状態が同時に作
用し、一方の論理ゲートの状態が変れば、それによって
影響され、該論理ゲートの状態が変ることを示し、〆は
少くとも一方の論理ゲートの状態によって該論理ゲート
の状態が決定され、記憶された直前の論理ゲートの状態
が全て変化しなければ、該論理ゲートの状態が変られな
いことを示す。
【００１６】ここで、（）内に記してある＝とそれに続
く０又は１の数字は、該論理ゲートの状態を維持するた
めに必要な直前の論理ゲートの状態であり、ここでの説
明を容易にするために記入してあり、論理動作記憶テー
ブルにおいて必須なものではない。
く０又は１の数字は、該論理ゲートの状態を維持するた
めに必要な直前の論理ゲートの状態であり、ここでの説
明を容易にするために記入してあり、論理動作記憶テー
ブルにおいて必須なものではない。
【００１７】次に図３に示す論理動作記憶テーブルを用
い、故障検出方法について説明する。まず、全入力が０
レベル状態となっているものとする。時刻ｔ1 におい
て、入力端子１０が０→１へ変化している。なお、０→
１の変化をａ，１→０の変化をｂと表示する。
い、故障検出方法について説明する。まず、全入力が０
レベル状態となっているものとする。時刻ｔ1 におい
て、入力端子１０が０→１へ変化している。なお、０→
１の変化をａ，１→０の変化をｂと表示する。
【００１８】時刻ｔ1 において入力端子１０がａの変化
を起しても、論理ゲート１４は入力端子１１によって０
レベルへ固定され、論理ゲート１５，１６は入力端子１
２，１３と論理ゲート１４の全てによって、それぞれ０
レベルへ固定され、しかるに出力端子１７，１８はそれ
ぞれ０レベルへ固定される。
を起しても、論理ゲート１４は入力端子１１によって０
レベルへ固定され、論理ゲート１５，１６は入力端子１
２，１３と論理ゲート１４の全てによって、それぞれ０
レベルへ固定され、しかるに出力端子１７，１８はそれ
ぞれ０レベルへ固定される。
【００１９】このとき、出力端子１７，１８側から論理
ゲートの故障検出検索を行うと、まず出力端子１７は論
理ゲート１５が０レベルであることによって０レベルと
なっており、論理ゲート１５が１に固定される故障を検
出できる。
ゲートの故障検出検索を行うと、まず出力端子１７は論
理ゲート１５が０レベルであることによって０レベルと
なっており、論理ゲート１５が１に固定される故障を検
出できる。
【００２０】次に、論理ゲート１５は入力端子１２と論
理ゲート１４が同時に０レベルとなっており、さらに論
理ゲート１４は入力端子１１が０レベルとなっている。
したがって、論理ゲート１４と入力端子１１，１２が１
レベルに固定される故障についても、時刻ｔ1 で検出で
きる。
理ゲート１４が同時に０レベルとなっており、さらに論
理ゲート１４は入力端子１１が０レベルとなっている。
したがって、論理ゲート１４と入力端子１１，１２が１
レベルに固定される故障についても、時刻ｔ1 で検出で
きる。
【００２１】前述の時刻ｔ1 と同様に、ｔ2 〜ｔ9 まで
の時刻においても、出力端子から順に検索し、検出でき
る故障の内容を故障テーブルへ出力する。この故障テー
ブルを図４に示す。
の時刻においても、出力端子から順に検索し、検出でき
る故障の内容を故障テーブルへ出力する。この故障テー
ブルを図４に示す。
【００２２】図４の故障テーブルでは、入力端子１３の
出力が０に固定される故障が発生した場合、図２で示す
テストパターンでは検出できないことを示している。こ
れを図３の論理動作記憶テーブルによって確認すると、
入力端子１３は出力端子１８と論理ゲート１６を経由し
て確認でき、その中でも入力端子１３が１レベルの状態
は時刻ｔ2 とｔ7 となる。時刻ｔ2 とｔ7 において、論
理ゲート１６をその状態にならしめるに至った論理ゲー
トは１４と入力端子１３である。
出力が０に固定される故障が発生した場合、図２で示す
テストパターンでは検出できないことを示している。こ
れを図３の論理動作記憶テーブルによって確認すると、
入力端子１３は出力端子１８と論理ゲート１６を経由し
て確認でき、その中でも入力端子１３が１レベルの状態
は時刻ｔ2 とｔ7 となる。時刻ｔ2 とｔ7 において、論
理ゲート１６をその状態にならしめるに至った論理ゲー
トは１４と入力端子１３である。
【００２３】ここで、論理ゲート１４と入力端子１３は
〆で記述されているように、少くとも一方の状態によっ
て論理ゲート１６の状態が決定されるため、もう一方が
故障を生じても検出することはできない。しかし、論理
ゲート１４は出力端子１７と論理ゲート１５によって故
障の発生を検出できるため、入力端子１３の０故障のみ
検出できないことが分る。
〆で記述されているように、少くとも一方の状態によっ
て論理ゲート１６の状態が決定されるため、もう一方が
故障を生じても検出することはできない。しかし、論理
ゲート１４は出力端子１７と論理ゲート１５によって故
障の発生を検出できるため、入力端子１３の０故障のみ
検出できないことが分る。
【００２４】以上の説明では、図３に示す記号を用いて
論理動作記憶を行ったが、これに限られることはなく、
同様の論理動作内容を含む記憶内容であれば、同様に使
用することができ、本発明の目的を達成することは明ら
かである。
論理動作記憶を行ったが、これに限られることはなく、
同様の論理動作内容を含む記憶内容であれば、同様に使
用することができ、本発明の目的を達成することは明ら
かである。
【００２５】
【発明の効果】以上説明したように本発明の故障シミュ
レーション方法によれば、１回の論理シミュレーション
の実行と論理動作記憶テーブルの検索によって論理回路
の機能試験用に作られたテストパターン有効性を診断す
る故障シミュレーションを得ることができる。
レーション方法によれば、１回の論理シミュレーション
の実行と論理動作記憶テーブルの検索によって論理回路
の機能試験用に作られたテストパターン有効性を診断す
る故障シミュレーションを得ることができる。
【図１】論理回路の一例を示す回路図である。
【図２】テストパターンを示す図である。
【図３】本発明の故障シミュレーションにおいて使用す
る論理動作記憶テーブルを示す図である。
る論理動作記憶テーブルを示す図である。
【図４】故障記憶テーブルを示す図である。
１０，１１，１２，１３ 入力端子 １４，１５，１６ 論理ゲート １７，１８ 出力端子 ｔ1 ，ｔ2 〜ｔ9 時刻
Claims (2)
- 【請求項１】 論理回路の機能試験用に作られたテスト
パターンの有効性を診断する故障シミュレーション方法
において、 前記テストパターンによって動作した論理ゲートの状態
と、その状態を維持するために必要な直前の論理ゲート
名とを論理動作記憶テーブルに記憶し、かつ論理ゲート
の故障状態を故障記憶テーブルに記憶しておき、 前記論理動作記憶テーブルに記憶された内容を出力端子
から順に検索し、前記論理記憶テーブルに出力して照合
し故障を検出することを特徴とする論理回路の故障シミ
ュレーション方法。 - 【請求項２】 前記論理動作記憶テーブルには、論理ゲ
ートがテストパターンにより動作した状態に至る直前の
論理ゲート名を付加して記憶させることを特徴とする請
求項１に記載の論理回路の故障シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253119A JPH06102321A (ja) | 1992-09-22 | 1992-09-22 | 論理回路の故障シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253119A JPH06102321A (ja) | 1992-09-22 | 1992-09-22 | 論理回路の故障シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06102321A true JPH06102321A (ja) | 1994-04-15 |
Family
ID=17246768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4253119A Pending JPH06102321A (ja) | 1992-09-22 | 1992-09-22 | 論理回路の故障シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06102321A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5996101A (en) * | 1995-11-17 | 1999-11-30 | Nec Corporation | Test pattern generating method and test pattern generating system |
| CN111008310A (zh) * | 2019-12-11 | 2020-04-14 | 北京航空航天大学 | 不考虑维修的间歇性工作逻辑门及其故障树的仿真方法 |
-
1992
- 1992-09-22 JP JP4253119A patent/JPH06102321A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5996101A (en) * | 1995-11-17 | 1999-11-30 | Nec Corporation | Test pattern generating method and test pattern generating system |
| CN111008310A (zh) * | 2019-12-11 | 2020-04-14 | 北京航空航天大学 | 不考虑维修的间歇性工作逻辑门及其故障树的仿真方法 |
| CN111008310B (zh) * | 2019-12-11 | 2023-08-25 | 北京航空航天大学 | 不考虑维修的间歇性工作逻辑门及其故障树的仿真方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Abramovici et al. | Critical path tracing-an alternative to fault simulation | |
| US7836366B2 (en) | Defect localization based on defective cell diagnosis | |
| US4716564A (en) | Method for test generation | |
| US5390193A (en) | Test pattern generation | |
| Veneris et al. | Fault equivalence and diagnostic test generation using ATPG | |
| Agrawal et al. | Fault collapsing via functional dominance | |
| US5410552A (en) | Method and apparatus for generating test sequence | |
| Sandireddy et al. | Diagnostic and detection fault collapsing for multiple output circuits | |
| US6721914B2 (en) | Diagnosis of combinational logic circuit failures | |
| JPH06102321A (ja) | 論理回路の故障シミュレーション方法 | |
| EP0151694B1 (en) | Logic circuit with built-in self-test function | |
| Jones et al. | Automatic test generation methods for large scale integrated logic | |
| US5483543A (en) | Test sequence generation method | |
| Corno et al. | Improving topological ATPG with symbolic techniques | |
| JPS63140969A (ja) | 試験容易化方式 | |
| Chakravarty et al. | Diagnostic simulation of stuck-at faults in combinational circuits | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| Seshadri et al. | Accelerating diagnostic fault simulation using z-diagnosis and concurrent equivalence identification | |
| JP3218294B2 (ja) | 論理集積回路 | |
| JPH0611543A (ja) | 検査系列生成方法および検査系列生成装置 | |
| JP3548336B2 (ja) | テスト生成装置およびテスト生成方法 | |
| JPH06138183A (ja) | Ｌｓｉ故障診断用テストパタン作成方式 | |
| JP2990813B2 (ja) | 故障シミュレーション方法 | |
| JPH1183945A (ja) | 論理回路の故障診断方式 | |
| JPS6375576A (ja) | 集積回路の故障検出装置 |