JPH06103885B2 - 通信制御装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数の機器を接続し相互に情報の伝達を行う
ことを可能とする通信制御装置の同期制御に関するもの
である。

従来の技術 第４図〜第７図を用いて従来の技術について説明する。
第４図は、本発明が適用されるネットワークの一構成例
を示す図、第５図は、本発明に関わる通信制御装置の一
構成例を示す図、第６図は、従来のホームバス制御チャ
ネル上で同期制御による信号波形を示す図、第７図は、
第６図に示す同期処理時の衝突検出点と伝送路上の遅延
の関連を示す図である。ホームバス制御チャネル上の通
信仕様では、同期回復監視時間が存在し、その期間に、
送信すべき電文を保持している通信制御装置は、他の通
信制御装置からの送信開始を検出した場合、その信号に
同期させて送信を開始できる。第４図に示すようなネッ
トワークにおいて、端末〔Ａ〕41と端末〔Ｂ〕42間の伝
送路上の遅延をαとし、端末〔Ｂ〕42が同期回復監視時
間に他端末からの信号を検出して自己のスタートビット
を送信するまでに要する時間をβとする。第６図におい
て、（61）は端末〔Ａ〕41の制御チャネルへの出力パル
ス波形を、（62）は端末〔Ａ〕41の制御チャネルからの
入力パルス波形を、（63）は端末〔Ｂ〕42の制御チャネ
ルからの入力パルス波形を、（64）は端末〔Ｂ〕42の制
御チャネルへの出力パルス波形を示す。端末〔Ａ〕41の
出力が、同期回復期間中で送信電文を保持している端末
〔Ｂ〕42へ入力されるまでの時間T1は、バス上遅延のα
時間である。端末〔Ｂ〕42では入力を検出後、T2時間
（β時間）経過後に自分も電文を送信開始する。この端
末〔Ｂ〕42からの送信が端末〔Ａ〕41に届き、衝突が起
こるまでにさらにT3時間（バス上遅延のα時間）が経過
する。このため、端末〔Ａ〕41で、端末〔Ｂ〕42との衝
突を検出できるのは、T4の期間（送信開始〔２α＋β〕
時間後から、〔L/2−（２α＋β）〕時間の間。但し、
Ｌは１ビット長であり、ホームバスシステムの場合、パ
ルス波形はDUTY50％であるため、パルス出力期間はL/2
となる。）である。一方、端末〔Ｂ〕42で、端末〔Ａ〕
41との衝突を検出できるのは、送信開始直後からT5時間
（〔L/2−（α＋β）〕時間）の間である。この関係
は、T4＝T9,T5＝T10というように、以後の全てのビット
で同様に出現する。衝突検出点をＰとして、α，β,P間
の上記関係を式で示すと次のようになる。

２α＋β≦Ｐ≦L/2 …… ０≦Ｐ≦L/2−（α＋β） …… また、同時に送信を開始した場合は、相互にα時間の遅
延が生じるため、〔α≦Ｐ≦L/2〕となるが、これは、
上記の式に含まれる。電文の受信においても、上記内容
を考慮してビット検出点を設定しないと、バス上の電文
を正確に受信できない状態が発生する。このため、上記
，から、送信時の衝突検出点、及び受信時のビット
検出点Ｐの範囲として次の式が成立する。

２α＋β≦Ｐ≦L/2−（α＋β） …… 他端末からの信号を検出して自己のスタートビットを送
信するまでに要する時間βは、送受信制御処理部での処
理内容や制御処理部を構成するマイクロコンピュータの
性能により値にばらつきが生じる。ホームバスシステム
のように、安価な家庭用の製品を対象とする機器の場合
には、高性能，高価格のものよりは、規格限度内で低価
格のものが選択される。こうしたことから、ホームバス
システムの規格では、このβの値の最大値として、L/8
を指定している。このことから、Ｐの範囲として次の式
が成立する。

２α＋L/8≦Ｐ≦（３×Ｌ）/8−α …… この式におけるＰとαの関係を図示したものが第７図で
の斜線部分である。ホームバスの規格では、このＰの値
としてL/4を指定している。Ｐの値がL/4である場合のバ
ス上の遅延の範囲は、第６図から明らかなようにL/16以
下となる。ホームバスシステムの場合Ｌ≒104μsecであ
ることからα≦6.5μsecとなる。現状では、このバス上
遅延の6.5μsecという値は必ずしも十分とは言えず、ホ
ームバスシステムと同様の通信仕様をホームバスシステ
ムより高位のスーパーバスシステムへと適用する場合を
考えると、ケーブル長や接続台数の拡大等によりこの遅
延の値は増大し、現在の通信制御装置ではそのままの形
での対応はできない。また、Ｐ点の最大は（３×Ｌ）/8
≒（L/4＋L/8）であり、検出余裕は、約13μsecであ
る。この値は、４ビットや８ビットのマイコンでは数ス
テップ分の処理時間であり、Ｐ点をタイマの割り込み等
で検出するような場合には、ぎりぎりの性能といえる。
このため、通信制御装置の制御処理部とアプリケーショ
ン制御をマイクロコンピュータで安価に構成したい場合
には、内部処理仕様が複雑となる。

発明が解決しようとする課題 本発明は、従来例で示したような、ホームバスシステム
で使用するような安価な通信制御装置に拡張性を持た
せ、内部処理仕様の面でも性能を向上させることを課題
とするものである。

課題を解決するための手段 前記した課題を解決するために、情報を送受信する通信
制御装置を備えた端末が複数接続されたシステムにおけ
る通信制御装置の同期制御処理部を、他端末からの同期
キャリア（スタートパルス）検出時に送信する自己同期
キャリア（自己スタートパルス）幅を内部処理時間の分
だけ短くするとともに、自己同期キャリア（自己スター
トパルス）出力前に一定時間伝送路上の同期キャリアを
確認し、定まった形式のキャリアでない場合には、出力
する自己同期キャリア（自己スタートパルス）幅を短く
することなく定まった長さの同期キャリアを送信するよ
うに構成する。

作用 本発明は、上記した構成により、通信制御装置の同期制
御に余裕を持たせることができ、同様の通信仕様に従う
より大きな規模のシステムへの適用が容易となったり、
内部処理に余裕ができることから、より複雑なアプリケ
ーションを必要とする端末への適用も可能となるといっ
た作用を有するものである。

実施例 第１図〜第５図とともに本発明による実施例について説
明する。

第１図は、ホームバス制御チャネル上での本発明による
同期制御時の信号波形の一例を示す図、第２図は、第１
図に示す同期処理時の衝突検出点と伝送路上の遅延の関
連を示す図、第３図は、本発明による同期制御時に正常
でない同期キャリアを検出した際の信号波形の一例を示
す図、第４図は、本発明が適用されるネットワークの一
構成例を示す図、第５図は、本発明に関わる通信制御装
置の一構成例を示す図である。従来例の説明でも述べた
が、ホームバス制御チャネル上の通信仕様では、同期回
復監視時間が存在し、その期間に送信すべき電文を保持
している通信制御装置は、他の通信制御装置からの送信
開始を検出した場合、その信号に同期させて送信を開始
できる。第４図に示すようなネットワークにおいて、端
末〔Ａ〕41と端末〔Ｂ〕42間の伝送路上の遅延をαと
し、端末〔Ｂ〕42が同期回復監視時間に他端末からの信
号を検出して自己のスタートビットを送信するまでに要
する時間をβとする。第１図において、（11）は端末
〔Ａ〕41の制御チャネルへの出力パルス波形を、（12）
は端末〔Ａ〕41の制御チャネルからの入力パルス波形
を、（13）は端末〔Ｂ〕42の制御チャネルからの入力パ
ルス波形を、（14）は端末〔Ｂ〕42の制御チャネルへの
出力パルス波形を示す。端末〔Ａ〕41の出力が、同期回
復期間中で送信電文を保持している端末〔Ｂ〕42へ入力
されるまでには、バス上の遅延のt1時間（α時間）かか
る。端末〔Ｂ〕42では入力を検出後、t2時間（β時間）
経過後に自分も電文を送信開始する。この端末〔Ｂ〕42
からの送信が端末〔Ａ〕41に届き、衝突が起こるまでに
さらにt3（α時間）が経過する。この時、端末〔Ｂ〕42
では、競合処理による出力であることを検出し、スター
ト時のパルスの幅を、単独で送信する際の幅よりβだけ
短いものとして送出する（t5）。このため、次のビット
からは、端末〔Ｂ〕42ではビットの全範囲で衝突の確認
が可能であり、端末〔Ａ〕41ではビットの開始から２α
時間以後、L/2の時点までで衝突の確認が可能となる。
衝突検出点をＰとして、上記の関係を式で示すと次のよ
うになる。

２α≦Ｐ′≦L/2 ……′ ０≦Ｐ′≦L/2 ……′ また、同時に送信を開始した場合は、相互にα時間の遅
延が生じるため、〔α≦Ｐ′≦L/2〕となるが、これ
は、上記の式に含まれる。電文の受信においても、上記
内容を考慮してビット検出点を設定しないと、バス上の
電文を正確に受信できない状態が発生する。このため、
上記′，′から、送信時の衝突検出点、及び受信時
のビット検出点Ｐ′の範囲として次の式が成立する。

２α≦Ｐ′≦L/2 ……′ この式におけるＰ′とαの関係を図示したものが第２図
で網掛けをした部分である。ホームバスの規格では、こ
のＰの値としてL/4を指定している。Ｐ′の値が4/Lであ
る場合のバス上の遅延の範囲は、第２図から明らかなよ
うに3L/64以下となる。ホームバスシステムの場合Ｌ≒1
04μsecであることからα≦10μsecとなる。従来では、
このバス上遅延の値は6.5μsecであった。伝送路として
同軸ケーブルを採用した場合、この遅延の差約3.5μsec
（10μsec−6.5μsec）は、ケーブル長約350mに相当
し、通信制御装置を何ら変更することなくより大きなシ
ステムへの適用が可能となり、容易となる。また、Ｐ′
点の最大は（７×Ｌ）/16≒（L/4＋3L/16）であり、検
出余裕は、約19.5μsecである。従来の仕様によれば約1
3μsecであり、6.5μsec余裕ができたことになる。これ
により、制御処理部に、４ビットや８ビットのマイコン
を用いた場合でも、余裕が出てくるために、通信制御装
置の制御処理部とアプリケーション制御をマイクロコン
ピュータで容易に、且つ安価に構成することが可能とな
る。

また、本発明によれば、同期キャリアの出力幅を故意に
短くしているために、もし、正常な同期キャリアを検出
した場合でない場合には、第３の通信制御装置の受信は
正常に行われなくなってしまう。例えば、第３図に示す
ように、同期キャリアの入力検出後t1＋t2時間の経過の
後に自己同期キャリアを出力する直前に再度同期キャリ
アを確認し、正常なキャリアが無い場合には、改めて通
常の長さの同期キャリアを出力する。これにより、検出
した同期キャリアが異常であっても、正常な電文の送信
が可能となる。

発明の効果 本発明によれば、通信制御装置の同期制御に余裕を持た
せることができ、同様の通信仕様に従うより大きな規模
のシステムへの適用が容易となったり、内部処理に余裕
がでることから、より複雑なアプリケーションを必要と
する端末への適用も可能となるといった効果を有するも
のである。

【図面の簡単な説明】

第１図は、ホームバス制御チャネル上での本発明による
同期制御時の信号波形の一例を示す図、第２図は、第１
図に示す同期処理時の衝突検出点と伝送路上の遅延の関
連を示す図、第３図は、本発明による同期制御時に正常
でない同期キャリアを検出した際の信号波形の一例を示
す図、第４図は、本発明が適用されるネットワークの一
構成例を示す図、第５図は、本発明に関わる通信制御装
置の一構成例を示す図、第６図は、従来のホームバス制
御チャネル上で同期制御による信号波形を示す図、第７
図は、第５図に示す同期処理時の衝突検出点と伝送路上
の遅延の関連を示す図である。

Claims (2)

【特許請求の範囲】
1. 【請求項１】情報の送受信を制御する通信制御装置を有
   する複数の端末が接続されたシステムにおいて、 電文送信時の同期処理期間に伝送路上に同期キャリア
   （スタートパルス）を検出時、前記同期キャリアに同期
   させて送信開始を制御し、かつ前記自己同期キャリア
   （自己スタートビットパルス）幅を内部処理時間分短く
   して送信する同期制御処理部を有することを特徴とする
   通信制御装置。
2. 【請求項２】自己同期キャリア送信前に一定時間、伝送
   路上の同期キャリアを検知し、検知された同期キャリア
   が所定の形式のキャリアでないときは、出力する自己同
   期キャリア幅を短くすることなく所定の長さの自己同期
   キャリアを送信する同期制御処理部を設けたことを特徴
   とする請求項１記載の通信制御装置。