JPH0610410Y2 - 電源オフ検出回路 - Google Patents

Description

【考案の詳細な説明】 （技術分野） 本考案は、電子機器の電源オフを検出して、電子機器の
被制御回路へ制御信号を出力する電源オフ検出回路に関
する。

（従来技術） 一般的に、電子機器は、その電源をオフしても、瞬時的
には動作を停止せず、電源電圧が０レベルまたは０レベ
ル近くまで減衰するまでのわずかな期間、その動作を継
続するものである。

そして、従来、一般的に、前記の期間内に制御信号を出
力して電子機器における被制御回路を制御するように構
成している。

このような制御のために使用されるのが、電源オフ検出
回路である。即ち、電源オフによって、被制御回路の動
作に異常を来さないようにするためである。

第６図にこの種の従来の電源オフ検出回路を示す。この
電源オフ検出回路は、機械的に駆動されるものである。

第６図において、21は外部電源スイッチ、22は電子機器
23の電源スイッチ、24は電源スイッチ22に連動され、ア
ースされた電源オフ検出用スイッチ、25は抵抗26を介し
て電源オフ検出用スイッチ24に接続された直流電源であ
り、直流電源25，抵抗26および電源オフ検出用スイッチ
24が電源オフ検出回路27を構成している。

次に、この電源オフ検出回路27の動作を説明する。

電源スイッチ22がオンの状態では、電源オフ検出用スイ
ッチ24もオンであり、アースされているため、制御信号
出力端28からは制御信号の出力はない。

電源スイッチ22をオフすると、これに連動して電源オフ
検出用スイッチ24もオフとなる。従って、アースが解除
され、制御信号出力端28から制御信号が出力される。

しかしながら、このように機械的に駆動される電源オフ
検出用スイッチ24を有する従来例には、次のような問題
点がある。

即ち、電源スイッチ22，電源オフ検出用スイッチ24をオ
ンしたままの状態で、外部電源スイッチ21をオフにする
と、電子機器23に対する電源電圧が０レベルまで減衰す
るにもかかわらず、電源オフ検出用スイッチ24がオフに
ならないため、制御信号出力端28から制御信号が出力さ
れない。つまり、電子機器23に対する電源電圧のオフを
検出することができないという問題があった。

（考案の目的） 本考案は、このような事情に鑑みてなされたものであっ
て、電源電圧の減衰自体をピックアップすることによ
り、電子機器の電源スイッチのオフ、外部電源スイッチ
のオフのいずれに対しても、制御信号を出力することが
できるようにすることを目的とする。

（考案の構成） 本考案は、このような目的を達成するために、次のよう
な構成をとる。

本考案は、電子機器の電源オフを検出して、電子機器の
被制御回路へ制御信号を出力する電源オフ検出回路にお
いて、次のような構成をとる。

本考案の電源オフ検出回路は、正電圧供給用の正電圧電
源回路と、負電圧供給用の負電圧電源回路と、スイッチ
ング回路とを備えた構成であり、負電圧電源回路の時定
数は正電圧電源回路の時定数よりも小さく設定されてお
り、スイッチング回路は、電源オフに伴って正・負両電
圧電源回路の両出力電圧がグランドレベルに収束すると
き、これを検出して、制御信号を出力するものであると
ともに、スイッチング回路は、正・負両電圧電源回路の
両出力電圧の偏差が所定以上のときには導通する一方、
電源オフに伴う負電圧電源回路の負の出力電圧の急速な
上昇に応答して非導通になる第１のトランジスタと、第
１のトランジスタが導通状態だとそのコレクタ電圧をグ
ランドレベル未満に、また、第１のトランジスタが非導
通状態だとそのコレクタ電圧をグランドレベル以上に制
御するダイオードと、第１のトランジスタのコレクタ電
圧がグランドレベル未満のときに非導通となる一方、第
１のトランジスタのコレクタ電圧がグランドレベル以上
のときに導通して、自身のコレクタ電圧をグランドレベ
ルとする第２のトランジスタとを有するものである。

この構成による作用は、次の通りである。

電源がオフになると、正電圧電源回路の出力電圧はグラ
ンドレベルへ向けて減衰する一方、負電圧電源回路の出
力電圧はグランドレベルへ向けて上昇することになる。
つまり、本考案は、この正・負両出力電圧のグランドレ
ベルへの収束作用を利用している。

すなわち、電源オフ時には、スイッチング回路の第１の
トランジスタのコレクタ電圧が正電圧のあるレベルまで
急上昇してから、正電圧電源回路の出力電圧の減衰に応
じて減衰する。また、スイッチング回路の第２のトラン
ジスタのコレクタ電圧は正電圧電源回路の出力電圧の減
衰に応じて減衰する。

そして、第１のトランジスタのコレクタ電圧がグランド
レベル以上になると第２のトランジスタが導通してその
コレクタ電圧が一瞬にしてグランドレベルにおちる。ま
た、第１のトランジスタのコレクタ電圧がグランドレベ
ル未満になると第２のトランジスタが非導通となりその
コレクタ電圧が一瞬にして急上昇し、あとは正電圧電源
回路の出力電圧の減衰に応じて減衰する。

この動作は、電子機器の電源スイッチのオフや外部電源
スイッチのオフのいずれの場合であっても、同様に起こ
る。つまり、前述の第２のトランジスタのコレクタ電圧
を、電子機器の被制御回路へ与える制御信号として利用
すれば、電源オフの検出を迅速かつ正確に行えるように
なる。

（実施例） 以下、本考案を図面に示す実施例に基づいて詳細に説明
する。第１図は本考案の実施例に係る電源オフ検出回路
の回路図である。

この電源オフ検出回路１は、電源電圧減衰検出回路２
と、反転増幅回路３と、負電圧電源回路４とから構成さ
れている。

５は正電圧電源回路、６は外部電源、７は電子機器（図
示せず）における被制御回路である。

電源電圧減衰検出回路２は、スイッチング素子としての
トランジスタＱ１と、ダイオードＤ１と、抵抗Ｒ１，Ｒ
２とから構成されている。トランジスタＱ１のコレクタ
は、抵抗Ｒ１を介して正電圧電源回路５の出力端子に接
続され、ベースは、アースされ、エミッタは、抵抗Ｒ２
を介して負電圧電源回路４の出力端子に接続されてい
る。ダイオードＤ１のアノードは、アースされ、カソー
ドは、トランジスタＱ１のコレクタに接続されている。

反転増幅回路３は、スイッチング素子としてのトランジ
スタＱ２と、抵抗Ｒ３，Ｒ４とから構成されている。ト
ランジスタＱ２のベースは、抵抗Ｒ３を介してトランジ
スタＱ１のコレクタに接続され、コレクタは抵抗Ｒ４を
介して正電圧電源回路５の出力端子に接続され、エミッ
タは、アースされている。

反転増幅回路３におけるトランジスタＱ２のコレクタが
被制御回路７の入力端子に接続されている。

この実施例の場合、トランジスタＱ１を有する電源電圧
減衰検出回路２およびトランジスタＱ２を有する反転増
幅回路３が、考案の構成にいうスイッチング回路８を構
成している。即ち、スイッチング回路８は、正電圧電源
回路５の出力電圧が所定レベルまで減衰する期間内に、
その出力電圧の所定量以上の減衰に基づいて駆動され、
制御信号を出力するものである。

正電圧電源回路５の減衰特性の時定数をτ_１、負電圧電
源回路４の負電圧の減衰特性の時定数をτ_２とすると、
τ_１＞＞τ_２に設定されている。

次に、この実施例の動作を第２図のタイムチャートに基
づいて説明する。

第２図の（Ａ）は正電圧電源回路５の出力電圧、（Ｂ）
は負電圧電源回路４の出力電圧、（Ｃ）はトランジスタ
Ｑ１のコレクタ電圧、（Ｄ）はトランジスタＱ２のコレ
クタ電圧をそれぞれ表す。

時刻ｔ_０以前では、電源がオン状態にある。この電源
オンの状態では、正電圧電源回路５および負電圧電源回
路４の出力電圧は、それぞれ一定電圧を維持している。

トランジスタＱ１のベース電圧は、０〔Ｖ〕であり、負
電圧であるエミッタ電圧よりも高いため、トランジスタ
Ｑ１は導通している。この状態で、トランジスタＱ１の
コレクタ電圧は、負電圧（−０．７〔Ｖ〕）となってい
る。

トランジスタＱ２については、トランジスタＱ１のコレ
クタ電圧が負電圧であり、トランジスタＱ２のエミッタ
電圧が０〔Ｖ〕であるため、トランジスタＱ２はオフ状
態である。

従って、被制御回路７に対しては、正電圧電源回路５の
出力電圧が、抵抗Ｒ４によって電圧降下された電圧、即
ち、トランジスタＱ２のコレクタ電圧が入力されてい
る。

時刻ｔ_０において、電源がオフされたとする。

正電圧電源回路５の出力電圧は大きな時定数τ_１で減衰
を開始する。負電圧電源回路４の出力電圧は小さな時定
数τ_２で上昇を開始する。

負電圧電源回路４の出力電圧の急速な上昇によって、ト
ランジスタＱ１のベース・エミッタ間電圧がトランジス
タＱ１のオン電圧よりも低くなった時刻ｔ_１において、
トランジスタＱ１がオフする。

トランジスタＱ１がオフした時刻ｔ_１以降において、
トランジスタＱ１のコレクタ電圧は、一旦、負電圧から
正電圧のあるレベルまで急上昇したのち、正電圧電源回
路５の出力電圧の減衰に従って時定数τ_１で減衰する。

トランジスタＱ１のコレクタ電圧が一定電圧Ｖ_ｔに達
した時刻ｔ_２において、トランジスタＱ２がオンする。
時刻ｔ_０〜ｔ_２の期間においては、トランジスタＱ２
は、オフ状態を維持しているため、トランジスタＱ２の
コレクタ電圧、即ち、被制御回路７への入力電圧は、正
電圧電源回路５の減衰状態に従って時定数τ_１で減衰す
る。

時刻ｔ_２において、トランジスタＱ２がオンすると、そ
のコレクタ電圧、即ち、被制御回路７の入力端子に印加
される電圧は、急激に０〔Ｖ〕となる。

トランジスタＱ１のコレクタ電圧は、前述のように急
上昇したのち、正電圧電源回路５の出力電圧の減衰の時
定数τ_１で減衰していくが、このコレクタ電圧が前記の
一定電圧Ｖ_ｔ以下となった時刻ｔ_３において、トランジ
スタＱ２がオフする。従って、トランジスタＱ２のコレ
クタ電圧、即ち、被制御回路７に対する入力電圧は、正
電圧電源回路５の出力電圧が、抵抗Ｒ４によって電圧降
下された電圧に切換わる。

時刻ｔ_３以降、トランジスタＱ２のコレクタ電圧（被制
御回路７への入力電圧）は、正電圧電源回路５の出力電
圧の減衰の時定数τ_１で減衰していく。

被制御回路７を制御するのに必要な最低電圧をＶ_０と
し、トランジスタＱ２のコレクタ電圧が電圧Ｖ_０まで低
下した時刻をｔ_４とする。

被制御回路７に対する制御信号としては、時刻ｔ_２から
時刻ｔ_４までの期間において、被制御回路７に入力され
るトランジスタＱ２のコレクタ電圧を利用することがで
きる。

即ち、時刻ｔ_２における立ち下がり、時刻ｔ_３における
立ち上がり、期間ｔ_２〜ｔ_３におけるロウレベル、期間
ｔ_３〜ｔ_４におけるハイレベルの各信号のうちの１つ以
上を利用できる。

次に、別の実施例を第３図に基づいて説明する。第３図
は電源オフ検出回路の回路図である。

コンパレータＣＯＭの電源端子に印加された正の直流電
圧Ｖcc_１が抵抗Ｒ５，Ｒ６によって分圧され、この分圧
抵抗Ｒ５，Ｒ６の接続点がコンパレータＣＯＭの負入力
端子に接続されている。コンパレータＣＯＭの正入力端
子に、直流基準電圧Ｖcc_２が印加されている。コンパレ
ータＣＯＭの出力端子は、図示しない被制御回路に接続
されている。

この実施例の場合、コンパレータＣＯＭ，分圧抵抗Ｒ
５，Ｒ６およびコンパレータＣＯＭの正入力端子に印加
される直流基準電圧Ｖcc_２の直流電源（図示せず）が、
考案の構成にいうスイッチング回路８ａを構成してい
る。

この実施例の動作を第４図に基づいて説明する。

時刻Ｔ_０以前では、電源がオンであり、直流電圧Ｖcc_１
が定常状態になっているとする。その状態では、コンパ
レータＣＯＭの負入力端子に印加される入力電圧Ｖcc_３
が直流基準電圧Ｖcc_２よりも低いため、コンパレータＣ
ＯＭの出力端子は、“Ｈ”レベルとなっている。

時刻Ｔ_０において、電源をオフすると、直流電圧Ｖc
c_１，入力電圧Ｖcc_３およびコンパレータＣＯＭの出力
電圧が大きな時定数τ_１で減衰し始める。また、直流基
準電圧Ｖcc_２が時定数τ_２よりも小さな時定数τ_２で減
衰し始める。

時刻Ｔ_１において、入力電圧Ｖcc_３が直流基準電圧Ｖcc
_２に達すると、コンパレータＣＯＭの出力電圧が瞬時に
“Ｌ”レベルまで立ち下がり、被制御回路に対する出力
電圧がなくなる。このコンパレータＣＯＭの出力電圧の
立ち下がりを、被制御回路の制御信号として利用する。

次に、第１図あるいは第３図の電源オフ検出回路を使用
した被制御回路７の具体例について、第５図に基づいて
説明する。

被制御回路７は、入力信号デジタル処理回路９，10と、
ラッチ回路11とから構成されている。

入力デジタル回路は、入力信号デジタル処理回路９，10
に入力され、デジタル処理を受ける。デジタル処理後の
信号は、ラッチ回路11により、ある一定の条件でラッチ
され、ロックされた出力デジタル信号として出力され
る。

電源をオフした直後に再度、電源をオンにした場合につ
いて説明する。

入力信号デジタル処理回路９，10およびラッチ回路11の
電源電圧が減衰し、入力信号デジタル処理回路９，10お
よびラッチ回路11のうちのいずれか一つが先に動作停止
状態あるいは異常動作の状態となる。

もし、ラッチ回路11のみが動作を停止し、ラッチを解除
した段階で再度、電源がオンになると、入力デジタル信
号が入力信号デジタル処理回路９，10によって処理され
た信号は、ある一定条件のもとに再度、ラッチされるの
で問題はない。

しかしながら、もし、入力信号デジタル処理回路10のみ
が動作を停止し、ランダム状態になった段階で再度、電
源がオンになると、入力デジタル信号は、そのランダム
状態においてラッチされることになる、異常事態が発生
する。従来の電源オフ検出回路では、このような異常事
態の発生を防止する対策がとられていなかった。

ところが、本考案の電源オフ検出回路を使用して、この
電源オフ検出回路をラッチ回路11の制御に用いると、電
源がオフとなったときに、強制的，優先的にラッチ回路
11の動作を停止させることにスイッチング回路８の制御
信号（第２トランジスタＱ２のコレクタ電圧）を利用す
ることができる。従って、再度、電源がオンになった場
合、上記のようにランダム状態においてラッチされると
いう事態が発生しない。即ち、入力デジタル信号が入力
信号デジタル処理回路９，10によって処理された信号
を、ある一定条件のもとに再度、ラッチすることにな
り、問題は生じない。

（考案の効果） 以上説明したように、本考案では、電子機器の電源スイ
ッチのオフや外部電源スイッチのオフのいずれの場合で
も、正・負二つの出力電圧が０Ｖへ収束するようにして
いるとともに、電源オフ時における収束初期の段階で電
子機器の被制御回路に対してグランドレベルの制御信号
を与えるようにしている。つまり、電子機器の電源スイ
ッチのオフや外部電源スイッチのオフのいずれの場合で
も、電源オフを迅速かつ正確に検出して、電子機器の被
制御回路に対して制御信号を出力することができる。こ
れにより、電子機器の被制御回路が異常事態に陥るのを
防止できるようになる。しかも、本考案の電源オフ検出
回路は、正・負二つの電圧電源回路と、二つのトランジ
スタおよびダイオードからなるスイッチング回路との簡
単な構成としているから、安価で市場に投入できるよう
になる。特に、二つのトランジスタの動作基準電圧とし
てグランドレベルを採用しているから、コンパレータな
どの高価な基準電圧発生装置を用いずに済んで安価に構
成できる他、このような基準電圧発生装置では心配され
る部品ばらつきや部品不良による偏位が全くないなど安
定性および信頼性を高くできるようになる。

【図面の簡単な説明】

第１図および第２図は本考案の実施例に係り、第１図は
電源オフ検出回路の回路図、第２図はタイムチャート、
第３図および第４図は本考案の別の実施例に係り、第３
図は電源オフ検出回路の回路図、第４図はタイムチャー
ト、第５図は電源オフ検出回路を利用した被制御回路の
ブロック図、第６図は従来の電源オフ検出回路の回路図
である。 １…電源オフ検出回路 ２…電源電圧減衰検出回路 ３…反転増幅回路 ８…スイッチング回路 ８ａ…スイッチング回路 Ｑ１…トランジスタ Ｑ２…トランジスタ ＣＯＭ…コンパレータ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】電子機器の電源オフを検出して、電子機器
   の被制御回路(7)へ制御信号を出力する電源オフ検出回
   路であって、 正電圧供給用の正電圧電源回路(5)と、負電圧供給用の
   負電圧電源回路(4)と、スイッチング回路(8)とを備え、 負電圧電源回路(4)の時定数は正電圧電源回路(5)の時定
   数よりも小さく設定されており、 スイッチング回路(8)は、電源オフに伴って正・負両電
   圧電源回路(5,4)の両出力電圧がグランドレベルに収束
   するとき、これを検出して、制御信号を出力するもので
   あるとともに、 スイッチング回路(8)は、正・負両電圧電源回路(5,4)の
   両出力電圧の偏差が所定以上のときには導通する一方、
   電源オフに伴う負電圧電源回路(4)の負の出力電圧の急
   速な上昇に応答して非導通になる第１のトランジスタ(Q
   1)と、 第１のトランジスタ(Q1)が導通状態だとそのコレクタ電
   圧をグランドレベル未満に、また、第１のトランジスタ
   (Q1)が非導通状態だとそのコレクタ電圧をグランドレベ
   ル以上に制御するダイオード(D1)と、 第１のトランジスタ(Q1)のコレクタ電圧がグランドレベ
   ル未満のときに非導通となる一方、第１のトランジスタ
   (Q1)のコレクタ電圧がグランドレベル以上のときに導通
   して、自身のコレクタ電圧をグランドレベルとする第２
   のトランジスタ(Q2)とを有するものである、ことを特徴
   とする電源オフ検出回路。