JPH06104196A

JPH06104196A - 半導体装置の作製方法

Info

Publication number: JPH06104196A
Application number: JP3283981A
Authority: JP
Inventors: Kouyuu Chiyou; 宏勇張
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1991-10-04
Filing date: 1991-10-04
Publication date: 1994-04-15

Abstract

(57)【要約】（修正有）【目的】簡便な工程で選択的に異なる不純物を異なる
領域にドーピングする方法。【構成】一導電型を付与する不純物を含有した雰囲気
に維持された真空シャンバー１１内において、高い精度
を有するＸＹＺステージ１４上に設置されたドーピング
をされる試料である半導体１９に石英窓１３を通してレ
ーザー光を照射し、パターンが形成されたマスク１６に
レーザー光を通すことによって、試料である半導体１９
の選択的に一導電型を付与する不純物をドーピングす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＯＳ型半導体装置、
ＣＭＯＳ型半導体装置等の半導体装置の作製工程におい
て必要となる半導体への局部的な不純物のドーピング技
術に関するものであって、簡便な工程で選択的に異なる
不純物を異なる領域に選択的にドーピングすることがで
きる技術を提供するものである。

【０００２】

【従来の技術】ＭＯＳＦＥＴやＣＭＯＳ形素子等の半導
体装置を作製しようとする際には、半導体の局部に選択
的に一導電型を付与する不純物を添加して抵抗率を部分
的に制御する工程が不可欠である。

【０００３】従来のプロセスにおいては、先ず半導体表
面上に不純物の侵入を防ぐためのシールド膜を形成し、
その後フォトリソグラフィー工程によってドーピングを
しようとする領域のシールド膜を除去してマスクを形成
し、しかる後に熱拡散またはイオン打ち込み法によって
必要とする不純物のドーピングを行っていた。

【０００４】

【発明が解決しようとする手段】以上のような従来の工
程において用いられていたドーピング法においては、以
下に記載するような問題をあった。

【０００５】（１）熱拡散法によって不純物を半導体中
にドーピングさせようとする場合、高温プロセスが必要
であるという問題がある。例えば、シリコン半導体を例
にとると、試料であるシリコン半導体を１０００〜１２
００度に加熱する必要があり、高密度ＩＣに要求される
浅い不純物層を形成することが難しく、また高温プロセ
スによる不純物の再分布や欠陥などが問題であった。

【０００６】（２）イオン打ち込み法による不純物のド
ーピング方法においては、不純物の活性化並びに欠損回
復のために６００度〜９５０度の温度で後熱処理が必要
であるため、上記（１）で述べた熱拡散法と同様な問題
が生じていた。

【０００７】また、上記（１），（２）において述べた
熱拡散法とイオン打ち込み法に共通な問題として、いず
れも６００度をはるかに越える高温プロセスが必要であ
るという点が問題となる。例えば近年注目されているア
クティブマトリックス型の液晶表示装置の場合、ガラス
基板上にＭＯＳ型薄膜トランジスタ（ＴＦＴ）を構成す
るので、耐熱温度が約６００〜７００度である安価なガ
ラス基板を用いた場合、上記熱拡散法とイオン打ち込み
法をプロセスに用いることは困難であった。

【０００８】さらに、選択的にドーピングを行おうとす
る場合には、前述のごとくマスクを形成しなければなら
ず、この工程においてフォトリソグラフィー工程が必要
となる。フォトリソグラフィー工程は複雑な工程を必要
としており、フォトリソグラフィー工程が原因で歩留り
が低下することはよく知られている。

【０００９】以上に述べたごとく、従来の不純物ドーピ
ング法においては、高温工程が必要であり、さらに選択
的なドーピイングを行うためにはフォトリソグラフィー
工程を必要とするマスクの形成工程が必要という作製上
の問題点があった。

【００１０】

【課題を解決すための手段】本発明は、上記の従来の不
純物ドーピング法における問題点を解決するために、一
導電型を付与する不純物を含有する雰囲気中に置かれた
半導体の表面にマスクを設置し、該マスクを通して半導
体表面に対してレーザー光を照射することによって、前
記半導体の局部領域に前記一導電型を有する不純物を拡
散させ、該領域の抵抗率を減少させることを特徴とする
半導体装置の作製方法と、異なる導電型を付与する不純
物を選択的にドーピングする方法において、ＰまたはＮ
型の導電型を付与する不純物を含有する雰囲気中に置か
れた半導体の表面にマスクを設置し、該マスクを通して
半導体表面に対してレーザー光を照射することによっ
て、前記半導体の第１の領域に前記一導電型を付与する
不純物を拡散させる工程と、該工程の後雰囲気をＮまた
はＰ型の導電型を付与する不純物を含有する雰囲気に切
り換え、かつ前記マスクの位置を変え該マスクを通して
前記半導体表面の対してレーザー光を照射することによ
って、前記半導体の第２の領域にＮまたはＰ型の導電型
を付与する不純物を拡散させる工程とを有することを特
徴とする半導体装置の作製方法である。

【００１１】上記本発明の構成において、一導電型を付
与する不純物とは、半導体がシリコンであるとしてＰ型
を付与するのであれば３価の元素を、Ｎ型を付与するの
であれば５価の元素のことをいう。一導電型を付与する
不純物を含有する雰囲気とは、導電型がＰ型であれば、
Ｐ型の導電型を付与する３価の不純物であるＢ（ボロ
ン）を含有する反応性気体のＰＨ₃を一般に用いること
ができる。また導電型がＮ型であれば、Ｎ型の導電型を
付与する５価の不純物であるＰ（リン）を含有する反応
性気体のＢ₂Ｈ₆を一般的に用いることができる。

【００１２】半導体としては、シリコン半導体を用いる
のが一般的であるが、他の半導体であってもよく、ドー
ピングをする不純物元素を含む雰囲気中でのレーザー光
の照射による半導体中への不純物の拡散という本発明の
基本的構成は、半導体の種類に限定されるものではな
い。また、半導体の結晶構造としては、単結晶であって
も非単結晶であってもよいことはいうまでもない。

【００１３】マスクとしては、石英板上にクロム等の高
融点金属でパターンを形成したものを用いることが適当
である。石英板はレーザー光を透過させるために必要で
あり、高融点金属でパターンを構成するのはレーザー光
によってパターンを溶融させないためである。よって、
レーザー光のエネルギー密度が低ければ、アルミ等を用
いてマスクを形成してもよい。

【００１４】レーザー光としては、ＸｅＦエキシマレー
ザー（波長３５１ｎｍ）、ＡｒＦエキシマレーザー（波
長１９３ｎｍ）、ＫｒＦエキシマレーザー（波長２４８
ｎｍ）等を用いることができる。レーザーの種類として
は、ピークパワーが大きく非照射面を極短時間の内に溶
融固化させるパルス発振型のエキシマレーザーが適当で
ある。

【００１５】本発明は、雰囲気中に含まれている不純物
元素がレーザー光の照射によって瞬間的に溶融した半導
体表面から半導体中へ拡散する現象を利用したものであ
るが、この方法の別の特徴として、不純物のドーピング
と不純物の活性化とを同時に行え、さらに半導体が非晶
質半導体の場合、非晶質半導体の多結晶化をも同時に行
えるという点を挙げることができる。

【００１６】本発明は、上記の現象を利用し、不純物の
ドーピングを選択的に行い、さらには異なる不純物のド
ピーングをフォトリソグフィー工程を経ずに連続してし
かも選択的に行うものである。本発明の構成を用いるこ
とによりＰチャネル型ＭＯＳ型トランジスタとＮチャネ
ル型ＭＯＳ型トランジスタを相補型に構成したＣＭＯＳ
型の半導体装置を従来より簡単な工程で形成することが
できるという特徴と有する。

【００１７】

【実施例】

〔実施例１〕本実施例は、シリコンゲートのＮチャネル
型ＭＯＳＦＥＴの作製工程において、本発明の構成であ
るレーザー光によるマスクを用いた選択的ドーピングを
行った例である。また、本明細書中において説明する実
施例は、全てシリコン半導体を用いた公知の半導体素子
である。

【００１８】まず、本実施例において用いるレーザード
ーピングシステムを図１に示す。図１において、１１は
真空チャンバーであり高真空排気系１２を備えている。
高真空排気系１２はロータリーポンプとターボ分子ポン
プを直列に接続し、真空チャンバー１１内の雰囲気を切
り換える時にいったん高真空に真空引きをし、真空チャ
ンバー１１内に不要な不純物の残留を極力防ぐようにし
てある。１７は反応性気体や希釈ガスの導入系であり、
ここから一導電型を付与する元素を含む反応性気体であ
るＰＨ₃やＢ₂Ｈ₆が導入される。また希釈ガスとして
は水素を用いることも可能である。さらに不活性気体で
ある窒素やアルゴンの導入系が必要に応じて設けられ
る。

【００１９】１３は、レーザー光をチャンバー１１の外
部から導入するために石英窓である。１４はＸＹＺステ
ージであり、図１に示すようにＸＹＺの３次元方向に１
μｍの制度で位置を制御することができるものである。
勿論さらに高い精度を有するＸＹＺステージまたはＸ−
Ｙステージを用いることはドーピングの精度を高めるた
めに有用である。１５はヒーターであり試料を所望の温
度に加熱するものである。１６はマスクであり石英板に
クロムでマスクパターン１０が形成してある。１８は照
射されるレーザー光であり、本実施例においてはＫｒＦ
エキシマレーザー（波長２４８ｎｍ）を用いた。１９は
試料であり、ドーピングを行おうとする試料である半導
体が設置される。

【００２０】図２（Ａ），（Ｂ）に本実施例であるＳｉ
ゲートＮチャンル型ＭＯＳトランジスタの基本的な作製
工程を示す。本発明の要旨は、不純物のドーピングに関
するものであり、電極の形成や絶縁膜そして配線等に関
しての構成や作製工程を何ら制限するものではないの
で、ここでは言及しない。

【００２１】図２にその作製工程を示すＳｉゲートＮチ
ャンル型ＭＯＳトランジスタは、基板２１としてＢ（ボ
ロン）が添加されたＰ型の単結晶シリコン基板を用い
た。これは普通のＳｉゲートＮチャンル型ＭＯＳ形トラ
ンジスタに用いられるのと同一である。この基板２１上
にゲート絶縁膜となる酸化珪素膜を公知の熱酸化法によ
ってによって１０００Å成膜し、さらにチャネル形成領
域にしきい値電圧を制御するために３価の不純物である
Ｂをイオン注入した。つぎにゲート電極となる多結晶シ
リコン膜または非晶質シリコン膜を熱ＣＶＤ法またはプ
ラズマＣＶＤ法で７０００Åの厚さに成膜する。そして
公知のフォトリソグラフィー工程によってパターニング
を行いゲート絶縁膜２２とゲート電極２３を同時に形成
した。ここまでは、従来の技術分野である。

【００２２】この状態でＮ型の導電型を有する不純物で
あるＰ（リン）を基板の所定の位置に拡散させるために
基板２１を水素で希釈されたＰＨ₃常圧雰囲気に維持さ
れた図１に示す真空チャンバー１１内に設置した。そし
て、マスク１６に対して図１に示すＸＹＺステージ１４
を用いて位置合わせを行い、レーザー光を照射してＰ元
素をマスクによってマスクされていない所定の領域にド
ーピングさせるとともにＰの活性化、さらにはゲート電
極２３が非晶質シリコンの場合はその多結晶化をも同時
に行った。そして、ソース領域２５，ドレイン領域２６
（もちろん逆でもよい）、そしてチャネル形成領域２４
を同時に形成した。ここで、抵抗率を制御するために
は、ドーピングの濃度を変化させるためにＰＨ₃ガスの
希釈率あるいは雰囲気の圧力を変化させるか、レーザー
光の照射回数並びにレーザー光のパワー密度を変化させ
ればよい。具体的には、ドーピングガスの希釈率を高
く、または雰囲気の圧力を低く、またはレーザー光のパ
ワー密度を低くすればドーピングの濃度は低くなる。そ
してこの条件を逆にすればドーピングの濃度は高くなる
ことになる。

【００２３】この工程においては、ゲート下のチャネル
形成領域２４とその両サイドのソース２５並びにドレイ
ン２６領域は、セルフアライン（自己整合的）に形成さ
れるので、マスク１６の位置合わせの制度は数μｍの許
容範囲で許される。すなわち、一直線に並んでいるソー
ス，ドレイン領域とゲート電極部分にレーザー光が照射
されるようにマスクを設置すればよいことになる。なお
チャネル長は５μｍであるが、本発明の構成が適用でき
る微細加工の許容限度は、ＸＹＺステージ１４の動作精
度によって制限されることになる。

【００２４】後の工程は、従来の技術を用いて層間絶縁
物、電極の形成、配線の形成をすることによってＭＯＳ
形トランジスタ図２（Ｂ）を完成させた。図２（Ｂ）に
おいて、２７は層間絶縁膜であり、２８はドレイン電
極、２９はソース電極であり、２９１は保護膜である。

【００２５】上記工程において、マスク１６と試料との
距離は２ｍｍ離した。これは、マスクと試料表面との間
にドーピングしようとする不純物元素を含む反応性気体
を存在させるためである。レーザー光の散乱や回折現象
を考えた場合、マスクと試料との間の間隔は、小さいほ
うがよいが、ほとんど隙間がないと反応性気体が侵入で
きず、ドーピングが効率よく行われないことになる。よ
って、マスクと試料の間隔は０．１ｍｍ〜５ｍｍ程度の
間隔が適当である。また、原寸大のマスクパターンでは
なく、拡大されたマスクパターンと光学系を用いて、マ
スクを通過したレーザー光を縮小することによってレー
ザー光にパターンを形成させ、所望のパターンにドーピ
ングを行ってもよい。

【００２６】また、レーザーを照射する際に試料を３０
０〜５００度程度に加熱することによりドーピングを効
率的に行うことができる。さらに本実施例においては、
特定の場所の抵抗率を変化させるために、一導電型を付
与する不純物であるＰ（リン）やＢ（ボロン）を用いた
が、特定の場所を絶縁化させるためにＮ（窒素）雰囲気
中でレーザー光の照射を行うことで、Ｎを特定の場所に
拡散させ部分的に絶縁化を行うことができる。もちろん
他の不純物として酸素気体や炭化物気体の雰囲気とする
ことによって酸素や炭素を選択的に制御された濃度でド
ーピングすることもできる。

【００２７】本実施例の構成をとることによって、フォ
トリソグラフィー工程によってマスクを形成することな
しに、しかも不要な部分に熱ダメージを与えることなく
選択的に効率よくドーピングをすることができ、Ｓｉゲ
ートＮチャネル型ＭＯＳ形トランジスタを得ることがで
きた。なお、本実施例においてドーピング時の雰囲気を
Ｂ₂Ｈ₆とすることによってＰチャンル型ＭＯＳＦＥＴ
のソース，ドレイン領域を形成することができることは
いうまでもない。

【００２８】また、ガラス基板上に設けられた非晶質シ
リコンＴＦＴや多結晶シリコンＴＦＴのソース並びにド
レイン領域を形成するのにも本実施例で説明したような
レーザー光を用いたドーピング技術を適用でき、ガラス
基板上のＴＦＴ（薄膜トランジスタ）作製の際に最も問
題となる熱ダメージの問題を解決することができ、高性
能なＴＦＴを得ることができる。

【００２９】〔実施例２〕本実施例は、ガラス基板上に
設けられたＮチャネル型ＭＯＳＴＦＴ（以下ＮＴＦＴと
記す）とＰチャネル型ＭＯＳＴＦＴ（以下ＰＴＦＴと記
す）を相補型に形成したＣ／ＴＦＴを作製する工程に本
発明の構成を利用した例を示す。なお、本実施例におい
て用いた半導体もシリコン半導体である。もちろんシリ
コン基板にＣＭＯＳ集積回路を形成する場合にも本実施
例で説明する不純物ドーピングの技術が適用できること
はいうまでもない。

【００３０】本実施例の作製工程を図３に示す。図３
（Ａ）は本実施例の完成上面図であり、ＰＴＦＴとＮＴ
ＦＴとをガラス基板上に相補形に設けたＣＭＯＳ構成の
素子が示されている。（以下Ｃ／ＴＦＴと記す）図３に
おいて、３９と３９２はＣ／ＴＦＴの入力配線であり、
３９３が出力配線であり、３９１がゲート電極配線であ
る。また３９４，３９５，３９６，３９７は電極と配線
とのコンタクトである。また、３１はＮＴＦＴのソース
領域であり、３５はゲート電極であり、３３はドレイン
領域である。そして、３６はＰＴＦＴのソース領域であ
り、３７はゲート電極であり、この下にゲート絶縁膜を
介してＰＴＦＴのチャネル形成領域が形成されている。
また、３８はドレイン領域である。

【００３１】図３（Ｂ）には、図３（Ａ）の点線ａ−ｂ
で示される部分の断面図が示されている。図３（Ｂ）に
示されているのは電極や配線そして層間絶縁膜等の形成
されていない極基本的な構成を有するＮＴＦＴの断面図
である。従って、図３（Ａ）で示されている入力配線３
９，３９２、出力配線３９３、ゲート電極配線３９１、
およびこれらのコンタクト３９６，３９７は、図３
（Ｂ）には示されていない。

【００３２】図３（Ａ）に示されているＰＴＦＴとＮＴ
ＦＴとの違いは、ソース，ドレイン領域についてであ
る。すなわち、図３におけるＮＴＦＴのソース領域３
１，ドレイン領域３３の導電型はＮ型であり、ＰＴＦＴ
のソース領域３６，ドレイン領域３８の導電型はＰ型で
あるという点についての違いである。

【００３３】またしきい値電圧を制御するためにチャネ
ル形成領域にＰＴＦＴであればＮ型の導電型を付与する
不純物を、ＮＴＦＴであればＰ型の導電形を付与する不
純物をドーピングする場合がある点においても異なって
いる。いずれにしてもドーピングの際に不純物の種類を
変えることで、ＰＴＦＴとＮＴＦＴは作り分けることが
でる。

【００３４】従来、ＰＴＦＴとＮＴＦＴを相補形に構成
したＣＭＯＳ構成のＴＦＴ（Ｃ／ＴＦＴを記す）回路を
形成するには、一方のＴＦＴに対して不純物のドーピン
グする間、他方のＴＦＴを酸化珪素膜や窒化珪素膜でマ
スクしなければならず、このマスクを形成し除去するの
に複雑な工程を必要としていた。

【００３５】本発明の構成は、図１に示すＸＹＺステー
ジ１４を移動させ、かつ真空チャンバー１１内の雰囲気
を変えることによってＰＴＦＴとＮＴＦＴを作り分ける
ことができるという特徴を有するものである。

【００３６】図３において、公知のシリコン半導体を用
いたＴＦＴ作製工程によってＮＴＦＴとなる部分を図３
（Ｂ）に示すような形状に形成する。この際、このＮＴ
ＦＴとなる部分と隣合わせてＰＴＦＴなる部分が図３
（Ｂ）と同様に形成されていることはいうまでもない。
ここで重要なのは、不純物ドーピングを行う前において
は、まだＰＴＦＴとＮＴＦＴとの区別はできないという
ことである。なお本実施例においてはチャネル形成領域
（ＮＴＦＴであれば３２で示される）への不純物ドープ
は行わないこととする。

【００３７】図４には、相並んだＴＦＴに対して実際に
不純物ドーピングを本発明の構成を用いて行う際のマス
クの位置関係を示す。ここで、図３の点線ａ−ｂで示さ
れる部分の断面図が図４（Ａ）に相当する。図４（Ａ）
はＮＴＦＴを形成する場合のマスクの設置位置であり、
図４（Ｂ）はＰＴＦＴを形成する場合のマスクの設置位
置である。なお、ここではマスクを設置するとしている
が、実際には試料である基板の方がＸＹＺステージによ
って移動し、マスクは固定されたままである。

【００３８】図４において、斜線で示す部分にクロムが
設けられており、この部分でレーザー光がマスクされ
る。また、図４には作図の関係でマスクの大きさが小さ
く書かれているが、実際はもっと大きいので、マスクに
対して試料を移動する前である図４（Ａ）と移動した後
である図４（Ｂ）の両者において、マスクの端とＴＦＴ
の位置関係をほぼ同じものとして示した。以下本実施例
におけるドーピング工程を説明する。

【００３９】先ず公知の工程を経ることにより、図３
（Ｂ）の形状を得たら、試料を図１に示す真空チャンバ
ー内に移動させ、いったん高真空に雰囲気を排気してか
ら雰囲気をＰＨ₃常圧雰囲気に切り換え、図４（Ａ）に
示すが如く所定の位置にレーザー光が照射されるように
マスクを設置する。そして、レーザー照射によってＮＴ
ＦＴとなる部分に対して実施例１と同様にしてＮ形の導
電形を付与する不純物であるＰ（リン）をドーピングす
る。図４に示されているように、ＮＴＦＴとなる部分
は、マスク（斜線部分）が形成されておらず、この部分
は石英板を透過してレーザー光が試料に照射される。

【００４０】つぎにいったん高真空に排気した後、図１
に示すＸＹＺステージを移動させ、図４（Ｂ）に示すが
如くマスクの位置すなわちドーピングを行うためにレー
ザー光を透過させるためのパターンを形成した部分を相
対的に試料のＰＴＦＴとなる部分に移動させる。そして
雰囲気をＢ₂Ｈ₆常圧雰囲気とし、上記ＮＴＦＴ作製の
場合と同様にしてレーザー光の照射を行い、ＰＴＦＴを
形成する。この際ＰＴＦＴ，ＮＴＦＴともに実施例１と
同様にセルフアラインに形成されるので、ＴＦＴが形成
される領域にマスクが合わせられれば、多少のマクス合
わせの誤差を許容できる点は有用である。また、本実施
例においてはドーピングガスを希釈しなかった。

【００４１】このようにして、マスクの位置を試料に対
して相対的に移動させ、かつ雰囲気を変えるだけで、Ｐ
ＴＦＴとＮＴＦＴを選択的に形成することができた。こ
の後は公知の工程によってＰＴＦＴの一方の出力とＮＴ
ＦＴの一方の出力すなわちドレイン同士をアルミ配線で
接続し図３における出力配線３９３を形成した。そし
て、ソース電極配線３９，３９２を形成し、さらにゲー
ト電極配線３９１を設けることによりＣ／ＴＦＴを完成
させた。

【００４２】上記にように本発明の構成をとることによ
って、従来はＣＭＯＳまたはＣ／ＴＦＴを形成するため
に一方のＴＦＴとなる部分をマスクする工程（フォトリ
ソグラフィー工程を含む）を必要としていたものを、極
めて簡単な工程ですますことができた。そして、このこ
とによって、従来の作製工程に比較して２回のフォトリ
ソグラフィー工程を省略することができ、しかもこの２
回のフォトリソグラフィー工程に相当する工程すなわち
ＰＴＦＴとＮＴＦＴを作製する工程を、同一真空チャン
バー内ですますことができるという高微細加工において
は極めて有用な効果を得ることができた。

【００４３】本実施例においては、一つのＣ／ＴＦＴを
形成する例を挙げたが、周期的にＣ／ＴＦＴが基板上に
構成されるのであれば、図４に示しようなマスクパター
ンが周期的に形成されたマスクを用い、それをずらして
レーザー照射を行えばよい。

【００４４】

【発明の効果】本発明の構成である一導電型を付与する
不純物の元素を含む雰囲気中で、レーザー光をマスクを
通して照射することによって、半導体の表面からマスク
パターンに応じた領域に選択的にドーピングを行うこと
ができ、特にＣＭＯＳまたはＮＴＦＴとＰＴＦＴを相補
型に設けたＣ／ＴＦＴを形成する場合、マスクの位置と
雰囲気を変えることで、Ｎチャネル型ＭＯＳ型トランジ
スタとＰチャネル型ＭＯＳ型トランジスタまたは、ＰＴ
ＦＴとＮＴＦＴを選択的に作り分けることができ、従来
のフォトリソグラフィー工程が原因であった欠陥を減ら
すことができた。

【図面の簡単な説明】

【図１】本発明を実施するためのレーザー照射装置を示
す。

【図２】実施例１で作製したＭＯＳ型トランジスタの作
製工程を示す。

【図３】実施例２で作製したＣ／ＴＦＴの作製工程と完
成図を示す。

【図４】実施例２におけるマスクの位置関係を示す。

【符号の説明】

１１真空チャンバー１２高真空排気系１７ガス導入系１３石英窓１４ＸＹＺステージ１５ヒータ１６マスク１０マスクパターン１８レーザー光１９試料２１基板２２ゲート絶縁膜２３ゲート電極２４チャネル形成領域２５ソース領域２６ドレイン領域２７層間絶縁膜２８ドレイン電極２９ソース電極２９１保護膜３９，３９２Ｃ／ＴＦＴの入力配線３９３Ｃ／ＴＦＴの出力配線３９１Ｃ／ＴＦＴのゲート配線３９４，３９５，３９６，３９７コンタクト３１ＮＴＦＴのソース領域３２ＮＴＦＴのチャネル形成領域３３ＮＴＦＴのドレイン領域３４ＮＴＦＴのゲート絶縁膜３５ＮＴＦＴのゲート電極３６ＰＴＦＴのソース領域３７ＰＴＦＴのゲート電極３８ＰＴＦＴのドレイン領域

Claims

【特許請求の範囲】

【請求項１】一導電型を付与する不純物を含有する雰
囲気中に置かれた半導体の表面にマスクを設置し、該マ
スクを通して半導体表面に対してレーザー光を照射する
ことによって、前記半導体の局部領域に前記一導電型を
付与する不純物を拡散させ、該領域の抵抗率を減少させ
ることを特徴とする半導体装置の作製方法。
【請求項２】ＰまたはＮ型の導電型を付与する不純物
を含有する雰囲気中に置かれた半導体の表面にマスクを
設置し、該マスクを通して半導体表面に対してレーザー
光を照射することによって、前記半導体の第１の領域に
前記一導電型を付与する不純物を拡散させる工程と、該
工程の後雰囲気をＮまたはＰ型の導電型を付与する不純
物を含有する雰囲気に切り換え、かつ前記マスクの位置
を変え該マスクを通して前記半導体表面の対してレーザ
ー光を照射することによって、前記半導体の第２の領域
にＮまたはＰ型の導電型を付与する不純物を拡散させる
工程とを有することを特徴とする半導体装置の作製方
法。