JPH06104290A

JPH06104290A - 化合物半導体装置の製造方法

Info

Publication number: JPH06104290A
Application number: JP4252752A
Authority: JP
Inventors: Shigeru Kuroda; 滋黒田; Masahiko Takigawa; 正彦滝川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-09-22
Filing date: 1992-09-22
Publication date: 1994-04-15

Abstract

(57)【要約】【目的】相補型トランジスタを有する化合物半導体装置
の製造方法に関し、相補型回路を形成する際に、結晶性
を損なわずにリーク電流を大幅に抑制し、しかも半導体
層の表面の平坦性を確保すること。【構成】真性キャリア走行層２、ｎ型キャリア供給層３
を順に積層する工程と、ｐ型ＨＥＭＴの形成領域にｐ型
不純物をイオン注入することにより、ｐ型ＨＥＭＴの形
成領域Ｘにあるｎ型キャリア供給層３をｐ型キャリア供
給層７にする工程と、ｐ型キャリア供給層７の上にゲー
ト電極14をショットキー接触し、ゲート電極14の両側に
ソース電極15とドレイン電極16をオーミック接続してｐ
型ＨＥＭＴを形成する工程と、ｐ型不純物が注入されな
いｎ型キャリア供給層３の上に、ゲート電極11をショッ
トキー接触し、ゲート電極11の両側にソース電極12とド
レイン電極13をオーミック接続してｎ型ＨＥＭＴを形成
する工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、化合物半導体装置の製
造方法に関し、より詳しくは、相補型トランジスタを有
する化合物半導体装置の製造方法に関する。

【０００２】近年、電子デバイスは、集積密度の増大に
伴って低消費電力化が必要である。このため、シリコン
半導体では、ｎチャネルとｐチャネルを相補的に用い
て、ＤＣ成分の消費電力を小さくするコンプリメタリ
（相補型）回路がよく用いられている。

【０００３】しかしながら、高速デバイスの一つである
化合物半導体材料では、ｎチャネルとｐチャネルを制御
性良く作り分けて、低消費電力型の相補型回路を実現し
た例は少ない。

【０００４】これは、化合物半導体では、シリコンのよ
うな良質な酸化膜はなく、ショットキー接合によりゲー
ト電極を作成していることに起因している。

【０００５】

【従来の技術】GaAs系のＭＥＳＦＥＴ（metal-semicond
uctor FET)を用いた化合物半導体相補型回路では、正孔
の移動度がシリコン並に低く（〜４００cm²／Ｖ・sec
）、高移動度の電子をチャネルとするＦＥＴとの組み
合わせでは、高速性は望めない。

【０００６】従って、ヘテロ構造を用いる場合が多い。
例えば、図６に示すように、GaAs基板６０の上にi-GaAs
層６１とi-AlGaAs層６２を積層し、そのうちのｎ型ＦＥ
Ｔ領域のi-AlGaAs層６２の上に間隔をおいてイオン注入
法により２つのｎ⁺型導電層６３を形成し、それらの上
にソース電極６４とドレイン電極６５を形成し、その間
の領域にあるi-AlGaAs層６２の上にゲート電極６６を形
成してｎ型ＦＥＴｔ₁を形成する。一方、ｐ型ＦＥＴ領
域には、同じ方法により２つのｐ⁺導電層６７を設け、
その間のi-AlGaAs層６２の上にソース電極６８とドレイ
ン電極６９を形成し、その間のi-AlGaAs層６２の上にゲ
ート電極７０を形成し、これによりｐ型ＦＥＴｔ₂を形
成する。

【０００７】この場合、ｎ型ＦＥＴｔ₁のi-GaAs層６１
とi-AlGaAs層６２の界面にｎチャネルが形成され、また
ｐ型ＦＥＴｔ₂のi-GaAs層６１とi-AlGaAs層６２の界面
にｐチャネルが形成され、これらのＦＥＴにより相補型
回路が構成される。

【０００８】これによれば、ｐ型とｎ型のＦＥＴの閾値
電圧の差が大きく、大きな電源電圧を必要とするため
に、逆バイアス時にゲートリーク電流が生じ、低消費電
力化が難しい。

【０００９】これに対して、電子供給層を持つｎチャネ
ルＨＥＭＴと正孔供給層を持つｐチャネルＨＥＭＴによ
り相補型回路を構成する方法が考えられる。例えば図７
(a) に示すように、半導体絶縁性GaAs基板７１の上にi-
GaAs層７２とn-InGaP 電子供給層７３を積層した後に、
図７(b) に示すように、ｐ型ＨＥＭＴ領域Ａにあるi-Ga
As層７２とn-InGaP 電子供給層７３をエッチングして凹
部７４を形成する。ついで、図７(c) に示すように、そ
の凹部７４内に、半導体を選択成長し、i-GaAs層７５と
p-InGaP 正孔供給層７６を順に積層する。

【００１０】この後に、図７(d) に示すように、p-InGa
P 層７６の上にゲート電極７７をショットキー接触さ
せ、また、その両側の領域には、それぞれソース電極７
８とドレイン電極７９をオーミック接続すれば、ｐチャ
ネルのＨＥＭＴが完成する。

【００１１】さらに、n-InGaP 層７３の上にゲート電極
８０、ソース電極８１及びドレイン電極８２を形成すれ
ば、ｎチャネルのＨＥＭＴが完成する。

【００１２】

【発明が解決しようとする課題】しかし、このような方
法により相補型回路を形成すれば、凹部７４内に積層さ
れたi-GaAs層７５及びp-InGaP 正孔供給層７６と、その
周囲のi-GaAs層７２及びn-InGaAs電子供給層７３との界
面に界面準位が形成されるので、大きなリーク電流が流
れる。しかも、凹部７４の中に成長したi-GaAs層７５及
びp-InGaP 正孔供給層７６の周辺部分が盛り上がり、そ
の凹凸により、ゲート電極７７等の電極形成に支障とな
る。

【００１３】本発明はこのような問題に鑑みてなされた
ものであって、相補型回路を形成する際に、結晶性を損
なわずにリーク電流を大幅に抑制し、しかも半導体層の
表面の平坦性を確保できる化合物半導体装置の製造方法
を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記した課題は、図１に
例示するように、半導体基板１の上に、真性キャリア走
行層２、一導電型キャリア供給層３を順に積層する工程
と、反対導電型ＨＥＭＴの形成領域Ｘに反対導電型不純
物をイオン注入することにより、該反対導電型ＨＥＭＴ
の形成領域Ｘにある前記一導電型キャリア供給層３を反
対導電型キャリア供給層７にする工程と、前記反対導電
型キャリア供給層７の上にゲート電極14をショットキー
接触し、該ゲート電極14の両側にソース電極15とドレイ
ン電極16をオーミック接続して反対導電型ＨＥＭＴを形
成する工程と、前記反対導電型不純物がイオン注入され
ない前記一導電型キャリア供給層３の上に、ゲート電極
11をショットキー接触し、該ゲート電極11の両側にソー
ス電極12とドレイン電極13をオーミック接続して一導電
型ＨＥＭＴを形成する工程とを有することを特徴とする
化合物半導体装置の製造方法によって達成する。

【００１５】または、図３に例示するように、前記反対
導電型不純物をイオン注入する際に、加速電圧を大きく
して、前記反対導電型キャリア供給層７の上層部を一導
電型に保持するか真性化することを特徴とする化合物半
導体装置の製造方法により達成する。

【００１６】または、図５に例示するように、前記反対
導電型不純物をイオン注入する前に、前記イオン注入を
行う領域の一導電型キャリア供給層３の表面をエッチン
グして該表面を空乏化する工程を有することを特徴とす
る化合物半導体装置の製造方法により達成する。

【００１７】または、図４に例示するように、半導体基
板１の上に、真性キャリア走行層２、ｎ型キャリア供給
層３、ｎ型キャップ層４を順に積層する工程と、ｐ型Ｈ
ＥＭＴ領域Ｘにある前記ｎ型キャップ層３のうちソース
領域とドレイン領域を薄層化して凹部33、34を形成する
工程と、前記ｐ型ＨＥＭＴ領域Ｘにある前記ｎ型キャリ
ア供給層３及び前記ｎ型キャップ層４にｐ型不純物をイ
オン注入することにより、前記ｐ型ＨＥＭＴ領域Ｘにあ
る前記ｎ型キャリア供給層３及び前記ｎ型キャップ層４
をｐ型化してｐ型キャリア供給層７及びｐ型キャップ層
８を形成するとともに、前記凹部33、34の下を高ｐ型不
純物濃度化する工程と、前記ｐ型キャリア供給層７の上
にゲート電極14をショットキー接触し、該ゲート電極14
の両側のｐ型キャップ層８にソース電極15とドレイン電
極16をオーミック接続してｐ型ＨＥＭＴを形成する工程
と、前記ｐ型不純物が注入されない前記ｎ型キャリア供
給層３の上に、ゲート電極をショットキー接触し、該ゲ
ート電極の両側のｎ型キャップ層４にソース電極12とド
レイン電極13をオーミック接続してｎ型ＨＥＭＴを形成
する工程とを有することを特徴とする化合物半導体装置
の製造方法によって達成する。

【００１８】

【作用】第１の本発明によれば、一導電型キャリア供
給層３の一部に反対導電型イオンを注入することによ
り、その領域を反対導電型キャリア供給層７となし、こ
の反対導電型キャリア供給層７に反対導電型ＨＥＭＴを
形成するようにしている。

【００１９】このため、反対導電型キャリア供給層７を
形成するために、半導体の再成長を行う必要はなく、再
成長界面の界面準位や再成長部分の凹凸が発生すること
はない。

【００２０】また、一導電型ＨＥＭＴや反対導電型ＨＥ
ＭＴの双方については、不純物濃度の調整により閾値電
圧を調整することは容易であり、それらの閾値電圧差を
小さくでき、逆バイアス時のゲートリーク電流の抑制に
有効である。

【００２１】また、第２の発明によれば、反対導電型不
純物のイオン注入の際の加速電圧を大きくしてるので、
反対導電型ＨＥＭＴ領域の反対導電型キャリア供給層７
の上部は、真性又は一導電型の領域に保持され、反対導
電型ＨＥＭＴではｎｐ接合ゲート、或いはｉｐ（又はｉ
ｎ）接合ゲートとなるので、ゲートリーク電流を減らし
て相補型回路の消費電力の低減に有効である。

【００２２】また、第３の本発明によれば、反対導電型
キャリア供給層７の上部をエッチングして空乏化してい
るので、反対導電型ＨＥＭＴのゲート電極１４の下のｐ
型キャリア供給層７の表面が空乏化するので、閾値電圧
を小さくすることができる。

【００２３】また、第４の実施例によれば、ｐ型ＨＥＭ
Ｔのｐ型キャリア供給層７とドレイン／ソース電極１
５、１６の間に介在するキャップ層８を、ｎ型ＨＥＭＴ
のそれよりも薄くしているので、移動度の小さい正孔を
キャリアとするｐ型ＨＥＭＴのソース／ドレイン電極１
５，１６の下の層が、セルフアライン的にｐ⁺領域とな
り、ｐ型ＨＥＭＴのソースの寄生抵抗の低減に有効であ
る。

【００２４】

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。（ａ）本発明の第１実施例の説明図１は、本発明の第１実施例の工程を示す断面図であ
る。

【００２５】図１において符号１は、半絶縁性のGaAs基
板で、この上には、ＭＯＣＶＤ法等のエピタキシャル成
長法によりi-GaAsキャリア走行層２、n-InGaP キャリア
供給層３及びn-GaAsキャップ層４がそれぞれ３００Åず
つ積層されている。

【００２６】この場合、n-InGaP キャリア供給層３及び
n-GaAsキャップ層４はSiドープによってｎ型化されてお
り、その濃度は１×１０¹⁸／cm³である。この状態で、
フォトレジスト５を塗布し、これを露光、現像して、ｐ
型ＨＥＭＴ形成領域Ｘに窓６を形成してn-GaAsキャップ
層４を露出させる。

【００２７】この後に、窓６を通してBeイオンをイオン
注入する。この場合、ドーズ量を３×１０¹²／cm²、加
速電圧を３０keV とし、n-GaAsキャップ層４とn-InGaP
キャリア供給層３の界面にBeイオンのピークが存在する
ように設定する。

【００２８】次に、フォトレジスト５を剥離した後に、
７００℃、３０秒間のランプアニールを行うと、Beイオ
ンは１００％活性化し、その領域のn-InGaP キャリア供
給層３とn-GaAsキャップ層４は補償されてｐ型化し、図
１(b) に示すようにp-InGaPキャリア供給層７とp-GaAs
キャップ層８となる。

【００２９】なお、n-InGaP キャリア供給層の下のi-Ga
Asキャリア走行層のｎチャネルは、前記条件のランプア
ニールにより劣化することはなく、二次元電子ガス濃度
は1.０×１０¹²／cm²、移動度は６０００cm²／Ｖ・se
c である。

【００３０】この後に、図１(c) に示すように、n-GaAs
キャップ層４とp-GaAsキャップ層８のそれぞれのゲート
領域をエッチング除去して凹部９、１０を設け、n-InGa
P キャリア供給層３とp-InGaP キャリア供給層７の一部
を露出させる。

【００３１】そして、図１(d) に示すように、n-InGaP
キャリア供給層３の上にゲート電極１１をショトキー接
触させて形成し、その両側のn-GaAsキャップ層４の上に
はソース電極１２とドレイン電極１３をオーミック接続
し、これによりｎ型のＨＥＭＴが形成される。そして、
キャリア走行層２のうちのn-InGaP キャリア供給層３と
の接合面には、二次元電子ガスが存在する。

【００３２】また、p-InGaP キャリア供給層７の上にゲ
ート電極１４を形成し、その両側のp-GaAsキャップ層８
の上にソース電極１５とドレイン電極１６を形成し、こ
れにより、ｐ型のＨＥＭＴが完成する。そして、キャリ
ア走行層２のうちのp-InGaPキャリア供給層７との接合
面には、二次元正孔ガスが生成され、その二次元正孔ガ
ス濃度は1.２×１０¹²／cm²となる。

【００３３】この場合、２つのドレイン電極１３，１６
は導通されて、図１(e) に示すような等価回路の相補型
回路が形成される。以上のような工程によれば、ｐ型Ｈ
ＥＭＴを構成するp-GaAsキャップ層８とp-InGaP キャリ
ア供給層７は、Beのイオン注入により形成しているの
で、半導体の再成長を行う必要はなく、再成長界面の界
面準位や再成長部分の凹凸が発生することはない。

【００３４】また、ｎ型ＨＥＭＴやｐ型ＨＥＭＴの双方
について、不純物濃度の調整により閾値電圧を調整する
ことは容易であり、それらの閾値電圧差を小さくでき、
逆バイアス時のゲートリーク電流を最小限に抑えること
ができる。（ｂ）本発明の第２実施例の説明上記した実施例では、ｐ型ＨＥＭＴとｎ型ＨＥＭＴの境
界部分をｐｎ接合としているが、その境界部分にアイソ
レーション領域を設けて素子分離を行ってもよく、その
製造工程を第２実施例として説明する。

【００３５】図２は、本発明の第２実施例の製造工程を
示す断面図である。まず、図２(a) に示すように、第１
実施例と同様な方法によって、半絶縁性のGaAs基板１の
上に、i-GaAsキャリア走行層２、n-InGaP キャリア供給
層３、n-GaAsキャップ層４を順にエピタキシャル成長す
る。この場合の層厚、不純物濃度は第１実施例と同じと
する。

【００３６】ついで、フォトレジストＲを塗布し、これ
を露光、現像して、ｐ型ＨＥＭＴ領域Ｘとｎ型ＨＥＭＴ
領域Ｙの境界部分に窓１７を設ける。そして、窓１７を
通して酸素イオンを加速電圧120keV、ドーズ量５×10¹²
／cm²の条件で注入して、アイソレーション領域１８を
形成し、ついで、フォトレジストＲを剥離する。

【００３７】次に、図２(b) に示すように、再びフォト
レジスト１９を塗布し、これを露光、現像して、ｐ型Ｈ
ＥＭＴ領域Ｘに窓２０を形成し、第１実施例と同様な条
件でBeイオンをｐ型ＨＥＭＴ領域Ｘに注入してから、約
７００℃、３０秒間のランプアニールを行ってBeイオン
を活性化する。これにより、n-GaAsキャップ層４をp-Ga
Asキャップ層８に変えるとともに、n-InGaP キャリア供
給層３をp-InGaP キャリア供給層７に変化させる。

【００３８】この後に、第１実施例と同様にして、n-Ga
Asキャップ層４とp-GaAsキャップ層８のゲート領域を図
２(c) に示すようにエッチング除去して凹部９、１０を
設け、これにより露出したn-InGaP キャリア供給層３と
p-InGaP キャリア供給層７の上に、図２(d) に示すよう
にそれぞれアルミニウムよりなるゲート電極１１、１４
を形成する。

【００３９】また、ゲート領域により分離されるn-GaAs
キャップ層４の２つの領域に、AuGeとAuをそれぞれ２０
０Å、３０００Åずつ積層し、アイソレーション領域１
８に近い方をドレイン電極１３、他方をソース電極１２
とし、これにより、ｎ型ＨＥＭＴが完成する。

【００４０】さらに、ゲート領域に分離されたp-GaAsコ
ンタクト層８の２つの領域に、CrとAuをそれぞれ５００
Å、２５００Åずつ積層し、アイソレーション領域１８
に近い方をドレイン電極１６、他方をソース電極１５と
し、これにより、ｐ型ＨＥＭＴが完成する。

【００４１】なお、ここで、ゲート長を１μｍとした場
合の素子特性は、ｎ型ＨＥＭＴの閾値電圧Ｖthは０．１
Ｖ、コンダクタンスｇ_mは２５０ms／mmとなり、また、
ｐチャネルＨＥＭＴの閾値電圧Ｖthは−０．１Ｖ、コン
ダクタンスｇ_mは６０ms／mmとなる。

【００４２】この実施例によれば、第１実施例と同様
に、ｐ型ＨＥＭＴを構成するp-GaAsキャップ層８とp-In
GaP キャリア供給層７は、Beのイオン注入によりｐ型化
しているので、結晶成長の界面準位は生ぜず、しかも、
成長部分に凹凸が発生することはない。

【００４３】しかも、ｎ型ＨＥＭＴとｐ型ＨＥＭＴのド
レイン電極１３，１６を異なる材料により形成する場合
には、アイソレーション領域を設けることは、ドレイン
電極形成の際のマージンがとれて、歩留りの低下が抑制
される。（ｃ）本発明の第３実施例の説明上記した第１、２実施例では、Beイオンの注入深さを、
キャリア供給層とキャップ層の界面にピークを設定して
いるが、さらに深くしても良く、その実施例を次に説明
する。

【００４４】図３は、本発明の第３実施例の製造工程を
示す断面図である。まず、図３(a) に示すように、第２
実施例と同様に、半絶縁性のGaAs基板１の上に、i-GaAs
キャリア走行層２、n-InGaP キャリア供給層３及びn-Ga
Asキャップ層４を順に積層した後に、ｐ型ＨＥＭＴ領域
Ｘとｎ型ＨＥＭＴ領域Ｙの境界に酸素イオンを注入して
アイソレーション領域１８を形成する。

【００４５】この後に、図３(b) に示すように、フォト
レジスト２１を塗布し、これを露光、現像することによ
り、ｐ型ＨＥＭＴ領域Ｘのゲート領域に窓２２を形成
し、その窓２２を通してBeイオンをイオン注入する。こ
の場合、ドーズ量を３．５×１０¹²／cm²とし、加速電
圧を４０keV として、n-InGaP キャリア供給層４の下部
にｐ型不純物を存在させる。ついで、フォトレジスト２
１を剥離する。

【００４６】この後に、図３(c) に示すように、再度フ
ォトレジスト２３を塗布し、これを露光、現像して、ｎ
型ＨＥＭＴ領域Ｙをフォトレジスト２３により覆うとと
もに、ｐ型ＨＥＭＴ領域Ｘのうちのゲート領域以外の部
分に窓２４を形成する。

【００４７】そして、第１、第２実施例と同じ条件でBe
イオンを注入し、アニールすると、ｐ型ＨＥＭＴ領域Ｘ
のうちのゲート領域以外のn-GaAsキャップ層４とn-InGa
P キャリア供給層３がｐ型化され、p-GaAsキャップ層２
５とｐ型化されたInGaP キャリア供給層２６が形成され
る。

【００４８】この場合、ｐ型化されたInGaP キャリア供
給層２６のうち、ゲート領域の上層部はｎ型又はｉ型の
非ｐ型領域２７となる。次に、第２実施例と同様にし
て、n-GaAsキャップ層とp-GaAsキャップ層２６のゲート
領域をエッチング除去し、それらの領域にアルミニウム
のゲート電極１１、１４を形成するとともに、それらの
両側に、第２実施例と同じ材料を用いてソース電極１
２、１５及びドレイン電極１３、１６を形成する。

【００４９】この実施例によれば、第２実施例に示すよ
うな作用の他に、ｐ型ＨＥＭＴではｎｐ接合ゲート、或
いはｉｐ接合ゲートとなるので、ゲートリーク電流を減
らして相補型回路の消費電力を低減できることになる。（ｄ）本発明の第４実施例の説明上記した３つの実施例では、ｎ型ＨＥＭＴとｐ型ＨＥＭ
Ｔのキャップ層を同じ厚さにしているが、ｐチャネルの
ＨＥＭＴのキャップ層を薄くしてもよく、その実施例を
次に説明する。

【００５０】まず、第２実施例と同様にして、半絶縁性
のGaAs基板１の上に、i-GaAsキャリア走行層２、n-InGa
P キャリア供給層３及びn-GaAsキャップ層４を順に積層
した後に、ｐ型ＨＥＭＴ領域Ｘとｎ型ＨＥＭＴ領域Ｙの
境界に酸素イオンを注入してアイソレーション領域１８
を形成する。

【００５１】この後で、図４(a) に示すように、フォト
レジスト３０を塗布し、これを露光、現像して、ｐ型Ｈ
ＥＭＴ領域Ｘのソース／ドレイン領域に窓３１を形成
し、ついで、窓３１から露出したn-GaAsキャリア供給層
３の上部をＲＩＥ法等により薄層化して凹部３２、３３
を設ける。ついで、フォトレジスト３０を剥離する。

【００５２】次に、フォトレジスト３５を塗布し、これ
をパターニングして、ｐ型ＨＥＭＴ領域Ｘを露出する窓
３６を形成する。そして、図４(b) に示すように、第１
実施例と同様な条件でBeイオンをイオン注入して、その
領域Ｘにあるn-GaAsキャップ層４、n-InGaP キャリア供
給層３をｐ型化してp-GaAsキャップ層８、p-InGaP キャ
リア供給層７を形成し、ついでアニールを行う。それか
らフォトレジスト３５を除去する。

【００５３】その後で、第２実施例と同様にして、n-Ga
Asキャップ層４とp-GaAsキャップ層８の２つのゲート領
域をエッチングして凹部９、１０を設ける（図４(c))。
そして、凹部９、１０から露出したn-InGaP キャリア供
給層３、p-InGaP キャリア供給層７にそれぞれゲート電
極１１，１４を形成し、その両側のn-GaAsキャップ層４
とp-GaAsキャップ層８にソース電極１２，１５とドレイ
ン電極１３，１６を形成する。

【００５４】このような構造によれば、ソース／ドレイ
ン領域のキャップ層４を薄くしてからBeイオンを注入し
ているので、第２実施例に示した作用の他に、ｐチャネ
ルのＨＥＭＴのソース／ドレイン電極１５，１６の下の
層が、セルフアライン的にｐ ⁺領域となり、ｐ型ＨＥＭ
Ｔのソースの寄生抵抗の低減に有効である。（ｅ）本発明の第５実施例の説明図５は、本発明の第５実施例の製造工程を示す断面図で
ある。

【００５５】まず、図２(a) に示す第２実施例と同様に
して、半絶縁性のGaAs基板１の上に、i-GaAsキャリア走
行層２、n-InGaP キャリア供給層３及びn-GaAsキャップ
層４を順に積層した後に、ｐ型ＨＥＭＴ領域Ｘとｎ型Ｈ
ＥＭＴ領域Ｙの境界に酸素イオンを注入してアイソレー
ション領域１８を形成する。

【００５６】次に、図５(a) に示すように、フォトレジ
スト３８を塗布し、これをパターニングしてｐ型ＨＥＭ
Ｔ領域Ｘにあるn-GaAsキャップ層４を露出する窓３９を
形成し、ついでＲＩＥ法等によってそのn-GaAsキャップ
層４及びn-InGaP キャリア供給層３をエッチングし、n-
InGaP キャリア供給層３の上部が空乏化するまで薄層化
する。ついで、フォトレジスト３８を剥離する。

【００５７】その後に、図５(b) に示すように、フォト
レジスト４０をマスクに使用して、ドーズ量１．５×１
０¹²／cm²、加速電圧１５keV としてBeイオンをｐ型Ｈ
ＥＭＴ領域Ｘに注入して、その後で７００℃、３０分間
でアーニールを行う。

【００５８】これにより、上記実施例と同様に、不純物
の補償によってn-InGaP キャリア供給層４はp-InGaP キ
ャリア供給層７となり、そのp-InGaP キャリア供給層７
の上部は空乏化している。

【００５９】次に、図５(c) に示すように、ｎ型ＨＥＭ
Ｔ領域Ｙのゲート領域にあるn-GaAsキャップ層４をエッ
チングして凹部９を形成する。この後に、n-InGaP キャ
ップ層４のゲート領域にゲート電極１１を形成し、その
両側のn-GaAsキャップ層４のそれぞれの上にソース電極
１２、ドレイン電極１３を形成する。さらに、露出した
p-InGaP キャリア供給層７の中央にゲート電極１４を形
成し、その両側に間隔をおいてソース電極１５及びドレ
イン電極１６を形成する。

【００６０】なお、ゲート電極１１，１４、ソース電極
１２，１５及びドレイン電極１３，１６の材料は、第２
実施例と同じものを用いている。このような実施例によ
れば、ｐ型ＨＥＭＴのゲート電極１４の下のp-InGaP キ
ャリア供給層７の表面が空乏化するので、閾値電圧を小
さくすることができる。なお、その両側のソース電極１
５とドレイン電極１６は、オーミック接続されるので、
空乏化による導電性の影響はない。（ｆ）本発明のその他の実施例の説明上記した実施例の装置として、第３と第４実施例の双方
の特徴をもつ構造も形成でき、ゲート電極の下のキャリ
ア供給層をｎ型又はｉ型にするとともに、その両側のキ
ャップ層を薄くしてその下のキャリア走行層までをｐ⁺
領域にしてもよい。

【００６１】また、ＨＥＭＴの材料は、上記したものに
限定されるものではなく、キャリア供給層の材料として
InAlAsやAlGaAsを使用し、その上下のキャップ層やキャ
リア走行層の材料としてGaAsやInGaAsを使用してもよ
い。

【００６２】また、上記した実施例では、Beイオンを注
入してn-InGaAs、n-GaAsをｐ型化するようにしたが、炭
素（Ｃ）等のｐ型元素を用いてもよい。さらに、上記し
た実施例では、n-InGaAs、n-GaAsをｐ型化するようにし
たが、この逆に、p-InGaAs、p-GaAsをｎ型化して相補型
回路を形成してもよい。

【００６３】

【発明の効果】以上述べたように本発明によれば、一導
電型キャリア供給層の一部に反対導電型イオンを注入す
ることにより、その領域を反対導電型キャリア供給層と
なし、この反対導電型キャリア供給層に反対導電型ＨＥ
ＭＴを形成するようにしたので、反対導電型キャリア供
給層を形成するために、半導体の再成長を行う必要はな
く、再成長界面の界面準位や再成長部分の凹凸が発生す
ることを未然に防止できる。

【００６４】また、一導電型ＨＥＭＴや反対導電型ＨＥ
ＭＴの双方については、不純物濃度の調整により閾値電
圧を調整することは容易であり、それらの閾値電圧差を
小さくでき、逆バイアス時のゲートリーク電流を最小限
に抑えることができる。

【００６５】また、第２の発明によれば、反対導電型不
純物のイオン注入の際の加速電圧を大きくしてるので、
反対導電型ＨＥＭＴ領域の反対導電型キャリア供給層の
上部は、真性又は一導電型の領域に保持され、反対導電
型ＨＥＭＴではｎｐ接合ゲート、或いはｉｐ（又はｉ
ｎ）接合ゲートとなるので、ゲートリーク電流を減らし
て相補型回路の消費電力を低減できる。

【００６６】また、第３の本発明によれば、反対導電型
キャリア供給層の上部をエッチングして空乏化している
ので、反対導電型ＨＥＭＴのゲート電極の下のｐ型キャ
リア供給層の表面が空乏化するので、閾値電圧を小さく
することができる。

【００６７】また、第４の実施例によれば、ｐ型ＨＥＭ
Ｔのｐ型キャリア供給層とドレイン／ソース電極の間に
介在するキャップ層を、ｎ型ＨＥＭＴのそれよりも薄く
しているので、移動度の小さい正孔をキャリアとするｐ
型ＨＥＭＴのソース／ドレイン電極の下の層が、セルフ
アライン的にｐ⁺領域となり、ｐ型ＨＥＭＴのソースの
寄生抵抗を低減することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の製造工程を示す断面図で
ある。

【図２】本発明の第２実施例の製造工程を示す断面図で
ある。

【図３】本発明の第３実施例の製造工程を示す断面図で
ある。

【図４】本発明の第４実施例の製造工程を示す断面図で
ある。

【図５】本発明の第５実施例の製造工程を示す断面図で
ある。

【図６】第１の従来例を示す断面図である。

【図７】第２の従来例を示す断面図である。

【符号の説明】

１ GaAs基板（半導体基板）２ i-GaAsキャリア走行層３ n-InGaP キャリア供給層４ n-GaAsキャップ層５フォトレジスト６窓７ p-InGaP キャリア供給層８ p-GaAsキャップ層９、１０凹部１１、１４ゲート電極１２、１５ソース電極１３、１６ドレイン電極１８アイソレーション領域２５ p-InGaP キャリア供給層２６ p-GaAsキャップ層２７非ｐ型領域３３、３４凹部

Claims

【特許請求の範囲】

【請求項１】半導体基板（１）の上に、真性キャリア走
行層（２）、一導電型キャリア供給層（３）を順に積層
する工程と、反対導電型ＨＥＭＴの形成領域（Ｘ）に反対導電型不純
物をイオン注入することにより、該反対導電型ＨＥＭＴ
の形成領域（Ｘ）にある前記一導電型キャリア供給層
（３）を反対導電型キャリア供給層（７）にする工程
と、前記反対導電型キャリア供給層（７）の上にゲート電極
（14）をショットキー接触し、該ゲート電極（14）の両
側にソース電極（15）とドレイン電極（16）をオーミッ
ク接続して反対導電型ＨＥＭＴを形成する工程と、前記反対導電型不純物がイオン注入されない前記一導電
型キャリア供給層（３）の上に、ゲート電極（11）をシ
ョットキー接触し、該ゲート電極（11）の両側にソース
電極（12）とドレイン電極（13）をオーミック接続して
一導電型ＨＥＭＴを形成する工程とを有することを特徴
とする化合物半導体装置の製造方法。
【請求項２】前記反対導電型不純物をイオン注入する際
に、加速電圧を大きくして、前記反対導電型キャリア供
給層（７）の上層部を一導電型に保持するか、真性化す
ることを特徴とする請求項１記載の化合物半導体装置の
製造方法。
【請求項３】前記反対導電型不純物をイオン注入する前
に、前記イオン注入を行う領域の一導電型キャリア供給
層（３）の表面をエッチングして該表面を空乏化する工
程を有することを特徴とする請求項１記載の化合物半導
体装置の製造方法。
【請求項４】半導体基板（１）の上に、真性キャリア走
行層（２）、ｎ型キャリア供給層（３）、ｎ型キャップ
層（４）を順に積層する工程と、ｐ型ＨＥＭＴ領域（Ｘ）にある前記ｎ型キャップ層
（３）のうちソース領域とドレイン領域を薄層化して凹
部（33、34）を形成する工程と、前記ｐ型ＨＥＭＴ領域（Ｘ）にある前記ｎ型キャリア供
給層（３）及び前記ｎ型キャップ層（４）にｐ型不純物
をイオン注入することにより、前記ｐ型ＨＥＭＴ領域
（Ｘ）にある前記ｎ型キャリア供給層（３）及び前記ｎ
型キャップ層（４）をｐ型化してｐ型キャリア供給層
（７）及びｐ型キャップ層（８）を形成するとともに、
前記凹部（33、34）の下を高ｐ型不純物濃度化する工程
と、前記ｐ型キャリア供給層（７）の上にゲート電極（14）
をショットキー接触し、該ゲート電極（14）の両側のｐ
型キャップ層（８）にソース電極（15）とドレイン電極
（16）をオーミック接続してｐ型ＨＥＭＴを形成する工
程と、前記ｐ型不純物が注入されない前記ｎ型キャリア供給層
（３）の上に、ゲート電極をショットキー接触し、該ゲ
ート電極の両側のｎ型キャップ層（４）にソース電極
（12）とドレイン電極（13）をオーミック接続してｎ型
ＨＥＭＴを形成する工程とを有することを特徴とする化
合物半導体装置の製造方法。