JPH06104341A - 半導体集積回路およびその製造方法 - Google Patents

半導体集積回路およびその製造方法

Info

Publication number
JPH06104341A
JPH06104341A JP4249697A JP24969792A JPH06104341A JP H06104341 A JPH06104341 A JP H06104341A JP 4249697 A JP4249697 A JP 4249697A JP 24969792 A JP24969792 A JP 24969792A JP H06104341 A JPH06104341 A JP H06104341A
Authority
JP
Japan
Prior art keywords
metal wiring
film
metal
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4249697A
Other languages
English (en)
Inventor
Hideki Shibata
英毅 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4249697A priority Critical patent/JPH06104341A/ja
Priority to US08/121,554 priority patent/US5350712A/en
Priority to KR93018765A priority patent/KR970006731B1/ko
Publication of JPH06104341A publication Critical patent/JPH06104341A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】集積回路において、第１の金属配線とその上層
の第２の金属配線とを接続する際、第１金属配線に設計
余裕値を持たせなくても、接続孔開口時の異常エッチン
グによる第２金属配線と下層の半導体導電膜との電気的
短絡や、第２金属配線と第１金属配線とのコンタクト面
積の減少によるコンタクト抵抗の増大を防止し、配線の
高密度化や金属配線接続部周りの高信頼化を達成する。 【構成】第１金属配線１３′の接続予定部の少なくとも
側面部の表面を露出させ、ＣＶＤ法を用いて第１金属配
線の露出表面に選択的に高融点金属膜１７を成長させる
ことにより接続予定部付近の幅を拡げ、層間絶縁膜１８
を堆積した後に第１金属配線の接続予定部および／また
は高融点金属膜の表面が露出するようにＲＩＥにより層
間絶縁膜に接続孔１９を開口して第２金属配線２０″を
形成することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層配線構造を有する
半導体集積回路およびその製造方法に係り、特に第１の
金属配線とその上層の第２の金属配線との接続構造およ
びその形成方法に関する。
【０００２】
【従来の技術】半導体集積回路において、第１金属配線
上に第２金属配線を接続する場合、従来は、図６に示す
ように形成している。即ち、図６において、半導体基板
上の半導体導電膜４１上の第１の層間絶縁膜４２上に第
１金属配線４３を形成した後に第２の層間絶縁膜４４を
形成し、光蝕刻工程（ＰＥＰ）および反応性イオンエッ
チング（ＲＩＥ）により第２の層間絶縁膜４４の一部
（第１金属配線４３の接続予定部分に対応する部分）に
接続孔４５を開口し、さらに、全面に第２金属膜を例え
ばスパッタ蒸着により形成した後にパターニングして上
記第１金属配線４３にコンタクトした第２金属配線４６
を形成している。この場合、従来は、接続孔開口用のマ
スクを第１金属配線４３にアライメントする時のマスク
合わせずれを考慮して、図中に示すような設計余裕値ａ
を第１金属配線４３が持つように形成している。
【０００３】図７は、第１金属配線４３のパターンレイ
アウトの一例を示している。第１金属配線４３における
第２金属配線４６との接続部４５”の周辺部は、前記し
たような設計余裕値ａ分だけ通常配線部の幅Ｗよりも太
めになっている。なお、図７中、ｄは隣り合う第１金属
配線４３…の接続部周辺部の相互間隔、ｄ´は隣り合う
第１金属配線４３…の通常配線部の相互間隔である。
【０００４】図８は、前記したような接続孔開口用マス
クの合わせずれを考慮した第１金属配線４３の設計余裕
値ａを零にした時にマスク合わせずれが生じた場合の断
面構造の一例を示している。これは、接続孔開口時のＲ
ＩＥに際して第２の層間絶縁膜４４を貫通して下層の半
導体導電膜４１まで到達することにより、第２金属配線
４６と半導体導電膜４１とが電気的に短絡してしまうと
いう問題が生じている様子を示している。この場合、第
２金属配線４６と第１金属配線４３とのコンタクト面積
が減少してコンタクト抵抗が増大するなどの問題点も生
じている。
【０００５】しかし、上記したように接続孔開口用マス
クの合わせずれを考慮して第１金属配線４３に設計余裕
値ａを持たせて形成することは、接続部相互が対向する
ようなパターンレイアウトをとる場合、第１金属配線４
３…の接続部周辺部の相互間隔ｄとして最小ピッチを保
つようにすると、通常配線部相互間隔ｄ´は最小ピッチ
ｄよりも２ａだけ大きくなってしまう。このことは、第
１金属配線配線４３の高密度化を達成できなくなること
を意味する。近年、素子の微細化と共に第１金属配線幅
Ｗは確実にスケールダウンされてきているのに対して、
前記設計余裕値ａの方はそれほどスケールダウンされな
いので、前記配線ピッチｄに対する設計余裕値ａの割合
は増加の一途を辿っている。
【０００６】
【発明が解決しようとする課題】上記したように従来の
半導体集積回路用金属配線の形成方法は、第２金属配線
と半導体導電膜とが電気的に短絡したり、第２金属配線
と第１金属配線とのコンタクト面積が減少してコンタク
ト抵抗が増大するなどの問題点を避けるために、接続孔
開口用マスクの合わせずれを考慮して第１金属配線に比
較的大きな設計余裕値ａを持たせて形成する必要があ
り、配線の高密度化を達成できなくなるという問題があ
る。
【０００７】本発明は上記の事情に鑑みてなされたもの
で、接続孔開口用のマスクを第１金属配線にアライメン
トする時のマスク合わせずれを考慮した第１金属配線の
設計余裕値を零にしても、つまり、第１金属配線に設計
余裕値を持たせなくても、接続孔開口時の異常エッチン
グによる第２金属配線と下層の半導体導電膜との電気的
短絡や、第２金属配線と第１金属配線とのコンタクト面
積の減少によるコンタクト抵抗の増大を防止でき、配線
の高密度化や配線接続部周りの高信頼化を達成し得る半
導体集積回路およびその製造方法を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体基板上に形成された第１の絶縁膜上の第１金
属配線と、この第１金属配線と上層の第２金属配線との
接続部を含む所定領域の第１金属配線の少なくとも側面
部に選択的に成長した高融点金属膜と、この高融点金属
膜を含む基板上を覆うように堆積形成され、上記第１金
属配線および／または上記高融点金属膜の表面が露出す
るように開口された接続孔を有する第２の絶縁膜と、上
記接続孔を通して前記第１金属配線および／または上記
高融点金属膜にコンタクトする第２金属配線とを具備す
ることを特徴とする。
【０００９】また、本発明の半導体集積回路の製造方法
は、半導体基板上全面に第１の絶縁膜を形成する工程
と、上記第１の絶縁膜上に第１金属配線を形成する工程
と、基板上全面に第２の絶縁膜を形成する工程と、基板
上全面にフォトレジストを堆積し、前記第１金属配線の
上層金属配線との接続予定部を含む所定領域のフォトレ
ジストを除去する工程と、前記第１の絶縁膜に対するエ
ッチング選択比を有するエッチングガスを用いて前記第
１金属配線の接続予定部の少なくとも側面部の前記第２
の絶縁膜を除去することにより上記第１金属配線の表面
を露出させる工程と、気相成長法を用いて上記第１金属
配線の露出表面に選択的に高融点金属膜を成長させるこ
とにより第１金属配線の接続予定部付近の幅を拡げる工
程と、上記高融点金属膜を含む基板上の全面に第３の絶
縁膜を堆積する工程と、前記第１金属配線の接続予定部
および／または上記高融点金属膜の表面が露出するよう
に反応性イオンエッチング法を用いて上記第３の絶縁膜
に接続孔を開口する工程と、上記接続孔を通して前記第
１金属配線および／または上記高融点金属膜にコンタク
トする第２金属配線を形成する工程とを具備することを
特徴とする。
【００１０】
【作用】上記したような金属配線接続構造およびその形
成方法によれば、接続孔開口用マスクの合わせずれを考
慮した第１金属配線の設計余裕値を零にしても、つま
り、第１金属配線に設計余裕値を持たせなくても、接続
孔開口時のエッチングは、第１金属配線の側面に成長さ
せた高融点金属膜で下げ止まり、下側の層間絶縁膜を異
常エッチングすることはない。従って、接続孔開口時の
異常エッチングによる第２金属配線と下層の半導体導電
膜との電気的短絡や、第２金属配線と第１金属配線との
コンタクト面積の減少によるコンタクト抵抗の増大を防
止し、配線の高密度化や配線接続部周りの高信頼化を達
成することが可能になる。
【００１１】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１及び図２を参照して、金属配線接続部の形
成工程の一例を説明する。まず、図１の（ａ）に示すよ
うに、半導体基板（例えばシリコン基板）１１上に素子
を形成した後、全面に第１の層間絶縁膜１２として、例
えばＣＶＤ酸化膜（酸化シリコン膜）を３０００オング
ストロームとボロン・リン・シリケートガラス膜を８０
００オングストロームを堆積する。次に、第１の層間絶
縁膜１２の表面を平坦化した後、第１金属配線膜１３と
して、例えばシリコン１％・銅０．５％を含むアルミニ
ウム合金膜をスパッタ蒸着し、続いて、プラズマ窒化膜
（シリコン窒化膜）１４を１０００オングストローム程
度堆積する。
【００１２】次に、図１の（ｂ）に示すように、ＰＥＰ
およびＲＩＥを用いて第１のプラズマ窒化膜１４および
第１金属配線１３膜をパターニング加工し、第１のプラ
ズマ窒化膜１４”および第１金属配線１３”を得る。次
に、基板上全面に第２のプラズマ窒化膜１５を１０００
オングストローム程度堆積する。
【００１３】次に、図１の（ｃ）に示すように、基板上
全面にフォトレジスト１６を堆積し、前記第１金属配線
１３”と上層の第２金属配線（後出２０”）との接続予
定部を含む所定領域のフォトレジストをＰＥＰを用いて
除去する。次に、前記第１の層間絶縁膜１２に対するエ
ッチング選択比を有するエッチングガスを用いた等方性
のケミカルドライエッチング（ＣＤＥ）により、第１金
属配線１３”の接続予定部の側面部の第２のプラズマ窒
化膜１５を除去することにより第１金属配線１３”の表
面を露出させる。
【００１４】次に、図１の（ｄ）に示すように、前記フ
ォトレジスト１６の残存部分を除去した後、例えばＷＦ
6 ／ＳｉＨ4 ガスを用いて気相成長（ＣＶＤ）法により
上記第１金属配線１３”の露出表面に選択的に高融点金
属膜（本例ではタングステン膜）１７を成長させること
により第１金属配線１３”の接続予定部付近の幅を拡げ
る。この時点での配線接続部周辺の構造を鳥観した様子
を図３に示している。
【００１５】次に、図２の（ａ）に示すように、基板上
全面に第２の層間絶縁膜１８として例えばプラズマ酸化
膜（酸化シリコン膜）を堆積し、その表面を平坦化す
る。次に、ＲＩＥを用いて前記第１金属配線１３”の接
続予定部および／または高融点金属膜１７の表面が露出
するように上記第２の層間絶縁膜１８に接続孔（ＶＩＡ
コンタクトホール）１９を開口する。この場合、上記接
続孔１９の大きさは、第１金属配線１３”の幅と同等か
それ以上である。次に、基板上全面（上記接続孔１９の
内部を含む。）に第２金属配線膜として例えばアルミニ
ウム合金膜をスパッタ蒸着した後にＰＥＰおよびＲＩＥ
を用いてパターニング加工することにより、上記接続孔
１９を通して前記第１金属配線１３”および／または高
融点金属膜１７にコンタクトする第２金属配線２０”を
得る。
【００１６】なお、図２の（ｂ）は、上記接続孔１９を
開口するために使用されるマスクを第１金属配線１３”
にアライメントする時にマスク合わせずれが生じた場合
の断面構造の一例を示している。この場合、接続孔開口
のためのエッチングは、第１金属配線１３”の側面に成
長させた高融点金属膜１７で下げ止まり、下側の第１の
層間絶縁膜１２が異常エッチングされることはない。
【００１７】図２の（ａ）あるいは（ｂ）に示したよう
に形成された配線接続構造は、半導体基板１１上に形成
された第１の層間絶縁膜１２上の第１金属配線１３”
と、この第１金属配線１３”と上層の第２金属配線２
０”との接続部を含む所定領域の第１金属配線１３”の
少なくとも側面部に選択的に成長した高融点金属膜１７
と、この高融点金属膜１７を含む基板上を覆うように堆
積形成され、上記第１金属配線１３”および／または上
記高融点金属膜１７の表面が露出するように開口された
接続孔１９（その大きさは、第１金属配線１３”の幅と
同等かそれ以上である）を有する第２の層間絶縁膜１８
と、上記接続孔１９を通して前記第１金属配線１３”お
よび／または上記高融点金属膜１７にコンタクトする第
２金属配線２０”とを具備している。
【００１８】図４は、第１金属配線１３”…のパターン
レイアウトの一例を示している。Ｗは第１金属配線１
３”の幅、ｄ”は隣り合う第１金属配線１３”の相互間
隔、１９”は第１金属配線１３”と第２金属配線２０”
との接続部である。
【００１９】上記したような金属配線接続構造およびそ
の形成方法によれば、接続孔開口用マスクの合わせずれ
を考慮した第１金属配線の設計余裕値を零にしても、つ
まり、第１金属配線に設計余裕値を持たせなくても、接
続孔開口時のエッチングは、第１金属配線の側面に成長
させた高融点金属膜で下げ止まり、下側の層間絶縁膜を
異常エッチングすることはない。換言すれば、第１金属
配線の側面に成長させた高融点金属膜が接続孔開口用マ
スクの合わせずれを考慮した第１金属配線の設計余裕と
しての役割を果たしている。しかも、この設計余裕に相
当するものが、第１金属配線の加工時ではなく、後工程
での高融点金属膜の選択成長により形成されるので、第
１金属配線の配線ピッチが第１金属配線加工時のリソグ
ラフィによって制限されることはない。従って、接続孔
開口時の異常エッチングによる第２金属配線と下層の半
導体基板に形成された素子部の半導体導電膜との電気的
短絡や、第２金属配線と第１金属配線とのコンタクト面
積の減少によるコンタクト抵抗の増大を防止することが
でき、配線の高密度化や配線接続部周りの高信頼化を達
成することができる。また、第１金属配線の接続部付近
にのみ高融点金属膜を選択的に成長させることにより、
隣り合う第１金属配線間の容量の増大を抑制している。
【００２０】なお、上記実施例では、第１のプラズマ窒
化膜１４”を設けておき、第１金属配線１３”の接続予
定部の側面部のみの表面を露出させて高融点金属膜１７
を成長させたが、図５に示すように、第１のプラズマ窒
化膜１４”を設けないで第１金属配線１３”の接続予定
部の上面部の表面も露出させて高融点金属膜１７を成長
させることにより、第１金属配線１３”の接続予定部の
上面部および側面部を高融点金属膜１７が覆うようにし
てもよい。
【００２１】
【発明の効果】上述したように本発明によれば、第１金
属配線に設計余裕値を持たせなくても、接続孔開口時の
異常エッチングによる第２金属配線と半導体導電膜との
電気的短絡や、第２金属配線と第１金属配線とのコンタ
クト面積の減少によるコンタクト抵抗の増大を防止し、
配線の高密度化や配線接続部周りの高信頼化を達成し得
る半導体集積回路およびその製造方法を実現することが
できる。
【図面の簡単な説明】
【図１】本発明の一実施例における金属配線接続部の形
成工程の一例を示す断面図。
【図２】本発明の一実施例における金属配線接続部の形
成工程の一例を示す断面図。
【図３】図１の（ｄ）中の配線接続部周辺の構造を示す
斜視図。
【図４】本発明の一実施例における第１金属配線部のパ
ターンレイアウトの一例を示す平面図。
【図５】本発明の他の実施例における配線接続部周辺の
構造を示す斜視図。
【図６】従来の半導体集積回路における第１金属配線部
の周辺を示す断面図。
【図７】従来の半導体集積回路における第１金属配線部
のパターンレイアウトの一例を示す平面図。
【図８】従来の半導体集積回路において第１金属配線に
設計余裕値を零にした時にマスク合わせずれが生じた場
合の第１金属配線部の周辺を示す断面図。
【符号の説明】
１１…半導体基板、１２…第１の層間絶縁膜、１３”…
第１金属配線、１７…高融点金属膜、１８…第２の層間
絶縁膜、１９…接続孔、２０”…第２金属配線。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された第１の絶縁膜
    上の第１金属配線と、 この第１金属配線と上層の第２金属配線との接続部を含
    む所定領域の第１金属配線の少なくとも側面部に選択的
    に成長した高融点金属膜と、 この高融点金属膜を含む基板上を覆うように堆積形成さ
    れ、上記第１金属配線および／または上記高融点金属膜
    の表面が露出するように開口された接続孔を有する第２
    の絶縁膜と、 上記接続孔を通して前記第１金属配線および／または上
    記高融点金属膜にコンタクトする第２金属配線とを具備
    することを特徴とする半導体集積回路。
  2. 【請求項２】 前記高融点金属膜はタングステン膜であ
    ることを特徴とする請求項１記載の半導体集積回路。
  3. 【請求項３】 前記接続孔の大きさが前記第１金属配線
    の幅と同等かそれ以上であることを特徴とする請求項１
    または２記載の半導体集積回路。
  4. 【請求項４】 半導体基板上全面に第１の絶縁膜を形成
    する工程と、 上記第１の絶縁膜上に第１金属配線を形成する工程と、 基板上全面に第２の絶縁膜を形成する工程と、 基板上全面にフォトレジストを堆積し、前記第１金属配
    線の上層金属配線との接続予定部を含む所定領域のフォ
    トレジストを除去する工程と、 前記第１の絶縁膜に対するエッチング選択比を有するエ
    ッチングガスを用いて前記第１金属配線の接続予定部の
    少なくとも側面部の前記第２の絶縁膜を除去することに
    より上記第１金属配線の表面を露出させる工程と、 気相成長法を用いて上記第１金属配線の露出表面に選択
    的に高融点金属膜を成長させることにより第１金属配線
    の接続予定部付近の幅を拡げる工程と、 上記高融点金属膜を含む基板上全面に第３の絶縁膜を堆
    積する工程と、 前記第１金属配線の接続予定部および／または上記高融
    点金属膜の表面が露出するように反応性イオンエッチン
    グ法を用いて上記第３の絶縁膜に接続孔を開口する工程
    と、 上記接続孔を通して前記第１金属配線および／または上
    記高融点金属膜にコンタクトする第２金属配線を形成す
    る工程とを具備することを特徴とする半導体集積回路の
    製造方法。
  5. 【請求項５】 前記高融点金属膜はタングステン膜であ
    ることを特徴とする請求項４記載の半導体集積回路の製
    造方法。
  6. 【請求項６】 前記接続孔の大きさが前記第１金属配線
    の幅と同等かそれ以上であることを特徴とする請求項４
    または５記載の半導体集積回路の製造方法。
JP4249697A 1992-09-18 1992-09-18 半導体集積回路およびその製造方法 Pending JPH06104341A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4249697A JPH06104341A (ja) 1992-09-18 1992-09-18 半導体集積回路およびその製造方法
US08/121,554 US5350712A (en) 1992-09-18 1993-09-16 Method of manufacturing a semiconductor IC device having multilayer interconnection structure
KR93018765A KR970006731B1 (en) 1992-09-18 1993-09-17 Method of manufacturing a semiconductor ic device having multilayer interconnection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4249697A JPH06104341A (ja) 1992-09-18 1992-09-18 半導体集積回路およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06104341A true JPH06104341A (ja) 1994-04-15

Family

ID=17196863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4249697A Pending JPH06104341A (ja) 1992-09-18 1992-09-18 半導体集積回路およびその製造方法

Country Status (3)

Country Link
US (1) US5350712A (ja)
JP (1) JPH06104341A (ja)
KR (1) KR970006731B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858875A (en) * 1995-02-03 1999-01-12 National Semiconductor Corporation Integrated circuits with borderless vias
US5656543A (en) * 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
US5757077A (en) * 1995-02-03 1998-05-26 National Semiconductor Corporation Integrated circuits with borderless vias
US5494848A (en) * 1995-03-17 1996-02-27 Taiwan Semiconductor Manufacturing Co. Buried contact trench process
US5607881A (en) * 1995-09-25 1997-03-04 Taiwan Semiconductor Manufacturing Company Ltd. Method of reducing buried contact resistance in SRAM
US5904559A (en) * 1996-03-06 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional contact or via structure with multiple sidewall contacts
US5840624A (en) * 1996-03-15 1998-11-24 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of via over etching for borderless contacts
US5654231A (en) * 1996-03-25 1997-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of eliminating buried contact trench in SRAM technology
US5789317A (en) * 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US5652152A (en) * 1996-04-22 1997-07-29 Chartered Semiconductor Manufacturing Pte, Ltd. Process having high tolerance to buried contact mask misalignment by using a PSG spacer
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US5846860A (en) * 1996-06-24 1998-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making buried contact in DRAM technology
US5916453A (en) * 1996-09-20 1999-06-29 Fujitsu Limited Methods of planarizing structures on wafers and substrates by polishing
JP3050161B2 (ja) 1997-04-18 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
US5930633A (en) * 1997-07-23 1999-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated butt-contact process in shallow trench isolation
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
US6015751A (en) * 1998-04-06 2000-01-18 Taiwan Semiconductor Manufacturing Company Self-aligned connection to underlayer metal lines through unlanded via holes
US6242302B1 (en) * 1998-09-03 2001-06-05 Micron Technology, Inc. Semiconductor processing methods of forming contact openings, methods of forming electrical connections and interconnections, and integrated circuitry
US7328419B2 (en) * 2002-11-19 2008-02-05 Cadence Design Systems, Inc. Place and route tool that incorporates a metal-fill mechanism
US7287324B2 (en) * 2002-11-19 2007-10-30 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing metal-fill on an integrated circuit
US7231624B2 (en) * 2002-11-19 2007-06-12 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing metal-fill with power or ground connection
KR100796502B1 (ko) * 2006-12-29 2008-01-21 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119851A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 多層配線構造の製造方法
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
JP2988943B2 (ja) * 1989-07-27 1999-12-13 株式会社東芝 配線接続孔の形成方法
JPH04226054A (ja) * 1990-03-02 1992-08-14 Toshiba Corp 多層配線構造を有する半導体装置及びその製造方法
US5100838A (en) * 1990-10-04 1992-03-31 Micron Technology, Inc. Method for forming self-aligned conducting pillars in an (IC) fabrication process
US5187121A (en) * 1991-12-18 1993-02-16 International Business Machines Corporation Process for fabrication of a semiconductor structure and contact stud
US5286674A (en) * 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same

Also Published As

Publication number Publication date
KR970006731B1 (en) 1997-04-29
US5350712A (en) 1994-09-27

Similar Documents

Publication Publication Date Title
JPH06104341A (ja) 半導体集積回路およびその製造方法
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
US5543360A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
US6762120B2 (en) Semiconductor device and method for fabricating the same
US6849537B2 (en) Method of suppressing void formation in a metal line
JPH05206135A (ja) 半導体装置の製造方法
JPH0645461A (ja) 集積回路においてコンタクト構成体を製造する方法及び構成体
EP0248668A2 (en) Process for fabricating multilevel metal integrated circuits and structures produced thereby
JPH11163143A (ja) デュアルダマシンエッチングの実施方法、バイアの形成方法、及び自己整合バイアの製造方法
US5759912A (en) Method of manufacturing a semiconductor device having multi-layered wiring without hillocks at the insulating layers
US20050003657A1 (en) Semiconductor device having multilevel interconnections and method of manufacturing the same
JPH07135188A (ja) 半導体装置の製造方法
JPH05251566A (ja) 多層配線構造
JPH0629399A (ja) 半導体装置の製造方法
JP3208608B2 (ja) 配線形成方法
JP3019453B2 (ja) 半導体装置の製造方法
JPH0856024A (ja) 集積回路の製造方法
KR100230032B1 (ko) 다층배선 구조체
JPH0917868A (ja) 半導体集積回路装置の配線接続構造及びその製造方法
JPH0799199A (ja) 半導体装置の製造方法
JP2738358B2 (ja) 半導体装置の製造方法
JP2004039879A (ja) 半導体装置の製造方法
JPH0391929A (ja) 半導体装置の製造方法
JPH0570938B2 (ja)
JPS62243342A (ja) 半導体装置