JPH0917868A - 半導体集積回路装置の配線接続構造及びその製造方法 - Google Patents
半導体集積回路装置の配線接続構造及びその製造方法Info
- Publication number
- JPH0917868A JPH0917868A JP18362595A JP18362595A JPH0917868A JP H0917868 A JPH0917868 A JP H0917868A JP 18362595 A JP18362595 A JP 18362595A JP 18362595 A JP18362595 A JP 18362595A JP H0917868 A JPH0917868 A JP H0917868A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- opening
- insulating film
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路における配線の微細化に伴うビ
アコンタクトの面積縮小を緩和する。 【構成】下層配線１と上層配線４とを互いに異なる材質
で構成し、下層配線１と上層配線４とが互いにオーバー
ラップする領域よりも大きな開口面積のビアコンタクト
３を形成する。 【効果】ビアコンタクトの面積縮小に伴う配線間のコン
タクト抵抗の増大がなくなるとともに、ビアコンタクト
内での断線が防止され、更に、ビアコンタクトのマスク
合わせ余裕が大きくなる。
アコンタクトの面積縮小を緩和する。 【構成】下層配線１と上層配線４とを互いに異なる材質
で構成し、下層配線１と上層配線４とが互いにオーバー
ラップする領域よりも大きな開口面積のビアコンタクト
３を形成する。 【効果】ビアコンタクトの面積縮小に伴う配線間のコン
タクト抵抗の増大がなくなるとともに、ビアコンタクト
内での断線が防止され、更に、ビアコンタクトのマスク
合わせ余裕が大きくなる。
Description
【０００１】
【産業上の利用分野】本発明は、上下配線層がその間の
層間絶縁膜に形成された開孔部を通じて互いに接続する
半導体集積回路装置の配線接続構造及びその製造方法に
関する。
層間絶縁膜に形成された開孔部を通じて互いに接続する
半導体集積回路装置の配線接続構造及びその製造方法に
関する。
【０００２】
【従来の技術】従来、半導体基板上にトランジスタ等の
各種素子が形成される半導体集積回路装置においては、
それら素子間や素子と周辺回路との間を電気的に接続す
るために、基板上に配線が多層に形成される。それらの
配線としては、多結晶シリコン膜、高融点金属膜、高融
点金属シリサイド膜、アルミニウム合金膜等が用いられ
る。
各種素子が形成される半導体集積回路装置においては、
それら素子間や素子と周辺回路との間を電気的に接続す
るために、基板上に配線が多層に形成される。それらの
配線としては、多結晶シリコン膜、高融点金属膜、高融
点金属シリサイド膜、アルミニウム合金膜等が用いられ
る。
【０００３】図５及び図６に、従来の半導体集積回路装
置における多層配線間の接続構造を示す。図５は平面図
であり、図６（ａ）は図５のＡ−Ａ線に沿った断面図、
図６（ｂ）は図５のＢ−Ｂ線に沿った断面図である。
置における多層配線間の接続構造を示す。図５は平面図
であり、図６（ａ）は図５のＡ−Ａ線に沿った断面図、
図６（ｂ）は図５のＢ−Ｂ線に沿った断面図である。
【０００４】図６に示すように、半導体基板１１４上に
シリコン酸化膜１１５が形成され、このシリコン酸化膜
１１５の上に例えばアルミニウムからなる第１層配線１
１０が形成されている。シリコン酸化膜１１５上には、
第１層配線１１０を覆うように層間絶縁膜１１１が形成
され、この層間絶縁膜１１１に、第１層配線１１０と後
述する第２層配線１１３とを互いに電気的に接続するた
めの開孔部１１２が形成されている。この開孔部１１２
は、図５に示すように、第１層配線１１０と第２層配線
１１３とが互いにオーバーラップする領域の内側に形成
されており、図６に示すように、この開孔部１１２を通
じて第１層配線１１０に接触するように例えばアルミニ
ウムからなる第２層配線１１３が形成されている。
シリコン酸化膜１１５が形成され、このシリコン酸化膜
１１５の上に例えばアルミニウムからなる第１層配線１
１０が形成されている。シリコン酸化膜１１５上には、
第１層配線１１０を覆うように層間絶縁膜１１１が形成
され、この層間絶縁膜１１１に、第１層配線１１０と後
述する第２層配線１１３とを互いに電気的に接続するた
めの開孔部１１２が形成されている。この開孔部１１２
は、図５に示すように、第１層配線１１０と第２層配線
１１３とが互いにオーバーラップする領域の内側に形成
されており、図６に示すように、この開孔部１１２を通
じて第１層配線１１０に接触するように例えばアルミニ
ウムからなる第２層配線１１３が形成されている。
【０００５】次に、図７及び図８を参照して、上述した
構造の製造方法を説明する。なお、図７及び図８の各図
において、分図（ａ）及び（ｂ）は図６の分図（ａ）及
び（ｂ）に夫々対応している。
構造の製造方法を説明する。なお、図７及び図８の各図
において、分図（ａ）及び（ｂ）は図６の分図（ａ）及
び（ｂ）に夫々対応している。
【０００６】まず、図７に示すように、半導体基板１１
４の上にシリコン酸化膜１１５を形成した後、このシリ
コン酸化膜１１５の上に第１層配線１１０を所定パター
ンに形成する。そして、この第１層配線１１０を覆うよ
うにシリコン酸化膜１１５の上に層間絶縁膜１１１を形
成する。しかる後、層間絶縁膜１１１の上にフォトレジ
スト膜１１６を形成し、このフォトレジスト膜１１６を
所定形状にパターニングする。そして、そのパターニン
グしたフォトレジスト膜１１６をマスクとして、層間絶
縁膜１１１を、希フッ酸溶液によるウェットエッチング
及び反応性イオンエッチング等の異方性エッチングによ
り選択的に除去し、開孔部１１２を形成する。
４の上にシリコン酸化膜１１５を形成した後、このシリ
コン酸化膜１１５の上に第１層配線１１０を所定パター
ンに形成する。そして、この第１層配線１１０を覆うよ
うにシリコン酸化膜１１５の上に層間絶縁膜１１１を形
成する。しかる後、層間絶縁膜１１１の上にフォトレジ
スト膜１１６を形成し、このフォトレジスト膜１１６を
所定形状にパターニングする。そして、そのパターニン
グしたフォトレジスト膜１１６をマスクとして、層間絶
縁膜１１１を、希フッ酸溶液によるウェットエッチング
及び反応性イオンエッチング等の異方性エッチングによ
り選択的に除去し、開孔部１１２を形成する。
【０００７】次に、図８に示すように、フォトレジスト
膜１１６を除去した後、開孔部１１２を含む層間絶縁膜
１１１上の全面に反応性スパッタリング法により導電膜
１１３を形成する。そして、導電膜１１３上にフォトレ
ジスト膜１１８を形成し、このフォトレジスト膜１１８
を所定形状にパターニングする。そして、そのパターニ
ングしたフォトレジスト膜１１８をマスクとして反応性
イオンエッチングにより導電膜１１３を選択的に除去
し、開孔部１１２において第１層配線１１０に電気的に
接続したパターンの第２層配線１１３を形成する。
膜１１６を除去した後、開孔部１１２を含む層間絶縁膜
１１１上の全面に反応性スパッタリング法により導電膜
１１３を形成する。そして、導電膜１１３上にフォトレ
ジスト膜１１８を形成し、このフォトレジスト膜１１８
を所定形状にパターニングする。そして、そのパターニ
ングしたフォトレジスト膜１１８をマスクとして反応性
イオンエッチングにより導電膜１１３を選択的に除去
し、開孔部１１２において第１層配線１１０に電気的に
接続したパターンの第２層配線１１３を形成する。
【０００８】
【発明が解決しようとする課題】上述した従来の配線接
続構造では、図５に示すように、開孔部１１２の開口面
積を、第１層配線１１０と第２層配線１１３との間の接
続を確実に行うために、第１層配線１１０と第２層配線
１１３とが互いにオーバーラップする領域よりも小さく
しなければならなかった。
続構造では、図５に示すように、開孔部１１２の開口面
積を、第１層配線１１０と第２層配線１１３との間の接
続を確実に行うために、第１層配線１１０と第２層配線
１１３とが互いにオーバーラップする領域よりも小さく
しなければならなかった。
【０００９】このため、例えば、近年の微細化の要求か
ら、第１層配線１１０と第２層配線１１３とのいずれか
一方でも配線幅が狭くなると、開孔部１１２の開口面積
も必然的により狭くなり、その結果、第１層配線１１０
と第２層配線１１３との間の接触面積が小さくなってそ
れらの間の接触抵抗が増大したり、或いは、開孔部１１
２の内部で断線を引き起こす虞があるという問題があっ
た。また、第１層配線１１０と第２層配線１１３とのい
ずれか一方でも配線幅が狭くなると、開孔部１１２を形
成する際のマスク合わせ精度が厳しくなるという問題も
あった。
ら、第１層配線１１０と第２層配線１１３とのいずれか
一方でも配線幅が狭くなると、開孔部１１２の開口面積
も必然的により狭くなり、その結果、第１層配線１１０
と第２層配線１１３との間の接触面積が小さくなってそ
れらの間の接触抵抗が増大したり、或いは、開孔部１１
２の内部で断線を引き起こす虞があるという問題があっ
た。また、第１層配線１１０と第２層配線１１３とのい
ずれか一方でも配線幅が狭くなると、開孔部１１２を形
成する際のマスク合わせ精度が厳しくなるという問題も
あった。
【００１０】そこで、本発明の目的は、半導体集積回路
装置の多層配線の配線幅が狭くなった場合でも、層間絶
縁膜に形成された開口部において互いに接続されるそれ
ら配線間の接触抵抗の増大や、開口部内での断線を防止
し、また、層間絶縁膜に開口部を形成する際のパターニ
ング用マスクの合わせ精度の厳密性を緩和することので
きる半導体集積回路装置の配線接続構造及びその製造方
法を提供することである。
装置の多層配線の配線幅が狭くなった場合でも、層間絶
縁膜に形成された開口部において互いに接続されるそれ
ら配線間の接触抵抗の増大や、開口部内での断線を防止
し、また、層間絶縁膜に開口部を形成する際のパターニ
ング用マスクの合わせ精度の厳密性を緩和することので
きる半導体集積回路装置の配線接続構造及びその製造方
法を提供することである。
【００１１】
【課題を解決するための手段】上述した課題を解決する
本発明の半導体集積回路装置の配線接続構造は、下地絶
縁膜の上に形成された第１の配線と、前記第１の配線の
上に形成された層間絶縁膜と、前記層間絶縁膜の上に形
成された第２の配線とを有し、前記層間絶縁膜に形成さ
れた開孔部を通じて前記第１の配線と前記第２の配線と
が互いに電気的に接続している半導体集積回路装置の配
線接続構造において、前記開孔部が、前記第１の配線と
前記第２の配線との互いのオーバーラップ領域を含んで
それよりも大きく開口されている。
本発明の半導体集積回路装置の配線接続構造は、下地絶
縁膜の上に形成された第１の配線と、前記第１の配線の
上に形成された層間絶縁膜と、前記層間絶縁膜の上に形
成された第２の配線とを有し、前記層間絶縁膜に形成さ
れた開孔部を通じて前記第１の配線と前記第２の配線と
が互いに電気的に接続している半導体集積回路装置の配
線接続構造において、前記開孔部が、前記第１の配線と
前記第２の配線との互いのオーバーラップ領域を含んで
それよりも大きく開口されている。
【００１２】本発明の一態様では、前記開口部が、前記
第１の配線の側面の少なくとも一部を露出させるように
形成されている。
第１の配線の側面の少なくとも一部を露出させるように
形成されている。
【００１３】本発明の一態様では、前記第１の配線と前
記第２の配線とが互いに異なる材質で形成されている。
記第２の配線とが互いに異なる材質で形成されている。
【００１４】また、本発明の半導体集積回路装置の配線
接続構造の製造方法は、下地絶縁膜の上に第１の配線を
所定パターンに形成する工程と、前記第１の配線を含む
全面に層間絶縁膜を形成する工程と、前記第１の配線の
上の所定位置に前記第１の配線のパターンの幅よりも大
きく開口した開孔部を前記層間絶縁膜に形成する工程
と、前記開孔部を含む全面に導電膜を形成する工程と、
前記導電膜を選択的に除去し、前記開孔部を通じて前記
第１の配線に接続するパターンの第２の配線を形成する
工程とを有する。
接続構造の製造方法は、下地絶縁膜の上に第１の配線を
所定パターンに形成する工程と、前記第１の配線を含む
全面に層間絶縁膜を形成する工程と、前記第１の配線の
上の所定位置に前記第１の配線のパターンの幅よりも大
きく開口した開孔部を前記層間絶縁膜に形成する工程
と、前記開孔部を含む全面に導電膜を形成する工程と、
前記導電膜を選択的に除去し、前記開孔部を通じて前記
第１の配線に接続するパターンの第２の配線を形成する
工程とを有する。
【００１５】
【作用】本発明においては、第１の配線と第２の配線と
の間の層間絶縁膜に形成する開孔部を、第１の配線と第
２の配線との互いのオーバーラップ領域を含んでそれよ
りも大きく開口するように形成するので、第１の配線又
は第２の配線の配線幅が狭くなった場合でも、第１の配
線と第２の配線とは常に互いのオーバーラップ領域の全
面で接触することが可能である。このため、開孔部の開
口面積に起因した配線間の接触抵抗の増大を招くことは
ない。また、第１の配線及び第２の配線の配線幅に依存
せずに開孔部の開口面積を大きくとることが可能である
ため、開孔部内での断線を防止できるとともに、開孔部
を形成する際のフォトレジスト膜等のパターニング用の
マスク合わせ精度の厳密性も緩和される。
の間の層間絶縁膜に形成する開孔部を、第１の配線と第
２の配線との互いのオーバーラップ領域を含んでそれよ
りも大きく開口するように形成するので、第１の配線又
は第２の配線の配線幅が狭くなった場合でも、第１の配
線と第２の配線とは常に互いのオーバーラップ領域の全
面で接触することが可能である。このため、開孔部の開
口面積に起因した配線間の接触抵抗の増大を招くことは
ない。また、第１の配線及び第２の配線の配線幅に依存
せずに開孔部の開口面積を大きくとることが可能である
ため、開孔部内での断線を防止できるとともに、開孔部
を形成する際のフォトレジスト膜等のパターニング用の
マスク合わせ精度の厳密性も緩和される。
【００１６】また、層間絶縁膜に開孔部を形成する際
に、第１の配線の側面の少なくとも一部をもその開孔部
内で露出させるように構成することにより、第１の配線
と第２の配線とをその第１の配線の側面の少なくとも一
部においても互いに接触させることが可能となり、その
結果、配線間の接触面積が増大して、それらの間の接触
抵抗を下げることができる。
に、第１の配線の側面の少なくとも一部をもその開孔部
内で露出させるように構成することにより、第１の配線
と第２の配線とをその第１の配線の側面の少なくとも一
部においても互いに接触させることが可能となり、その
結果、配線間の接触面積が増大して、それらの間の接触
抵抗を下げることができる。
【００１７】更に、第１の配線と第２の配線とを互いに
異なる材質で形成することにより、例えば、開孔部の内
部において第２の配線をパターニングするためにエッチ
ングする際、第１の配線がエッチングされないようにす
ることが可能となる。
異なる材質で形成することにより、例えば、開孔部の内
部において第２の配線をパターニングするためにエッチ
ングする際、第１の配線がエッチングされないようにす
ることが可能となる。
【００１８】
【実施例】以下、本発明を一実施例につき図１〜図４を
参照して説明する。
参照して説明する。
【００１９】図１及び図２に、本発明の一実施例による
半導体集積回路装置の配線接続構造を示す。図１は平面
図であり、図２（ａ）は図１のＡ−Ａ線に沿った断面
図、図２（ｂ）は図１のＢ−Ｂ線に沿った断面図であ
る。
半導体集積回路装置の配線接続構造を示す。図１は平面
図であり、図２（ａ）は図１のＡ−Ａ線に沿った断面
図、図２（ｂ）は図１のＢ−Ｂ線に沿った断面図であ
る。
【００２０】図２に示すように、半導体基板５上に膜厚
５０００Åのシリコン酸化膜６が形成され、このシリコ
ン酸化膜６の上に膜厚５００Åのアルミニウム合金から
なる第１層配線１が形成されている。この第１層配線１
は、アルミニウム合金層とその下に形成された高融点金
属のバリアメタル層とからなっていても良い。その場
合、バリアメタル層は、チタン（Ｔｉ）、チタンナイト
ライド（ＴｉＮ）、チタンタングステン（ＴｉＷ）、タ
ングステン（Ｗ）等により構成することができる。
５０００Åのシリコン酸化膜６が形成され、このシリコ
ン酸化膜６の上に膜厚５００Åのアルミニウム合金から
なる第１層配線１が形成されている。この第１層配線１
は、アルミニウム合金層とその下に形成された高融点金
属のバリアメタル層とからなっていても良い。その場
合、バリアメタル層は、チタン（Ｔｉ）、チタンナイト
ライド（ＴｉＮ）、チタンタングステン（ＴｉＷ）、タ
ングステン（Ｗ）等により構成することができる。
【００２１】図示の如く、シリコン酸化膜６の上には、
第１層配線１を覆うように膜厚９０００Åの層間絶縁膜
２が形成され、この層間絶縁膜２に、第１層配線１と後
述する第２層配線４とを互いに電気的に接続するための
開孔部３が形成されている。この開孔部３は、図１に示
すように、第１層配線１と第２層配線４とが互いにオー
バーラップする領域を含んで、それを取り囲むように、
大きく開口して形成されている。また、図２に示すよう
に、開孔部３の深さは、９０００Å以上９５００Å以下
であって、これにより、第１層配線１の側面の一部が開
孔部３内に露出する形になっている。
第１層配線１を覆うように膜厚９０００Åの層間絶縁膜
２が形成され、この層間絶縁膜２に、第１層配線１と後
述する第２層配線４とを互いに電気的に接続するための
開孔部３が形成されている。この開孔部３は、図１に示
すように、第１層配線１と第２層配線４とが互いにオー
バーラップする領域を含んで、それを取り囲むように、
大きく開口して形成されている。また、図２に示すよう
に、開孔部３の深さは、９０００Å以上９５００Å以下
であって、これにより、第１層配線１の側面の一部が開
孔部３内に露出する形になっている。
【００２２】更に、図示の如く、層間絶縁膜２の上に
は、開孔部３を通じて第１層配線１に接触するように膜
厚４０００Åのタングステンからなる第２層配線４が形
成されている。この第２層配線４は、チタン、チタンナ
イトライド又はチタンタングステンで構成されても良
い。また、この第２層配線４を、アルミニウム合金層と
その下に形成した高融点金属のバリアメタル層とから構
成しても良く、バリアメタル層としては、チタン、チタ
ンナイトライド、チタンタングステン、タングステン等
を挙げることができる。
は、開孔部３を通じて第１層配線１に接触するように膜
厚４０００Åのタングステンからなる第２層配線４が形
成されている。この第２層配線４は、チタン、チタンナ
イトライド又はチタンタングステンで構成されても良
い。また、この第２層配線４を、アルミニウム合金層と
その下に形成した高融点金属のバリアメタル層とから構
成しても良く、バリアメタル層としては、チタン、チタ
ンナイトライド、チタンタングステン、タングステン等
を挙げることができる。
【００２３】本実施例においては、図２（ａ）に示すよ
うに、第１層配線１の側面の一部においても第１層配線
１と第２層配線４とが互いに接触しており、従って、そ
れらの間の接触面積が大きくなって、接触抵抗が小さく
なっている。
うに、第１層配線１の側面の一部においても第１層配線
１と第２層配線４とが互いに接触しており、従って、そ
れらの間の接触面積が大きくなって、接触抵抗が小さく
なっている。
【００２４】次に、図３及び図４を参照して、図１及び
図２に示した構造の製造方法を説明する。なお、図３及
び図４の各図において、分図（ａ）及び（ｂ）は図２の
分図（ａ）及び（ｂ）に夫々対応している。
図２に示した構造の製造方法を説明する。なお、図３及
び図４の各図において、分図（ａ）及び（ｂ）は図２の
分図（ａ）及び（ｂ）に夫々対応している。
【００２５】まず、図３に示すように、半導体基板５の
上にシリコン酸化膜６を膜厚５０００Åに形成した後、
このシリコン酸化膜６の上にアルミニウム合金とバリア
メタル層とからなる膜厚５００Åの第１層配線１を所定
パターンに形成する。次に、この第１層配線１を覆うよ
うにシリコン酸化膜６の上に層間絶縁膜２を膜厚９００
０Åに形成する。しかる後、層間絶縁膜２の上にフォト
レジスト膜７を形成し、このフォトレジスト膜７を所定
形状にパターニングする。そして、そのパターニングし
たフォトレジスト膜７をマスクとして、層間絶縁膜２
を、希フッ酸溶液によるウェットエッチング及び反応性
イオンエッチング等の異方性エッチングにより選択的に
除去し、開孔部３を形成する。
上にシリコン酸化膜６を膜厚５０００Åに形成した後、
このシリコン酸化膜６の上にアルミニウム合金とバリア
メタル層とからなる膜厚５００Åの第１層配線１を所定
パターンに形成する。次に、この第１層配線１を覆うよ
うにシリコン酸化膜６の上に層間絶縁膜２を膜厚９００
０Åに形成する。しかる後、層間絶縁膜２の上にフォト
レジスト膜７を形成し、このフォトレジスト膜７を所定
形状にパターニングする。そして、そのパターニングし
たフォトレジスト膜７をマスクとして、層間絶縁膜２
を、希フッ酸溶液によるウェットエッチング及び反応性
イオンエッチング等の異方性エッチングにより選択的に
除去し、開孔部３を形成する。
【００２６】次に、図４に示すように、フォトレジスト
膜７を除去した後、開孔部３を含む層間絶縁膜２上の全
面に反応性スパッタリング法によりタングステンからな
る導電膜４を膜厚４０００Åに形成する。そして、導電
膜４上にフォトレジスト膜９を形成し、このフォトレジ
スト膜９を所定形状にパターニングする。そして、その
パターニングしたフォトレジスト膜９をマスクとして反
応性イオンエッチングにより導電膜４を選択的に除去
し、開孔部３において第１層配線１に電気的に接続した
パターンの第２層配線４を形成する。このエッチング工
程でのガス種は、ＳＦ6 とＣｌ2 との混合ガスを用い
る。
膜７を除去した後、開孔部３を含む層間絶縁膜２上の全
面に反応性スパッタリング法によりタングステンからな
る導電膜４を膜厚４０００Åに形成する。そして、導電
膜４上にフォトレジスト膜９を形成し、このフォトレジ
スト膜９を所定形状にパターニングする。そして、その
パターニングしたフォトレジスト膜９をマスクとして反
応性イオンエッチングにより導電膜４を選択的に除去
し、開孔部３において第１層配線１に電気的に接続した
パターンの第２層配線４を形成する。このエッチング工
程でのガス種は、ＳＦ6 とＣｌ2 との混合ガスを用い
る。
【００２７】
【発明の効果】本発明によれば、半導体集積回路装置の
配線の微細化に伴って配線幅が狭くなった場合でも、配
線間を接続する開孔部の開口面積を配線幅に依存せずに
大きくとることが可能であるため、開孔部の面積縮小に
起因した配線間の接触抵抗の増大をなくすことができる
とともに、開孔部での断線を防止することができ、更
に、開孔部を形成する際のマスク合わせ精度を緩和する
ことができる。
配線の微細化に伴って配線幅が狭くなった場合でも、配
線間を接続する開孔部の開口面積を配線幅に依存せずに
大きくとることが可能であるため、開孔部の面積縮小に
起因した配線間の接触抵抗の増大をなくすことができる
とともに、開孔部での断線を防止することができ、更
に、開孔部を形成する際のマスク合わせ精度を緩和する
ことができる。
【図１】本発明の一実施例による半導体集積回路装置の
配線接続構造を示す平面図である。
配線接続構造を示す平面図である。
【図２】本発明の一実施例による半導体集積回路装置の
配線接続構造を示す断面図である。
配線接続構造を示す断面図である。
【図３】本発明の一実施例による半導体集積回路装置の
配線接続構造の製造工程を示す断面図である。
配線接続構造の製造工程を示す断面図である。
【図４】本発明の一実施例による半導体集積回路装置の
配線接続構造の製造工程を示す断面図である。
配線接続構造の製造工程を示す断面図である。
【図５】従来の半導体集積回路装置の配線接続構造を示
す平面図である。
す平面図である。
【図６】従来の半導体集積回路装置の配線接続構造を示
す断面図である。
す断面図である。
【図７】従来の半導体集積回路装置の配線接続構造の製
造工程を示す断面図である。
造工程を示す断面図である。
【図８】従来の半導体集積回路装置の配線接続構造の製
造工程を示す断面図である。
造工程を示す断面図である。
１ 第１層配線 ２ 層間絶縁膜 ３ 開孔部 ４ 第２層配線 ５ 半導体基板 ６ シリコン酸化膜 ７、９ フォトレジスト膜
Claims (4)
- 【請求項１】 下地絶縁膜の上に形成された第１の配線
と、前記第１の配線の上に形成された層間絶縁膜と、前
記層間絶縁膜の上に形成された第２の配線とを有し、前
記層間絶縁膜に形成された開孔部を通じて前記第１の配
線と前記第２の配線とが互いに電気的に接続している半
導体集積回路装置の配線接続構造において、 前記開孔部が、前記第１の配線と前記第２の配線との互
いのオーバーラップ領域を含んでそれよりも大きく開口
されていることを特徴とする半導体集積回路装置の配線
接続構造。 - 【請求項２】 前記開口部が、前記第１の配線の側面の
少なくとも一部を露出させるように形成されていること
を特徴とする請求項１に記載の半導体集積回路装置の配
線接続構造。 - 【請求項３】 前記第１の配線と前記第２の配線とが互
いに異なる材質で形成されていることを特徴とする請求
項１又は２に記載の半導体集積回路装置の配線接続構
造。 - 【請求項４】 下地絶縁膜の上に第１の配線を所定パタ
ーンに形成する工程と、 前記第１の配線を含む全面に層間絶縁膜を形成する工程
と、 前記第１の配線の上の所定位置に前記第１の配線のパタ
ーンの幅よりも大きく開口した開孔部を前記層間絶縁膜
に形成する工程と、 前記開孔部を含む全面に導電膜を形成する工程と、 前記導電膜を選択的に除去し、前記開孔部を通じて前記
第１の配線に接続するパターンの第２の配線を形成する
工程とを有することを特徴とする半導体集積回路装置の
配線接続構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18362595A JPH0917868A (ja) | 1995-06-27 | 1995-06-27 | 半導体集積回路装置の配線接続構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18362595A JPH0917868A (ja) | 1995-06-27 | 1995-06-27 | 半導体集積回路装置の配線接続構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917868A true JPH0917868A (ja) | 1997-01-17 |
Family
ID=16139054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18362595A Withdrawn JPH0917868A (ja) | 1995-06-27 | 1995-06-27 | 半導体集積回路装置の配線接続構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917868A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110902A (ja) * | 1999-09-16 | 2001-04-20 | Samsung Electronics Co Ltd | 自己整列コンタクトをもつ半導体素子及びその製造方法 |
| US6316836B1 (en) | 1998-05-27 | 2001-11-13 | Nec Corporation | Semiconductor device interconnection structure |
| WO2004047164A1 (ja) * | 2002-11-15 | 2004-06-03 | Nec Corporation | せり上げ素子分離構造を有する半導体装置及びその製造方法 |
-
1995
- 1995-06-27 JP JP18362595A patent/JPH0917868A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316836B1 (en) | 1998-05-27 | 2001-11-13 | Nec Corporation | Semiconductor device interconnection structure |
| JP2001110902A (ja) * | 1999-09-16 | 2001-04-20 | Samsung Electronics Co Ltd | 自己整列コンタクトをもつ半導体素子及びその製造方法 |
| WO2004047164A1 (ja) * | 2002-11-15 | 2004-06-03 | Nec Corporation | せり上げ素子分離構造を有する半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
| US6103629A (en) | Self-aligned interconnect using high selectivity metal pillars and a via exclusion mask | |
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| JPH06104341A (ja) | 半導体集積回路およびその製造方法 | |
| US5726098A (en) | Method of manufacturing semiconductor device having multilevel interconnection | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| JP2000100938A (ja) | 半導体装置の多層配線構造 | |
| US6133141A (en) | Methods of forming electrical connections between conductive layers | |
| EP0234407A1 (en) | Method filling interlevel dielectric via or contact holes in multilevel VLSI metallization structures | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JP2858837B2 (ja) | 半導体装置の製造方法 | |
| KR940002757B1 (ko) | 바이폴라형 반도체장치 | |
| JP2659285B2 (ja) | 半導体装置の製造方法 | |
| JPH06204345A (ja) | 半導体装置 | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2653672B2 (ja) | スケイラブル・ヒューズ・リンク素子の形成方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH0542139B2 (ja) | ||
| KR0151054B1 (ko) | 반도체 장치의 층간접속방법 | |
| JPS62136857A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |