JPH05206135A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05206135A JPH05206135A JP3295320A JP29532091A JPH05206135A JP H05206135 A JPH05206135 A JP H05206135A JP 3295320 A JP3295320 A JP 3295320A JP 29532091 A JP29532091 A JP 29532091A JP H05206135 A JPH05206135 A JP H05206135A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- wiring
- metal film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
- H10W20/065—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by making at least a portion of the conductive part non-conductive, e.g. by oxidation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】金属電極及び金属配線を有する半導体装置にお
いて、密着性及び信頼性確保のための金属膜の被着を簡
単にしかもセルフアラインで配線間の短絡を発生するこ
となく確実に行なう方法を提供する。 【構成】コンタクト孔あるいはスルーホールを含む所定
領域に形成した金属電極及び金属配線２０をマスクに酸
化性金属膜１７を露出させ、熱処理等により金属膜１７
の表面を金属酸化膜２１とし、この金属酸化膜２１をマ
スクに電界メッキ法により金属電極及び金属配線２０に
金属膜２２を被着させる。その後さらに熱処理等により
金属電極及び金属電極２０領域を除き金属膜１７の全て
を金属酸化膜２１とし完全に電気絶縁膜とする。 【効果】金属膜２２をセルフアラインで形成することが
でき、配線が微細化しても配線間での短絡といった問題
は生じない。
いて、密着性及び信頼性確保のための金属膜の被着を簡
単にしかもセルフアラインで配線間の短絡を発生するこ
となく確実に行なう方法を提供する。 【構成】コンタクト孔あるいはスルーホールを含む所定
領域に形成した金属電極及び金属配線２０をマスクに酸
化性金属膜１７を露出させ、熱処理等により金属膜１７
の表面を金属酸化膜２１とし、この金属酸化膜２１をマ
スクに電界メッキ法により金属電極及び金属配線２０に
金属膜２２を被着させる。その後さらに熱処理等により
金属電極及び金属電極２０領域を除き金属膜１７の全て
を金属酸化膜２１とし完全に電気絶縁膜とする。 【効果】金属膜２２をセルフアラインで形成することが
でき、配線が微細化しても配線間での短絡といった問題
は生じない。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に金属配線の製造方法に関するものである。
係わり、特に金属配線の製造方法に関するものである。
【０００２】
【従来の技術】現在、ＩＣから超ＬＳＩまでのほとんど
の半導体装置においては、オーミック特性，Ａｌスパイ
ク抑制等の観点から配線材料として、Ａｌ−Ｓｉ，Ａｌ
−Ｓｉ−Ｃｕ合金が広く用いられるようになっている。
しかしながら、これらの配線材料を用いても熱処理に伴
うヒロック形成やマイグレーションの発生が充分に避け
られず、信頼性の点で非常に問題があり、これに対処す
るため従来は高融点金属材料を用いて配線部を多重構造
とする方法がとられてきた。しかし、それでもけっして
充分ではなく、最近では配線材料としてＡｕが用いられ
ている。Ａｕは配線材料として極めて安定であり、マイ
グレーション耐性もＡｌ合金の１０倍以上あり信頼性も
極めて高いが、反面層間膜との密着性が極めて悪いとい
う欠点があった。このため従来Ａｕ配線については配線
上面に層間膜と密着性のよい金属膜を設けていた。
の半導体装置においては、オーミック特性，Ａｌスパイ
ク抑制等の観点から配線材料として、Ａｌ−Ｓｉ，Ａｌ
−Ｓｉ−Ｃｕ合金が広く用いられるようになっている。
しかしながら、これらの配線材料を用いても熱処理に伴
うヒロック形成やマイグレーションの発生が充分に避け
られず、信頼性の点で非常に問題があり、これに対処す
るため従来は高融点金属材料を用いて配線部を多重構造
とする方法がとられてきた。しかし、それでもけっして
充分ではなく、最近では配線材料としてＡｕが用いられ
ている。Ａｕは配線材料として極めて安定であり、マイ
グレーション耐性もＡｌ合金の１０倍以上あり信頼性も
極めて高いが、反面層間膜との密着性が極めて悪いとい
う欠点があった。このため従来Ａｕ配線については配線
上面に層間膜と密着性のよい金属膜を設けていた。
【０００３】以下図５，図６に基き、従来の配線の形成
方法について説明する。図５（Ａ）〜（Ｃ），図６
（Ａ）〜（Ｃ）は本発明に対する従来の技術を示した工
程順縦断面図である。
方法について説明する。図５（Ａ）〜（Ｃ），図６
（Ａ）〜（Ｃ）は本発明に対する従来の技術を示した工
程順縦断面図である。
【０００４】半導体基板１１に絶縁膜１２を形成し、所
定領域に拡散層１４を形成する。この従来例において
は、微細で浅い拡散層１４を形成するため不純物を添加
した多結晶シリコン膜１５を拡散源とする方法を示し、
かつその多結晶シリコン膜１５を引き出し電極としてい
る。その後、多結晶シリコン膜１５と電極配線との接触
抵抗低減のためシリサイド層１６を形成する。さらに全
面に絶縁膜１３として化学的気相成長法等により酸化膜
を膜厚２００〜５００ｎｍ（ナノメータ）程度成長させ
る。次に絶縁膜１３の所定領域に開孔を形成し、電極配
線形成のためのコンタクトとする。以上のようにして図
５（Ａ）に示す構造を得る。
定領域に拡散層１４を形成する。この従来例において
は、微細で浅い拡散層１４を形成するため不純物を添加
した多結晶シリコン膜１５を拡散源とする方法を示し、
かつその多結晶シリコン膜１５を引き出し電極としてい
る。その後、多結晶シリコン膜１５と電極配線との接触
抵抗低減のためシリサイド層１６を形成する。さらに全
面に絶縁膜１３として化学的気相成長法等により酸化膜
を膜厚２００〜５００ｎｍ（ナノメータ）程度成長させ
る。次に絶縁膜１３の所定領域に開孔を形成し、電極配
線形成のためのコンタクトとする。以上のようにして図
５（Ａ）に示す構造を得る。
【０００５】その後、複数層の金属膜２８，２９を順次
スパッタ法により堆積させる。金属膜２８は絶縁膜１３
との密着性を考慮し例えばＴｉ，ＴｉＷ，Ｃｒ等を、ま
た金属膜２９にはバリア性，メッキ性等を考慮し、Ｎ
ｉ，Ｃｕ，Ｐｔ，Ａｕ等を用い、それぞれ膜厚が３０〜
１００ｎｍ程度あれば充分である。上記のような条件が
確保されるならば、単層金属膜であってもかまわない。
また金属膜２８，２９は電解メッキ時の給電層ともなる
ものである。ついでフォトレジスト１９を用いて、所定
領域を開孔し、電界メッキ法により金による金属電極及
び金属配線２０を０．５〜２．０μｍ程度形成し図５
（Ｂ）に示す構造を得る。
スパッタ法により堆積させる。金属膜２８は絶縁膜１３
との密着性を考慮し例えばＴｉ，ＴｉＷ，Ｃｒ等を、ま
た金属膜２９にはバリア性，メッキ性等を考慮し、Ｎ
ｉ，Ｃｕ，Ｐｔ，Ａｕ等を用い、それぞれ膜厚が３０〜
１００ｎｍ程度あれば充分である。上記のような条件が
確保されるならば、単層金属膜であってもかまわない。
また金属膜２８，２９は電解メッキ時の給電層ともなる
ものである。ついでフォトレジスト１９を用いて、所定
領域を開孔し、電界メッキ法により金による金属電極及
び金属配線２０を０．５〜２．０μｍ程度形成し図５
（Ｂ）に示す構造を得る。
【０００６】次に金属電極あるいは金属配線２０をマス
クとしてＲＩＥ法により金属膜２８，２９を順次除去し
図５（Ｃ）に示す構造を得る。金属膜２８，２９の除去
には金属の種類によるガス系を選べばよい。
クとしてＲＩＥ法により金属膜２８，２９を順次除去し
図５（Ｃ）に示す構造を得る。金属膜２８，２９の除去
には金属の種類によるガス系を選べばよい。
【０００７】次に図６（Ａ）に示すように金属電極及び
金属配線２０を含む全面に金属膜３０を形成する。金属
膜３０としてはＴｉＷ，Ｔｉ，Ｐｄ等があり、膜厚とし
ては１０〜１００ｎｍ程度でよい。次にフォトレジスト
１９を用いてパターニングを行ない、金属電極または金
属配線２０の上部のみにフォトレジスト１９を残す。そ
の後、フォトレジスト１９をマスクに金属膜３０を除去
する。金属膜３０の除去には、ウェットであれば過酸化
水素，希弗酸，ドライエッチならば反応性イオンエッチ
ングによりＣＦ4 系のガスで除去できる。このようにし
て図６（Ｂ）に示す構造を得る。
金属配線２０を含む全面に金属膜３０を形成する。金属
膜３０としてはＴｉＷ，Ｔｉ，Ｐｄ等があり、膜厚とし
ては１０〜１００ｎｍ程度でよい。次にフォトレジスト
１９を用いてパターニングを行ない、金属電極または金
属配線２０の上部のみにフォトレジスト１９を残す。そ
の後、フォトレジスト１９をマスクに金属膜３０を除去
する。金属膜３０の除去には、ウェットであれば過酸化
水素，希弗酸，ドライエッチならば反応性イオンエッチ
ングによりＣＦ4 系のガスで除去できる。このようにし
て図６（Ｂ）に示す構造を得る。
【０００８】次に層間膜２３としてプラズマ酸化膜ある
いはプラズマ窒化膜等を形成し、図６（Ｃ）に示す構造
が得られる。金属膜３０は上層の無機系絶縁膜２３との
密着性を確保するために必要な膜である。
いはプラズマ窒化膜等を形成し、図６（Ｃ）に示す構造
が得られる。金属膜３０は上層の無機系絶縁膜２３との
密着性を確保するために必要な膜である。
【０００９】従来は、以上のような方法で形成してい
た。
た。
【００１０】
【発明が解決しようとする課題】従来この製造方法で
は、金属膜３０を配線に対してセルフアラインで形成す
ることが困難であり、目ズレ等によっては配線間あるい
は電極間での短絡を生じ、微細配線には使用できないと
いう欠点があった。また従来法では、工程が長く複雑で
あるという欠点もあった。
は、金属膜３０を配線に対してセルフアラインで形成す
ることが困難であり、目ズレ等によっては配線間あるい
は電極間での短絡を生じ、微細配線には使用できないと
いう欠点があった。また従来法では、工程が長く複雑で
あるという欠点もあった。
【００１１】電極あるいは配線を形成した後、無電解メ
ッキで被覆するという方法があるが、完全な選択性を得
ることが非常に困難であり、微細配線には適用できな
い。
ッキで被覆するという方法があるが、完全な選択性を得
ることが非常に困難であり、微細配線には適用できな
い。
【００１２】
【課題を解決するための手段】半導体基板内或は半導体
基板上に設けられた導電層を被覆する電気絶縁膜及び該
電気絶縁膜に設けた開孔を含む半導体基板上に、少なく
とも一層の酸化性金属層を含む第１の金属膜を形成する
工程と、該第１の金属膜上の所定領域に金属電極及び金
属配線を形成する工程と、前記金属電極及び金属配線領
域を除き選択的に第１の金属膜の酸化性金属層を表面に
露出させる工程と、前記酸化性金属層の表面を酸化し、
金属酸化膜とする工程と、前記金属電極及び金属配線の
表面のみに第２の金属膜を形成する工程と、前記金属電
極及び金属配線領域を除き、酸化性金属層の全てを金属
酸化膜とする工程とを含むことを特徴とする半導体装置
の製造方法によって達成される。
基板上に設けられた導電層を被覆する電気絶縁膜及び該
電気絶縁膜に設けた開孔を含む半導体基板上に、少なく
とも一層の酸化性金属層を含む第１の金属膜を形成する
工程と、該第１の金属膜上の所定領域に金属電極及び金
属配線を形成する工程と、前記金属電極及び金属配線領
域を除き選択的に第１の金属膜の酸化性金属層を表面に
露出させる工程と、前記酸化性金属層の表面を酸化し、
金属酸化膜とする工程と、前記金属電極及び金属配線の
表面のみに第２の金属膜を形成する工程と、前記金属電
極及び金属配線領域を除き、酸化性金属層の全てを金属
酸化膜とする工程とを含むことを特徴とする半導体装置
の製造方法によって達成される。
【００１３】
【実施例】次に図面を参照して本発明の実施例について
説明する。図１（Ａ）〜（Ｃ），図２（Ａ）〜（Ｃ）は
本発明の第１の実施例の半導体装置の製造方法を工程順
に示した縦断面図である。
説明する。図１（Ａ）〜（Ｃ），図２（Ａ）〜（Ｃ）は
本発明の第１の実施例の半導体装置の製造方法を工程順
に示した縦断面図である。
【００１４】半導体基板１１に絶縁膜１２を形成し、所
定領域に拡散層１４を形成する。本実施例においては、
微細で浅い拡散層を形成するため不純物を添加した多結
晶シリコン膜１５を拡散源とする方法を示し、かつその
多結晶シリコン膜１５を引き出し電極としている。
定領域に拡散層１４を形成する。本実施例においては、
微細で浅い拡散層を形成するため不純物を添加した多結
晶シリコン膜１５を拡散源とする方法を示し、かつその
多結晶シリコン膜１５を引き出し電極としている。
【００１５】その後、多結晶シリコン膜１５と電極配線
との接触抵抗低減のため、シリサイド層１６を形成す
る。さらに全面に絶縁膜１３として、化学的気相成長法
等により、酸化膜を膜厚２００〜５００ｎｍ程度成長さ
せる。次に絶縁膜１３の所定領域に開孔を形成し、電極
配線形成のためのコンタクト孔とする。以上のようにし
て、図１（Ａ）に示す構造を得る。
との接触抵抗低減のため、シリサイド層１６を形成す
る。さらに全面に絶縁膜１３として、化学的気相成長法
等により、酸化膜を膜厚２００〜５００ｎｍ程度成長さ
せる。次に絶縁膜１３の所定領域に開孔を形成し、電極
配線形成のためのコンタクト孔とする。以上のようにし
て、図１（Ａ）に示す構造を得る。
【００１６】次に、コンタクト孔を含む半導体基板全面
に少なくとも一層の酸化されやすい金属膜含む金属膜１
７，１８を順次スパッタ法等で形成する。金属膜１７は
酸化しても絶縁膜となり、しかも絶縁膜と密着性のよい
金属、例えばＴｉ，ＴｉＷ，Ｃｒ等を、また金属膜１８
はメッキ性がよく、バリア性を有する金属、例えばＣ
ｕ，Ｐｔ，Ｐｄ，Ｎｉ，Ａｕ等を用いる。金属膜１７は
膜厚５０〜１５０ｎｍ、金属膜１８は膜厚３０〜１００
ｎｍ程度あれば充分である。上述の条件が満たされるな
らば金属膜１７，１８は一層でもかまわない。このよう
にして図１（Ｂ）に示す構造を得る。
に少なくとも一層の酸化されやすい金属膜含む金属膜１
７，１８を順次スパッタ法等で形成する。金属膜１７は
酸化しても絶縁膜となり、しかも絶縁膜と密着性のよい
金属、例えばＴｉ，ＴｉＷ，Ｃｒ等を、また金属膜１８
はメッキ性がよく、バリア性を有する金属、例えばＣ
ｕ，Ｐｔ，Ｐｄ，Ｎｉ，Ａｕ等を用いる。金属膜１７は
膜厚５０〜１５０ｎｍ、金属膜１８は膜厚３０〜１００
ｎｍ程度あれば充分である。上述の条件が満たされるな
らば金属膜１７，１８は一層でもかまわない。このよう
にして図１（Ｂ）に示す構造を得る。
【００１７】その後、フォトレジスト１９を用いて所定
領域に選択的に金属電極及び金属配線を設ける開孔を形
成し、金属膜１７，１８を給電層として電界メッキ法に
よりＡｕによる金属電極及び金属配線２０を形成する。
膜厚は０．５〜２．０μｍ程度でよい。Ａｕの電解メッ
キ液については、田中貴金属工業をはじめ数社から出さ
れており、目的に応じて選択できる。このようにして図
１（Ｃ）に示す構造を得る。
領域に選択的に金属電極及び金属配線を設ける開孔を形
成し、金属膜１７，１８を給電層として電界メッキ法に
よりＡｕによる金属電極及び金属配線２０を形成する。
膜厚は０．５〜２．０μｍ程度でよい。Ａｕの電解メッ
キ液については、田中貴金属工業をはじめ数社から出さ
れており、目的に応じて選択できる。このようにして図
１（Ｃ）に示す構造を得る。
【００１８】次にフォトレジスト１９を除去した後、Ａ
ｕ配線２０をマスクとして金属膜１８を除去し、金属膜
１７を露出させる。金属膜１８の除去には、反応性イオ
ンエッチング法を用い、エッチングガスとしては、Ａ
ｒ，Ｏ2 ，Ｎｅ，ＳＦ6 ，Ｃ2Ｃｌ2 Ｆ4 等を組み合わ
せて、金属の種類によってそれぞれ選択すればよい。
ｕ配線２０をマスクとして金属膜１８を除去し、金属膜
１７を露出させる。金属膜１８の除去には、反応性イオ
ンエッチング法を用い、エッチングガスとしては、Ａ
ｒ，Ｏ2 ，Ｎｅ，ＳＦ6 ，Ｃ2Ｃｌ2 Ｆ4 等を組み合わ
せて、金属の種類によってそれぞれ選択すればよい。
【００１９】次にＨ2 −Ｏ2 雰囲気中で４００℃，３０
分程度の熱処理をかけることにより、露出した金属膜１
７の表面を酸化させ、金属酸化膜２１を形成し耐メッキ
性膜とする。この条件で膜厚１０〜２０ｎｍ程度の金属
酸化膜が形成される。このようにして図２（Ａ）に示す
構造を得る。次いで金属酸化膜２１をメッキマスクとし
て電界メッキ法により金属膜２２を形成する。金属膜２
２にはＮｉ，Ａｕ，Ｃｏ，Ｐｄが適当であるが、中でも
Ｎｉ膜が好適である。この後、４００〜４５０℃，６０
〜１２０分程度の熱処理を施し、金属配線領域を除き選
択的に金属膜１７の全てを金属酸化膜２１に変える。金
属膜１７は酸化性金属膜であり、熱処理を施すことによ
り、金属酸化膜となり電気的に完全な絶縁膜としての性
質を示す。金属配線２０の表面に形成されたＮｉ被膜に
より次に形成される絶縁膜２３との密着性が確保され
る。Ｎｉ被膜の膜厚としては密着性が確保されればよく
膜厚３０ｎｍ以上あれば充分である。メッキ液について
は、日本カニセン（株），田中貴金属工業等数社から出
されている。また金属膜２２としてはＮｉの他にＣｏ，
Ｐｄ，Ｃｒ等が考えられる。このようにして図２（Ｂ）
に示す構造を得る。
分程度の熱処理をかけることにより、露出した金属膜１
７の表面を酸化させ、金属酸化膜２１を形成し耐メッキ
性膜とする。この条件で膜厚１０〜２０ｎｍ程度の金属
酸化膜が形成される。このようにして図２（Ａ）に示す
構造を得る。次いで金属酸化膜２１をメッキマスクとし
て電界メッキ法により金属膜２２を形成する。金属膜２
２にはＮｉ，Ａｕ，Ｃｏ，Ｐｄが適当であるが、中でも
Ｎｉ膜が好適である。この後、４００〜４５０℃，６０
〜１２０分程度の熱処理を施し、金属配線領域を除き選
択的に金属膜１７の全てを金属酸化膜２１に変える。金
属膜１７は酸化性金属膜であり、熱処理を施すことによ
り、金属酸化膜となり電気的に完全な絶縁膜としての性
質を示す。金属配線２０の表面に形成されたＮｉ被膜に
より次に形成される絶縁膜２３との密着性が確保され
る。Ｎｉ被膜の膜厚としては密着性が確保されればよく
膜厚３０ｎｍ以上あれば充分である。メッキ液について
は、日本カニセン（株），田中貴金属工業等数社から出
されている。また金属膜２２としてはＮｉの他にＣｏ，
Ｐｄ，Ｃｒ等が考えられる。このようにして図２（Ｂ）
に示す構造を得る。
【００２０】次に絶縁膜２３としてＣＶＤ酸化膜を０．
５〜１．０μｍ程度形成する。このようにして図２
（Ｃ）に示す構造を得る。以上のように、金属酸化膜２
１を金属膜２２のメッキマスクとして用い、その後完全
に酸化して絶縁性とするので、金配線２２の表面のみに
セルフアラインで層間絶縁膜との密着性の良い膜を形成
できる。
５〜１．０μｍ程度形成する。このようにして図２
（Ｃ）に示す構造を得る。以上のように、金属酸化膜２
１を金属膜２２のメッキマスクとして用い、その後完全
に酸化して絶縁性とするので、金配線２２の表面のみに
セルフアラインで層間絶縁膜との密着性の良い膜を形成
できる。
【００２１】次にもうひとつの実施例について図面を参
照して説明する。
照して説明する。
【００２２】図３（Ａ）〜（Ｃ），図４は本発明の第２
の実施例の製造方法を示す工程順縦断面図である。
の実施例の製造方法を示す工程順縦断面図である。
【００２３】第１の実施例と同様に、半導体基板上全面
に金属膜１７，２４をスパッタ法により順次形成する。
金属膜１７は酸化して絶縁膜となりしかも絶縁膜１３と
密着性のよい金属、例えばＴｉ，ＴｉＷ，Ｃｒ等を膜厚
５０〜１５０ｎｍ程度であればよい。金属膜２４はコン
タクト孔に対してバリア性を有する金属、例えばＣｕ，
Ｐｔ，Ｐｄ，Ｎｉ等を用いる。膜厚は３０〜１００ｎｍ
程度あれば充分であろう。上述の条件が満たされるなら
ば金属膜１７，２４は一層でもかまわない。その後、電
極配線を金で形成するためスパッタ法により金属膜２５
として金を０．３〜１．０μｍ程度形成し、さらに金属
膜２６を形成する。金属膜２６は反応性イオンエッチに
より金属膜２４，２５を除去するためのマスクとなるの
もので、Ａｌ等が考えられ、１００〜２００ｎｍ程度形
成する。このようにして図３（Ａ）に示す構造を得る。
に金属膜１７，２４をスパッタ法により順次形成する。
金属膜１７は酸化して絶縁膜となりしかも絶縁膜１３と
密着性のよい金属、例えばＴｉ，ＴｉＷ，Ｃｒ等を膜厚
５０〜１５０ｎｍ程度であればよい。金属膜２４はコン
タクト孔に対してバリア性を有する金属、例えばＣｕ，
Ｐｔ，Ｐｄ，Ｎｉ等を用いる。膜厚は３０〜１００ｎｍ
程度あれば充分であろう。上述の条件が満たされるなら
ば金属膜１７，２４は一層でもかまわない。その後、電
極配線を金で形成するためスパッタ法により金属膜２５
として金を０．３〜１．０μｍ程度形成し、さらに金属
膜２６を形成する。金属膜２６は反応性イオンエッチに
より金属膜２４，２５を除去するためのマスクとなるの
もので、Ａｌ等が考えられ、１００〜２００ｎｍ程度形
成する。このようにして図３（Ａ）に示す構造を得る。
【００２４】次にフォトレジストを用いて将来金属電極
及び金属配線を形成する所定領域のみに金属膜２６を選
択的に残し図３（Ｂ）に示す構造を得る。金属膜２６の
除去には、反応性イオンエッチングで塩素系のガス、例
えばＣＣｌ4 ，ＢＣｌ3 等がある。次いで金属膜２６を
マスクとして反応性イオンエッチにより金属膜２４，２
５を順次除去する。このエッチングにはＡｒ＋Ｏ2 系ま
たはＮｅ＋Ｏ2 系のガスを用いれば１００〜２００ｎｍ
／ｍｉｎ程度のエッチレートが得られる。その後、マス
クとして使用した金属膜２６を除去する。この場合の除
去にはウェットエッチでよい。エッチング液としては、
リン酸，酢酸，硝酸の混合液が考えられる。このように
して図３（Ｃ）に示す構造が得られる。
及び金属配線を形成する所定領域のみに金属膜２６を選
択的に残し図３（Ｂ）に示す構造を得る。金属膜２６の
除去には、反応性イオンエッチングで塩素系のガス、例
えばＣＣｌ4 ，ＢＣｌ3 等がある。次いで金属膜２６を
マスクとして反応性イオンエッチにより金属膜２４，２
５を順次除去する。このエッチングにはＡｒ＋Ｏ2 系ま
たはＮｅ＋Ｏ2 系のガスを用いれば１００〜２００ｎｍ
／ｍｉｎ程度のエッチレートが得られる。その後、マス
クとして使用した金属膜２６を除去する。この場合の除
去にはウェットエッチでよい。エッチング液としては、
リン酸，酢酸，硝酸の混合液が考えられる。このように
して図３（Ｃ）に示す構造が得られる。
【００２５】以下第１の実施例と同様にして図４に示す
構造が得られるが、配線形成後に形成する絶縁膜として
実施例１では無機絶縁膜を用いたが、実施例２では有機
系の絶縁膜２７を用いた。有機系の絶縁膜としてはシリ
コンポリイミド等が考えられる。膜厚としては、１．０
〜２．０μｍ程度である。
構造が得られるが、配線形成後に形成する絶縁膜として
実施例１では無機絶縁膜を用いたが、実施例２では有機
系の絶縁膜２７を用いた。有機系の絶縁膜としてはシリ
コンポリイミド等が考えられる。膜厚としては、１．０
〜２．０μｍ程度である。
【００２６】このように層間絶縁膜として無機系，有機
系どちらでも使用することができ、有機系の絶縁膜を用
いることにより格段に平坦性が向上する。
系どちらでも使用することができ、有機系の絶縁膜を用
いることにより格段に平坦性が向上する。
【００２７】本発明の実施例については、金配線を例に
あげたが、Ａｌ合金についても充分に適用できるもので
ある。Ａｌ合金等に対して適用すれば熱処理に伴うヒロ
ック形成やマイグレーションの発生防止に非常に効果を
もたらす。
あげたが、Ａｌ合金についても充分に適用できるもので
ある。Ａｌ合金等に対して適用すれば熱処理に伴うヒロ
ック形成やマイグレーションの発生防止に非常に効果を
もたらす。
【００２８】
【発明の効果】以上説明したように本発明によれば金属
電極及び金属配線を電界メッキ法により、簡単にしかも
セルフアラインで金属膜による被覆を行なうことができ
る。これにより目ズレ等による短絡が生じることなく、
また絶縁膜との密着性もよく信頼性の高い半導体装置を
提供することができる。しかも配線の密着性を向上する
金属膜を形成するとき高度な目合せ技術を全く必要とし
ないので製造工程が簡単になるとともに工程が短くなる
という優れた効果を有する。
電極及び金属配線を電界メッキ法により、簡単にしかも
セルフアラインで金属膜による被覆を行なうことができ
る。これにより目ズレ等による短絡が生じることなく、
また絶縁膜との密着性もよく信頼性の高い半導体装置を
提供することができる。しかも配線の密着性を向上する
金属膜を形成するとき高度な目合せ技術を全く必要とし
ないので製造工程が簡単になるとともに工程が短くなる
という優れた効果を有する。
【図１】本発明の第１の実施例の断面図。
【図２】本発明の第１の実施例の断面図。
【図３】本発明の第２の実施例の断面図。
【図４】本発明の第２の実施例の断面図。
【図５】従来技術の断面図。
【図６】従来技術の断面図。
１１ 半導体基板 １２，１３ 絶縁膜 １４ 拡散層 １５ 多結晶シリコン １６ シリサイド層 １７ 酸化性金属膜 １８，２４，２６，２８，２９ 金属膜 １９ フォトレジスト ２０ 金配線（メッキ） ２１ 金属酸化膜 ２２ 金属膜（メッキ） ２３ 無機絶縁膜 ２５ 金属膜（金配線） ２７ 有機絶縁膜 ３０ 金属膜（スパッタ）
Claims (4)
- 【請求項１】 半導体基板内或は半導体基板上に設けら
れた導電層を被覆する電気絶縁膜及び該電気絶縁膜に設
けた開孔を含む半導体基板上に少なくとも一層の酸化性
金属層を含む第１の金属膜を形成する工程と、前記第１
の金属膜上の所定領域に金属電極及び金属配線を形成す
る工程と、前記金属電極及び金属配線を形成する領域を
除き選択的に前記第１の金属膜の酸化性金属層を表面に
露出させる工程と、前記第１の金属膜の酸化性金属層の
表面を酸化し金属酸化膜とする工程と、前記金属電極及
び金属配線の表面のみに第２の金属膜を形成する工程
と、前記金属電極及び金属配線を形成する領域を除き、
前記酸化性金属層の全てを金属酸化膜とする工程とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記金属電極及び金属配線を電界または
無電解メッキ法により形成することを特徴とする請求項
１に記載の半導体装置の製造方法。 - 【請求項３】 前記金属電極及び金属配線はＡｕ配線で
あり、前記第１の金属膜はＴｉＷ，Ｔｉの中から選ばれ
た１つの金属層と、Ｐｔ，Ｐｄ，Ａｕの中から選ばれた
１つの金属層からなる２層金属膜であることを特徴とす
る請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記第２の金属膜はＮｉもしくはＡｕあ
るいはＣｏであることを特徴とする請求項１に記載の半
導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29532091A JP3271272B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の製造方法 |
| US07/975,478 US5266519A (en) | 1991-11-12 | 1992-11-12 | Method for forming a metal conductor in semiconductor device |
| EP92119364A EP0542262B1 (en) | 1991-11-12 | 1992-11-12 | Method for forming a metal conductor in semiconductor device |
| DE69221430T DE69221430T2 (de) | 1991-11-12 | 1992-11-12 | Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29532091A JP3271272B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206135A true JPH05206135A (ja) | 1993-08-13 |
| JP3271272B2 JP3271272B2 (ja) | 2002-04-02 |
Family
ID=17819092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29532091A Expired - Fee Related JP3271272B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5266519A (ja) |
| EP (1) | EP0542262B1 (ja) |
| JP (1) | JP3271272B2 (ja) |
| DE (1) | DE69221430T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493008B1 (ko) * | 1998-06-30 | 2006-04-21 | 삼성전자주식회사 | 전도성 산화물 전극을 구비하는 반도체 메모리장치 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| US5629235A (en) * | 1995-07-05 | 1997-05-13 | Winbond Electronics Corporation | Method for forming damage-free buried contact |
| US5693568A (en) * | 1995-12-14 | 1997-12-02 | Advanced Micro Devices, Inc. | Reverse damascene via structures |
| JPH10223624A (ja) * | 1997-02-06 | 1998-08-21 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| US6030877A (en) * | 1997-10-06 | 2000-02-29 | Industrial Technology Research Institute | Electroless gold plating method for forming inductor structures |
| US6251470B1 (en) | 1997-10-09 | 2001-06-26 | Micron Technology, Inc. | Methods of forming insulating materials, and methods of forming insulating materials around a conductive component |
| US6858526B2 (en) | 1998-07-14 | 2005-02-22 | Micron Technology, Inc. | Methods of forming materials between conductive electrical components, and insulating materials |
| US6333556B1 (en) | 1997-10-09 | 2001-12-25 | Micron Technology, Inc. | Insulating materials |
| US6350679B1 (en) * | 1999-08-03 | 2002-02-26 | Micron Technology, Inc. | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry |
| US6635496B2 (en) * | 2001-10-12 | 2003-10-21 | Infineon Technologies, Ag | Plate-through hard mask for MRAM devices |
| US6458695B1 (en) | 2001-10-18 | 2002-10-01 | Chartered Semiconductor Manufacturing Ltd. | Methods to form dual metal gates by incorporating metals and their conductive oxides |
| JP3714466B2 (ja) * | 2002-01-21 | 2005-11-09 | ユーディナデバイス株式会社 | 半導体装置及びその製造方法 |
| US6891233B2 (en) * | 2002-08-26 | 2005-05-10 | Chartered Semiconductor Manufacturing Ltd. | Methods to form dual metal gates by incorporating metals and their conductive oxides |
| US7601566B2 (en) * | 2005-10-18 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20080283489A1 (en) * | 2005-10-28 | 2008-11-20 | Koninklijke Philips Electronics, N.V. | Method of Manufacturing a Structure |
| WO2012071107A1 (en) * | 2010-11-23 | 2012-05-31 | Qd Vision, Inc. | Device including semiconductor nanocrystals & method |
| GB201310837D0 (en) | 2013-06-18 | 2013-07-31 | Dupont Teijin Films Us Ltd | Polyester film -IV |
| GB201317705D0 (en) | 2013-10-07 | 2013-11-20 | Dupont Teijin Films Us Ltd | Copolyesters |
| GB201411044D0 (en) | 2014-06-20 | 2014-08-06 | Dupont Teijin Films Us Ltd | Copolyestermides and films made therefrom |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4293637A (en) * | 1977-05-31 | 1981-10-06 | Matsushita Electric Industrial Co., Ltd. | Method of making metal electrode of semiconductor device |
| US4182781A (en) * | 1977-09-21 | 1980-01-08 | Texas Instruments Incorporated | Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating |
| JPS54161285A (en) * | 1978-06-12 | 1979-12-20 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5637636A (en) * | 1979-09-05 | 1981-04-11 | Toshiba Corp | Semiconductor device with bump |
| FR2476913B1 (fr) * | 1980-02-25 | 1985-09-13 | Nippon Electric Co | Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit |
| JPS56146246A (en) * | 1980-04-14 | 1981-11-13 | Toshiba Corp | Manufacture of semiconductor integrated circuit |
| US4628149A (en) * | 1981-11-30 | 1986-12-09 | Nippon Electric Co., Ltd. | Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals |
| JPS58202555A (ja) * | 1982-05-21 | 1983-11-25 | Nec Corp | 半導体装置の製造方法 |
| US4652336A (en) * | 1984-09-20 | 1987-03-24 | Siemens Aktiengesellschaft | Method of producing copper platforms for integrated circuits |
| JPS6329940A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 半導体装置の製造方法 |
| JPS63122248A (ja) * | 1986-11-12 | 1988-05-26 | Nec Corp | 半導体装置の製造方法 |
| JPH01302842A (ja) * | 1988-05-31 | 1989-12-06 | Nec Corp | 多層配線構造の半導体装置 |
| DE69031543T2 (de) * | 1989-02-17 | 1998-04-09 | Matsushita Electronics Corp | Verfahren zum Herstellen einer Halbleitervorrichtung |
| US5021867A (en) * | 1989-05-30 | 1991-06-04 | Westinghouse Electric Corp. | Refractory resistors with etch stop for superconductor integrated circuits |
| US5130275A (en) * | 1990-07-02 | 1992-07-14 | Digital Equipment Corp. | Post fabrication processing of semiconductor chips |
| US5164332A (en) * | 1991-03-15 | 1992-11-17 | Microelectronics And Computer Technology Corporation | Diffusion barrier for copper features |
| US5116463A (en) * | 1991-06-19 | 1992-05-26 | Microelectroncs And Computer Technology Corporation | Detecting completion of electroless via fill |
| FR2922202B1 (fr) | 2007-10-15 | 2009-11-20 | Commissariat Energie Atomique | Structure comportant une couche getter et une sous-couche d'ajustement et procede de fabrication. |
-
1991
- 1991-11-12 JP JP29532091A patent/JP3271272B2/ja not_active Expired - Fee Related
-
1992
- 1992-11-12 DE DE69221430T patent/DE69221430T2/de not_active Expired - Fee Related
- 1992-11-12 EP EP92119364A patent/EP0542262B1/en not_active Expired - Lifetime
- 1992-11-12 US US07/975,478 patent/US5266519A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493008B1 (ko) * | 1998-06-30 | 2006-04-21 | 삼성전자주식회사 | 전도성 산화물 전극을 구비하는 반도체 메모리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5266519A (en) | 1993-11-30 |
| EP0542262B1 (en) | 1997-08-06 |
| EP0542262A1 (en) | 1993-05-19 |
| JP3271272B2 (ja) | 2002-04-02 |
| DE69221430T2 (de) | 1998-03-12 |
| DE69221430D1 (de) | 1997-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271272B2 (ja) | 半導体装置の製造方法 | |
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JPH06104341A (ja) | 半導体集積回路およびその製造方法 | |
| JP2904163B2 (ja) | 半導体装置の製造方法 | |
| JPH0869980A (ja) | 半導体装置及びその製造方法 | |
| JPH05315332A (ja) | 半導体装置およびその製造方法 | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JPH08255764A (ja) | 微細トレンチの埋め込み方法、微細電極の製造方法、微細ホールの埋め込み方法、及び微細金属配線の製造方法 | |
| JPH05109649A (ja) | 半導体装置の製造方法 | |
| JP2850380B2 (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JP3519641B2 (ja) | 金配線を有する半導体装置およびその製造方法 | |
| JP2995905B2 (ja) | 半導体装置の製造方法 | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JPH05206122A (ja) | 半導体装置の製造方法 | |
| JP2000277522A (ja) | 半導体装置とその製造方法 | |
| JPH06267961A (ja) | 金属配線の形成方法 | |
| JP2012222040A (ja) | 半導体装置の製造方法 | |
| JPS58220447A (ja) | 半導体装置の製造方法 | |
| JPH11214411A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011225 |
|
| LAPS | Cancellation because of no payment of annual fees |