JPH06104654A - 信号出力回路 - Google Patents
信号出力回路Info
- Publication number
- JPH06104654A JPH06104654A JP4247438A JP24743892A JPH06104654A JP H06104654 A JPH06104654 A JP H06104654A JP 4247438 A JP4247438 A JP 4247438A JP 24743892 A JP24743892 A JP 24743892A JP H06104654 A JPH06104654 A JP H06104654A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- load
- resistor
- capacitor
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電源ノイズの少ない信号出力回路を提供する
こと。 【構成】 ディスチャージトランジスタＮ３を有する信
号出力回路において、上記ディスチャージトランジスタ
Ｎ３のグランド側に抵抗Ｒ及びコンデンサＣが並列接続
されており、該抵抗Ｒ及びコンデンサＣの他端がグラン
ドに接続されて成る。
こと。 【構成】 ディスチャージトランジスタＮ３を有する信
号出力回路において、上記ディスチャージトランジスタ
Ｎ３のグランド側に抵抗Ｒ及びコンデンサＣが並列接続
されており、該抵抗Ｒ及びコンデンサＣの他端がグラン
ドに接続されて成る。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等の容量
性負荷に駆動信号を出力する信号出力回路に関するもの
である。
性負荷に駆動信号を出力する信号出力回路に関するもの
である。
【０００２】
【従来の技術】従来の信号出力回路の構成を図２に示
す。同図において、Ｎ１，Ｎ２は、ソースホロワから成
るバッファのＮチャネルトランジスタ、Ｎ３はディスチ
ャージトランジスタ、１は容量性負荷、２は出力端子で
ある。ディスチャージトランジスタＮ３は容量性負荷１
に充電された電荷を放電させるためのものである。
す。同図において、Ｎ１，Ｎ２は、ソースホロワから成
るバッファのＮチャネルトランジスタ、Ｎ３はディスチ
ャージトランジスタ、１は容量性負荷、２は出力端子で
ある。ディスチャージトランジスタＮ３は容量性負荷１
に充電された電荷を放電させるためのものである。
【０００３】従来は、入力電圧ＶＩＮに応じた電圧が出
力され、容量性負荷１に充電される。なお、Ｖｂはバイ
アス電圧である。そして、周期的な入力電圧ＶＩＮの変
化に対応するために、ディスチャージ信号ＤＩＳをＶＤ
Ｄレベルにして、ディスチャージトランジスタＮ３をオ
ンして、負荷１に蓄積された電荷をディスチャージして
いる。
力され、容量性負荷１に充電される。なお、Ｖｂはバイ
アス電圧である。そして、周期的な入力電圧ＶＩＮの変
化に対応するために、ディスチャージ信号ＤＩＳをＶＤ
Ｄレベルにして、ディスチャージトランジスタＮ３をオ
ンして、負荷１に蓄積された電荷をディスチャージして
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の信号出力回路においては、負荷をディスチャージす
るとき、ディスチャージ期間を短くするために、ディス
チャージトランジスタを大きくし、大電流を流すように
すると、その電流値の出力数倍の電流が一度にブランド
に流れ出すために、大きな電源ノイズが発生するという
欠点があった。
来の信号出力回路においては、負荷をディスチャージす
るとき、ディスチャージ期間を短くするために、ディス
チャージトランジスタを大きくし、大電流を流すように
すると、その電流値の出力数倍の電流が一度にブランド
に流れ出すために、大きな電源ノイズが発生するという
欠点があった。
【０００５】本発明の目的は上記のような問題点を解決
し、電源ノイズの少ない信号出力回路を提供することに
ある。
し、電源ノイズの少ない信号出力回路を提供することに
ある。
【０００６】
【課題を解決するための手段】本発明の信号出力回路
は、前記目的を達成するために、ディスチャージトラン
ジスタを有する信号出力回路において、上記ディスチャ
ージトランジスタのグランド側に抵抗及びコンデンサが
並列接続されており、該抵抗及びコンデンサの他端がグ
ランドに接続されて成ることを特徴とするものである。
は、前記目的を達成するために、ディスチャージトラン
ジスタを有する信号出力回路において、上記ディスチャ
ージトランジスタのグランド側に抵抗及びコンデンサが
並列接続されており、該抵抗及びコンデンサの他端がグ
ランドに接続されて成ることを特徴とするものである。
【０００７】
【作用】入力電圧に応じた出力電圧が出力され、負荷が
充電された後、入力電圧の変化に対応するために、負荷
に蓄積された電荷をディスチャージした時、抵抗とコン
デンサの並列接続による時定数により急峻に過大電流が
流れず、電源ノイズが低減される。
充電された後、入力電圧の変化に対応するために、負荷
に蓄積された電荷をディスチャージした時、抵抗とコン
デンサの並列接続による時定数により急峻に過大電流が
流れず、電源ノイズが低減される。
【０００８】
【実施例】以下、本発明の実施例について、図面を参照
して詳細に説明する。
して詳細に説明する。
【０００９】図１に、本発明による信号出力回路の一実
施例の構成を示す。同図において、Ｎ１，Ｎ２は、ソー
スホロワから成るバッファのＮチャネルトランジスタ
（ＶＩＮは入力電圧、Ｖｂはバイアス電圧）、Ｎ３はデ
ィスチャージトランジスタ（ＤＩＳはディスチャージ信
号）、１は容量性負荷、２は出力端子である。ディスチ
ャージトランジスタＮ３は容量性負荷１に充電された電
荷を放電させるためのものであるが、そのグランド側に
抵抗Ｒ及びコンデンサＣが並列接続されており、該抵抗
Ｒ及びコンデンサＣの他端がブランドに接続されてい
る。すなわち、ディスチャージトランジスタＮ３のドレ
インはバッファ（Ｎ１，Ｎ２）の出力に接続され、ゲー
トにはディスチャージ信号ＤＩＳが入力されており、ソ
ース側には、並列接続された抵抗ＲとコンデンサＣとが
接続されており、抵抗ＲとコンデンサＣの他端はグラン
ドに接続されている。なお、抵抗Ｒについては、ＭＯＳ
トランジスタによっても実現できる。
施例の構成を示す。同図において、Ｎ１，Ｎ２は、ソー
スホロワから成るバッファのＮチャネルトランジスタ
（ＶＩＮは入力電圧、Ｖｂはバイアス電圧）、Ｎ３はデ
ィスチャージトランジスタ（ＤＩＳはディスチャージ信
号）、１は容量性負荷、２は出力端子である。ディスチ
ャージトランジスタＮ３は容量性負荷１に充電された電
荷を放電させるためのものであるが、そのグランド側に
抵抗Ｒ及びコンデンサＣが並列接続されており、該抵抗
Ｒ及びコンデンサＣの他端がブランドに接続されてい
る。すなわち、ディスチャージトランジスタＮ３のドレ
インはバッファ（Ｎ１，Ｎ２）の出力に接続され、ゲー
トにはディスチャージ信号ＤＩＳが入力されており、ソ
ース側には、並列接続された抵抗ＲとコンデンサＣとが
接続されており、抵抗ＲとコンデンサＣの他端はグラン
ドに接続されている。なお、抵抗Ｒについては、ＭＯＳ
トランジスタによっても実現できる。
【００１０】次に、上記信号出力回路の動作を説明す
る。入力電圧ＶＩＮに応じた出力電圧が容量性負荷１に
充電された後、周期的な入力電圧の変化に対応して、デ
ィスチャージ信号ＤＩＳをＶＤＤレベルにして、ディス
チャージトランジスタＮ３をオンし、負荷１に蓄積され
た電荷をディスチャージする。この時、並列接続された
抵抗ＲとコンデンサＣの時定数により、ディスチャージ
時に、負荷１からグランドへの電流が急峻に流れないた
め、電源ノイズを低減することができる。
る。入力電圧ＶＩＮに応じた出力電圧が容量性負荷１に
充電された後、周期的な入力電圧の変化に対応して、デ
ィスチャージ信号ＤＩＳをＶＤＤレベルにして、ディス
チャージトランジスタＮ３をオンし、負荷１に蓄積され
た電荷をディスチャージする。この時、並列接続された
抵抗ＲとコンデンサＣの時定数により、ディスチャージ
時に、負荷１からグランドへの電流が急峻に流れないた
め、電源ノイズを低減することができる。
【００１１】
【発明の効果】以上詳細に説明したように、本発明の信
号出力回路によれば、周期的な入力電圧の変化に対応す
るために、負荷に蓄積された電荷をディスチャージする
時、ディスチャージトランジスタのグランド側に抵抗と
コンデンサを並列に接続することにより、急峻に過大電
流が流れず、電源ノイズを低減することが可能となる。
号出力回路によれば、周期的な入力電圧の変化に対応す
るために、負荷に蓄積された電荷をディスチャージする
時、ディスチャージトランジスタのグランド側に抵抗と
コンデンサを並列に接続することにより、急峻に過大電
流が流れず、電源ノイズを低減することが可能となる。
【図１】本発明の一実施例の信号出力回路の回路構成図
である。
である。
【図２】従来の信号出力回路の回路構成図である。
Ｎ３ ディスチャージトランジスタ Ｒ 抵抗 Ｃ コンデンサ
Claims (1)
- 【請求項１】 ディスチャージトランジスタを有する信
号出力回路において、上記ディスチャージトランジスタ
のグランド側に抵抗及びコンデンサが並列接続されてお
り、該抵抗及びコンデンサの他端がグランドに接続され
て成ることを特徴とする信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4247438A JPH06104654A (ja) | 1992-09-17 | 1992-09-17 | 信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4247438A JPH06104654A (ja) | 1992-09-17 | 1992-09-17 | 信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104654A true JPH06104654A (ja) | 1994-04-15 |
Family
ID=17163444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4247438A Pending JPH06104654A (ja) | 1992-09-17 | 1992-09-17 | 信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104654A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526291A (ja) * | 2002-05-16 | 2005-09-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 制限された電流による発光装置のキャパシタンスの放電 |
| JP2011118602A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置 |
-
1992
- 1992-09-17 JP JP4247438A patent/JPH06104654A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526291A (ja) * | 2002-05-16 | 2005-09-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 制限された電流による発光装置のキャパシタンスの放電 |
| JP2011118602A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0746106A (ja) | パワーオン信号発生回路 | |
| JP2000013198A (ja) | ヒステリシスコンパレータ回路、及び波形発生回路 | |
| CN104537997B (zh) | 一种像素电路及其驱动方法和显示装置 | |
| KR920010984B1 (ko) | 출력버퍼회로 | |
| JP3927953B2 (ja) | 振幅変換回路 | |
| JPH05175811A (ja) | パワーオンリセット回路 | |
| JPH1141039A (ja) | 差動増幅装置 | |
| JPH06104654A (ja) | 信号出力回路 | |
| EP0769848B1 (en) | A gain stage and offset voltage elimination method | |
| JP2833891B2 (ja) | ボルテージレギュレータ | |
| JPH06232706A (ja) | 比較器 | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| US4486672A (en) | Drive circuits for driving digital circuits with a clock signal | |
| US5289063A (en) | Output circuit with buffer | |
| JP2788684B2 (ja) | サンプルホールド回路 | |
| JPS617724A (ja) | ブ−トストラツプ型インバ−タ−回路 | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JPH01161913A (ja) | クロックドライバー回路 | |
| JP2605603Y2 (ja) | 半導体集積回路 | |
| KR100543038B1 (ko) | 박막 트랜지스터 액정 표시 장치의 구동 신호 제어 회로 | |
| JPH05102830A (ja) | バツフア回路 | |
| JP2000114946A (ja) | オートリセット回路 | |
| KR100202178B1 (ko) | 스위치드 커패시터 | |
| JPH0589265A (ja) | 積分回路 | |
| JPH0846495A (ja) | チョッパ型コンパレータ |