JPH06104706A - ウィンドウ型コンパレータ回路 - Google Patents
ウィンドウ型コンパレータ回路Info
- Publication number
- JPH06104706A JPH06104706A JP25304592A JP25304592A JPH06104706A JP H06104706 A JPH06104706 A JP H06104706A JP 25304592 A JP25304592 A JP 25304592A JP 25304592 A JP25304592 A JP 25304592A JP H06104706 A JPH06104706 A JP H06104706A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- output
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】本発明は入力信号がオープン状態となった場合
には、確実に異常信号を出力可能とするウィンドウ型コ
ンパレータ回路を提供することを目的とする。 【構成】入力信号ＶinがＰＮＰトランジスタＴr1とＮＰ
ＮトランジスタＴr7のベースに入力され、トランジスタ
Ｔr1のコレクタはバイアス電源ＶEEに接続され、トラン
ジスタＴr7のコレクタはＶccに接続され、両トランジス
タＴr1，Ｔr7のエミッタが互いに接続されるとともにＰ
ＮＰトランジスタＴr2のベースに接続され、トランジス
タＴr2のベースは抵抗Ｒを介してＧＮＤに接続され、ト
ランジスタＴr2のエミッタは電流源Ｔr3に接続されると
ともに複数のダイオードＤを介してＧＮＤに接続され、
トランジスタＴr2のコレクタが出力トランジスタＴr4の
ベースに接続されて、トランジスタＴr2のコレクタ電流
で出力トランジスタＴr4がスイッチング駆動され、出力
トランジスタＴr4から出力信号Ｖout が出力される。
には、確実に異常信号を出力可能とするウィンドウ型コ
ンパレータ回路を提供することを目的とする。 【構成】入力信号ＶinがＰＮＰトランジスタＴr1とＮＰ
ＮトランジスタＴr7のベースに入力され、トランジスタ
Ｔr1のコレクタはバイアス電源ＶEEに接続され、トラン
ジスタＴr7のコレクタはＶccに接続され、両トランジス
タＴr1，Ｔr7のエミッタが互いに接続されるとともにＰ
ＮＰトランジスタＴr2のベースに接続され、トランジス
タＴr2のベースは抵抗Ｒを介してＧＮＤに接続され、ト
ランジスタＴr2のエミッタは電流源Ｔr3に接続されると
ともに複数のダイオードＤを介してＧＮＤに接続され、
トランジスタＴr2のコレクタが出力トランジスタＴr4の
ベースに接続されて、トランジスタＴr2のコレクタ電流
で出力トランジスタＴr4がスイッチング駆動され、出力
トランジスタＴr4から出力信号Ｖout が出力される。
Description
【０００１】
【産業上の利用分野】この発明は一定範囲の入力電圧に
基づいてＨレベルあるいはＬレベルの出力信号を出力す
るウィンドウ型コンパレータ回路に関するものである。
基づいてＨレベルあるいはＬレベルの出力信号を出力す
るウィンドウ型コンパレータ回路に関するものである。
【０００２】近年の家電製品等では、装置に異常が発生
した場合には直ちにその動作を停止させて、その異常に
起因する事故を未然に防止するための安全装置が装備さ
れている。そして、人体に向けて使用する機器ではその
安全装置の動作に高い精度が要求されるため、このよう
な安全装置に使用されるコンパレータ回路を正確に動作
させることが必要となっている。
した場合には直ちにその動作を停止させて、その異常に
起因する事故を未然に防止するための安全装置が装備さ
れている。そして、人体に向けて使用する機器ではその
安全装置の動作に高い精度が要求されるため、このよう
な安全装置に使用されるコンパレータ回路を正確に動作
させることが必要となっている。
【０００３】
【従来の技術】図６は従来のウィンドウ型コンパレータ
回路の一例を示す。すなわち、ＰＮＰトランジスタＴr1
のベースには入力端子Ｔi が接続されて同入力端子Ｔi
に入力電圧Ｖinが入力され、同トランジスタＴr1のコレ
クタはバイアス電圧としての電源ＶEEに接続されてい
る。
回路の一例を示す。すなわち、ＰＮＰトランジスタＴr1
のベースには入力端子Ｔi が接続されて同入力端子Ｔi
に入力電圧Ｖinが入力され、同トランジスタＴr1のコレ
クタはバイアス電圧としての電源ＶEEに接続されてい
る。
【０００４】前記トランジスタＴr1のエミッタはマルチ
コレクタ型のＰＮＰトランジスタＴr2のベースに接続さ
れ、同トランジスタＴr2の第一のコレクタはそのベース
に接続され、第二のコレクタはダイオードＤ１及び抵抗
Ｒ１を介してグランドＧＮＤに接続される。
コレクタ型のＰＮＰトランジスタＴr2のベースに接続さ
れ、同トランジスタＴr2の第一のコレクタはそのベース
に接続され、第二のコレクタはダイオードＤ１及び抵抗
Ｒ１を介してグランドＧＮＤに接続される。
【０００５】前記トランジスタＴr2のエミッタはマルチ
コレクタ型のＰＮＰトランジスタＴr3の第一のコレクタ
に接続され、その第一のコレクタは６個のダイオードＤ
２〜Ｄ７を介してグランドＧＮＤに接続されている。
コレクタ型のＰＮＰトランジスタＴr3の第一のコレクタ
に接続され、その第一のコレクタは６個のダイオードＤ
２〜Ｄ７を介してグランドＧＮＤに接続されている。
【０００６】前記トランジスタＴr3のエミッタは抵抗Ｒ
２を介して電源Ｖccに接続され、ベースにはバイアス電
流ＩBBが供給されて、トランジスタＴr3は常時オン状態
に維持される。
２を介して電源Ｖccに接続され、ベースにはバイアス電
流ＩBBが供給されて、トランジスタＴr3は常時オン状態
に維持される。
【０００７】前記トランジスタＴr3の第二のコレクタは
ＮＰＮトランジスタＴr4のコレクタ及びＮＰＮトランジ
スタＴr5のベースに接続されている。前記トランジスタ
Ｔr4のベースは前記ダイオードＤ１のアノードに接続さ
れ、エミッタはグランドＧＮＤに接続されている。
ＮＰＮトランジスタＴr4のコレクタ及びＮＰＮトランジ
スタＴr5のベースに接続されている。前記トランジスタ
Ｔr4のベースは前記ダイオードＤ１のアノードに接続さ
れ、エミッタはグランドＧＮＤに接続されている。
【０００８】前記トランジスタＴr5のコレクタは電流源
１ａ及びＮＰＮトランジスタＴr6のベースに接続され、
同トランジスタＴr5のエミッタはグランドＧＮＤに接続
されている。
１ａ及びＮＰＮトランジスタＴr6のベースに接続され、
同トランジスタＴr5のエミッタはグランドＧＮＤに接続
されている。
【０００９】前記トランジスタＴr6のコレクタは電源Ｖ
ccに接続され、エミッタは抵抗Ｒ３，Ｒ４を介してグラ
ンドＧＮＤに接続されている。そして、前記抵抗Ｒ３，
Ｒ４間に出力端子Ｔo が接続され、同出力端子Ｔo から
出力信号Ｖout が出力される。また、前記トランジスタ
Ｔr6のベースは抵抗Ｒ５を介してエミッタに接続されて
いる。
ccに接続され、エミッタは抵抗Ｒ３，Ｒ４を介してグラ
ンドＧＮＤに接続されている。そして、前記抵抗Ｒ３，
Ｒ４間に出力端子Ｔo が接続され、同出力端子Ｔo から
出力信号Ｖout が出力される。また、前記トランジスタ
Ｔr6のベースは抵抗Ｒ５を介してエミッタに接続されて
いる。
【００１０】上記のように構成されたコンパレータ回路
では、前記トランジスタＴr4のベース・エミッタ間電圧
降下をＶBE4 、トランジスタＴr2のエミッタ・コレクタ
間電圧降下をＶCE2 、トランジスタＴr2のエミッタ・ベ
ース間電圧降下をＶBE2 、トランジスタＴr1のエミッタ
・ベース間電圧降下をＶBE1 とすると、入力端子Ｔiの
グランドＧＮＤに対する電位は、
では、前記トランジスタＴr4のベース・エミッタ間電圧
降下をＶBE4 、トランジスタＴr2のエミッタ・コレクタ
間電圧降下をＶCE2 、トランジスタＴr2のエミッタ・ベ
ース間電圧降下をＶBE2 、トランジスタＴr1のエミッタ
・ベース間電圧降下をＶBE1 とすると、入力端子Ｔiの
グランドＧＮＤに対する電位は、
【００１１】
【数１】
【００１２】となる。ここで、各トランジスタＴr1，Ｔ
r2，Ｔr4のベース・エミッタ間電圧降下が等しいとする
と、入力端子Ｔi のグランドＧＮＤに対する電位は、
r2，Ｔr4のベース・エミッタ間電圧降下が等しいとする
と、入力端子Ｔi のグランドＧＮＤに対する電位は、
【００１３】
【数２】
【００１４】となる。すなわち、入力信号ＶinがＶCE−
ＶBEより低くなると、トランジスタＴr2のベース電位は
同トランジスタＴr2の第二のコレクタの電位より低くな
る。すると、トランジスタＴr2がオフされるため、トラ
ンジスタＴr4がオフされ、トランジスタＴr3からトラン
ジスタＴr5に充分なベース電流が供給される。
ＶBEより低くなると、トランジスタＴr2のベース電位は
同トランジスタＴr2の第二のコレクタの電位より低くな
る。すると、トランジスタＴr2がオフされるため、トラ
ンジスタＴr4がオフされ、トランジスタＴr3からトラン
ジスタＴr5に充分なベース電流が供給される。
【００１５】従って、トランジスタＴr5がオンされ、こ
れにともなってトランジスタＴr6がオフされ、出力信号
Ｖout はＬレベルとなる。前記入力信号ＶinがＶCE−Ｖ
BEを越えると、トランジスタＴr2がオンされてトランジ
スタＴr4がオンされる。すると、トランジスタＴr5のベ
ース電流がトランジスタＴr4に吸収されて同トランジス
タＴr5がオフされ、これにともなってトランジスタＴr6
がオンされ、出力信号Ｖout は抵抗Ｒ３，Ｒ４の分圧比
で設定される電圧がＨレベルとして出力される。
れにともなってトランジスタＴr6がオフされ、出力信号
Ｖout はＬレベルとなる。前記入力信号ＶinがＶCE−Ｖ
BEを越えると、トランジスタＴr2がオンされてトランジ
スタＴr4がオンされる。すると、トランジスタＴr5のベ
ース電流がトランジスタＴr4に吸収されて同トランジス
タＴr5がオフされ、これにともなってトランジスタＴr6
がオンされ、出力信号Ｖout は抵抗Ｒ３，Ｒ４の分圧比
で設定される電圧がＨレベルとして出力される。
【００１６】前記ダイオードＤ１〜Ｄ７の順方向電圧降
下も前記ベース・エミッタ間電圧降下ＶBEと等しいとし
たとき、入力信号Ｖinがさらに上昇して４ＶBEを越える
と、トランジスタＴr2のエミッタ電位は６ＶBEを越え
る。
下も前記ベース・エミッタ間電圧降下ＶBEと等しいとし
たとき、入力信号Ｖinがさらに上昇して４ＶBEを越える
と、トランジスタＴr2のエミッタ電位は６ＶBEを越え
る。
【００１７】すると、トランジスタＴr3の第一のコレク
タのコレクタ電流はトランジスタＴr2には流れず、ダイ
オードＤ２〜Ｄ７を介してグランドＧＮＤに流れるた
め、トランジスタＴr2がオフされる。そして、トランジ
スタＴr4がオフされてトランジスタＴr5がオンされ、ト
ランジスタＴr6がオフされて出力信号Ｖout はＬレベル
となる。
タのコレクタ電流はトランジスタＴr2には流れず、ダイ
オードＤ２〜Ｄ７を介してグランドＧＮＤに流れるた
め、トランジスタＴr2がオフされる。そして、トランジ
スタＴr4がオフされてトランジスタＴr5がオンされ、ト
ランジスタＴr6がオフされて出力信号Ｖout はＬレベル
となる。
【００１８】従って、図７に示すようにこのコンパレー
タ回路は入力信号ＶinがＶCE−ＶBEから４ＶBEの範囲で
Ｈレベルの出力信号Ｖout を出力する。また、入力信号
Ｖinが４ＶBEを越えるレベルから低下する場合にも、上
記と同様にＶCE−ＶBEから４ＶBEの範囲でＨレベルの出
力信号Ｖout を出力する。
タ回路は入力信号ＶinがＶCE−ＶBEから４ＶBEの範囲で
Ｈレベルの出力信号Ｖout を出力する。また、入力信号
Ｖinが４ＶBEを越えるレベルから低下する場合にも、上
記と同様にＶCE−ＶBEから４ＶBEの範囲でＨレベルの出
力信号Ｖout を出力する。
【００１９】
【発明が解決しようとする課題】ところが、上記のよう
なコンパレータ回路では、装置の断線等によって入力端
子Ｔi に入力信号Ｖinが電圧が印加されない状態、すな
わち入力オープン状態となると、トランジスタＴr1，Ｔ
r2はオフされる。
なコンパレータ回路では、装置の断線等によって入力端
子Ｔi に入力信号Ｖinが電圧が印加されない状態、すな
わち入力オープン状態となると、トランジスタＴr1，Ｔ
r2はオフされる。
【００２０】すると、トランジスタＴr4がオフされてト
ランジスタＴr5がオンされ、トランジスタＴr6がオフさ
れて出力信号Ｖout はＬレベルとなる。従って、上記コ
ンパレータ回路のＨレベルの出力信号Ｖout を異常信
号、Ｌレベルの出力信号Ｖout を正常信号として使用
し、Ｈレベルの出力信号Ｖout で安全装置を作動させる
ことにより異常動作を防止するようにした機器において
は、前記コンパレータ回路の入力信号Ｖinがオープン状
態となる異常時にも出力信号Ｖout が正常を意味するＬ
レベルとなって安全装置を作動させることができないと
いう問題点がある。
ランジスタＴr5がオンされ、トランジスタＴr6がオフさ
れて出力信号Ｖout はＬレベルとなる。従って、上記コ
ンパレータ回路のＨレベルの出力信号Ｖout を異常信
号、Ｌレベルの出力信号Ｖout を正常信号として使用
し、Ｈレベルの出力信号Ｖout で安全装置を作動させる
ことにより異常動作を防止するようにした機器において
は、前記コンパレータ回路の入力信号Ｖinがオープン状
態となる異常時にも出力信号Ｖout が正常を意味するＬ
レベルとなって安全装置を作動させることができないと
いう問題点がある。
【００２１】この発明の目的は、入力信号がオープン状
態となった場合には、確実に異常信号を出力可能とする
ウィンドウ型コンパレータ回路を提供することにある。
態となった場合には、確実に異常信号を出力可能とする
ウィンドウ型コンパレータ回路を提供することにある。
【００２２】
【課題を解決するための手段】図１は本発明の原理説明
図である。すなわち、入力信号ＶinがＰＮＰトランジス
タＴr1とＮＰＮトランジスタＴr7のベースに入力され、
前記トランジスタＴr1のコレクタはバイアス電源ＶEEに
接続され、前記トランジスタＴr7のコレクタは高電位側
電源Ｖccに接続され、前記両トランジスタＴr1，Ｔr7の
エミッタが互いに接続されるとともにＰＮＰトランジス
タＴr2のベースに接続され、前記トランジスタＴr2のベ
ースは抵抗Ｒを介して低電位側電源ＧＮＤに接続され、
前記トランジスタＴr2のエミッタは該トランジスタＴr2
にコレクタ電流を供給する電流源Ｔr3に接続されるとと
もに複数のダイオードＤを介して低電位側電源ＧＮＤに
接続され、前記トランジスタＴr2のコレクタが出力トラ
ンジスタＴr4のベースに接続されて、前記トランジスタ
Ｔr2のコレクタ電流で前記出力トランジスタＴr4がスイ
ッチング駆動され、前記出力トランジスタＴr4のコレク
タから出力信号Ｖout が出力される。
図である。すなわち、入力信号ＶinがＰＮＰトランジス
タＴr1とＮＰＮトランジスタＴr7のベースに入力され、
前記トランジスタＴr1のコレクタはバイアス電源ＶEEに
接続され、前記トランジスタＴr7のコレクタは高電位側
電源Ｖccに接続され、前記両トランジスタＴr1，Ｔr7の
エミッタが互いに接続されるとともにＰＮＰトランジス
タＴr2のベースに接続され、前記トランジスタＴr2のベ
ースは抵抗Ｒを介して低電位側電源ＧＮＤに接続され、
前記トランジスタＴr2のエミッタは該トランジスタＴr2
にコレクタ電流を供給する電流源Ｔr3に接続されるとと
もに複数のダイオードＤを介して低電位側電源ＧＮＤに
接続され、前記トランジスタＴr2のコレクタが出力トラ
ンジスタＴr4のベースに接続されて、前記トランジスタ
Ｔr2のコレクタ電流で前記出力トランジスタＴr4がスイ
ッチング駆動され、前記出力トランジスタＴr4のコレク
タから出力信号Ｖout が出力される。
【００２３】
【作用】入力信号Ｖinの電圧レベルが、前記トランジス
タＴr1，Ｔr2，Ｔr4，Ｔr7のベース・エミッタ間電圧降
下及びコレクタ・エミッタ間電圧降下と、前記トランジ
スタＴr2に接続される複数のダイオードＤの順方向電圧
降下とで設定される一定範囲内であれば出力トランジス
タＴr4がオンされ、その一定範囲外であれば出力トラン
ジスタＴr4がオフされる。
タＴr1，Ｔr2，Ｔr4，Ｔr7のベース・エミッタ間電圧降
下及びコレクタ・エミッタ間電圧降下と、前記トランジ
スタＴr2に接続される複数のダイオードＤの順方向電圧
降下とで設定される一定範囲内であれば出力トランジス
タＴr4がオンされ、その一定範囲外であれば出力トラン
ジスタＴr4がオフされる。
【００２４】そして、入力信号Ｖinが入力されない入力
オープン状態となると、トランジスタＴr2がオンされ
て、出力トランジスタＴr4がオンされる。
オープン状態となると、トランジスタＴr2がオンされ
て、出力トランジスタＴr4がオンされる。
【００２５】
【実施例】図２はこの発明を具体化した一実施例のウィ
ンドウ型コンパレータ回路を示す。すなわち、トランジ
スタＴr1〜Ｔr6、抵抗Ｒ１〜Ｒ４及びダイオードＤ１に
よる回路構成は前記従来例と同一構成である。
ンドウ型コンパレータ回路を示す。すなわち、トランジ
スタＴr1〜Ｔr6、抵抗Ｒ１〜Ｒ４及びダイオードＤ１に
よる回路構成は前記従来例と同一構成である。
【００２６】前記トランジスタＴr3の第一のコレクタは
４個のダイオードＤ２〜Ｄ５を介してグランドＧＮＤに
接続されている。前記入力信号ＶinはＮＰＮトランジス
タＴr7のベースにも入力され、同トランジスタＴr7のコ
レクタは電源Ｖccに接続され、エミッタは前記トランジ
スタＴr1のエミッタに接続されている。
４個のダイオードＤ２〜Ｄ５を介してグランドＧＮＤに
接続されている。前記入力信号ＶinはＮＰＮトランジス
タＴr7のベースにも入力され、同トランジスタＴr7のコ
レクタは電源Ｖccに接続され、エミッタは前記トランジ
スタＴr1のエミッタに接続されている。
【００２７】また、トランジスタＴr2のベースは抵抗Ｒ
５を介してグランドＧＮＤに接続されている。前記コン
パレータ回路は、例えば図３に示す機器に使用される。
すなわち、機器本体２の動作状態はセンサ３で検出さ
れ、そのセンサ３の出力信号が図２に示す前記コンパレ
ータ回路４に入力信号Ｖinとして入力される。
５を介してグランドＧＮＤに接続されている。前記コン
パレータ回路は、例えば図３に示す機器に使用される。
すなわち、機器本体２の動作状態はセンサ３で検出さ
れ、そのセンサ３の出力信号が図２に示す前記コンパレ
ータ回路４に入力信号Ｖinとして入力される。
【００２８】そして、前記コンパレータ回路４の出力信
号Ｖout が安全装置５及び機器本体２に出力され、同出
力信号Ｖout がＬレベルであれば、安全装置５は作動せ
ず、機器本体２が正常に動作される。
号Ｖout が安全装置５及び機器本体２に出力され、同出
力信号Ｖout がＬレベルであれば、安全装置５は作動せ
ず、機器本体２が正常に動作される。
【００２９】一方、前記出力信号Ｖout がＨレベルとな
ると、前記安全装置５が作動して機器本体の作動が停止
される。次に、図２に示す本実施例のコンパレータ回路
の動作を説明する、入力端子Ｔi に対する電位は、各ト
ランジスタＴr1〜Ｔr7のベース・エミッタ間電圧降下Ｖ
BEが等しいとすると、前記従来例と同様にＶCE−ＶBEと
なる。
ると、前記安全装置５が作動して機器本体の作動が停止
される。次に、図２に示す本実施例のコンパレータ回路
の動作を説明する、入力端子Ｔi に対する電位は、各ト
ランジスタＴr1〜Ｔr7のベース・エミッタ間電圧降下Ｖ
BEが等しいとすると、前記従来例と同様にＶCE−ＶBEと
なる。
【００３０】従って、入力信号ＶinがＶCE−ＶBEに達す
るまではトランジスタＴr2のベース電位がコレクタ電位
より低くなって同トランジスタＴr2はオフされる。する
と、トランジスタＴr4がオフされ、トランジスタＴr5が
オンされ、トランジスタＴr6がオフされて出力信号Ｖou
t はＬレベルとなる。
るまではトランジスタＴr2のベース電位がコレクタ電位
より低くなって同トランジスタＴr2はオフされる。する
と、トランジスタＴr4がオフされ、トランジスタＴr5が
オンされ、トランジスタＴr6がオフされて出力信号Ｖou
t はＬレベルとなる。
【００３１】入力信号ＶinがＶCE−ＶBEを越えると、ト
ランジスタＴr2がオンされる。すると、トランジスタＴ
r4がオンされ、トランジスタＴr5がオフされ、トランジ
スタＴr6がオンされて出力信号Ｖout はＨレベルとな
る。このとき、トランジスタＴr1はオフされる。
ランジスタＴr2がオンされる。すると、トランジスタＴ
r4がオンされ、トランジスタＴr5がオフされ、トランジ
スタＴr6がオンされて出力信号Ｖout はＨレベルとな
る。このとき、トランジスタＴr1はオフされる。
【００３２】次いで、入力信号Ｖinのレベルがさらに上
昇してＶCE＋ＶBEとなると、前記トランジスタＴr7がオ
ンされ、同トランジスタＴr7のコレクタ電流が抵抗Ｒ５
に流れることにより、入力信号Ｖinの上昇にともなって
トランジスタＴr2のベース電位が上昇する。
昇してＶCE＋ＶBEとなると、前記トランジスタＴr7がオ
ンされ、同トランジスタＴr7のコレクタ電流が抵抗Ｒ５
に流れることにより、入力信号Ｖinの上昇にともなって
トランジスタＴr2のベース電位が上昇する。
【００３３】次いで、入力信号Ｖinがさらに上昇して４
ＶBEを越えると、ダイオードＤ２〜Ｄ５がオンされ、前
記トランジスタＴr3の第一のコレクタに流れるコレクタ
電流はダイオードＤ２〜Ｄ５を介してグランドＧＮＤに
流れる。
ＶBEを越えると、ダイオードＤ２〜Ｄ５がオンされ、前
記トランジスタＴr3の第一のコレクタに流れるコレクタ
電流はダイオードＤ２〜Ｄ５を介してグランドＧＮＤに
流れる。
【００３４】すると、トランジスタＴr2，Ｔr4はオフさ
れ、トランジスタＴr5がオンされ、トランジスタＴr6が
オフされて出力信号Ｖout はＬレベルとなる。従って、
このコンパレータ回路は入力端子Ｔi に入力信号Ｖinが
入力されている状態では、前記従来例と同様に図７に示
すように動作する。
れ、トランジスタＴr5がオンされ、トランジスタＴr6が
オフされて出力信号Ｖout はＬレベルとなる。従って、
このコンパレータ回路は入力端子Ｔi に入力信号Ｖinが
入力されている状態では、前記従来例と同様に図７に示
すように動作する。
【００３５】一方、入力端子Ｔi がオープン状態となっ
て、入力信号Ｖinが同入力端子Ｔiに供給されない状態
となると、トランジスタＴr2のベースが抵抗Ｒ５を介し
てグランドＧＮＤに接続されているため、同トランジス
タＴr2がオンされる。
て、入力信号Ｖinが同入力端子Ｔiに供給されない状態
となると、トランジスタＴr2のベースが抵抗Ｒ５を介し
てグランドＧＮＤに接続されているため、同トランジス
タＴr2がオンされる。
【００３６】すると、トランジスタＴr4がオンされ、ト
ランジスタＴr5がオフされてトランジスタＴr6がオンさ
れ、出力信号Ｖout がＨレベルとなる。このとき、抵抗
Ｒ５はトランジスタＴr2のベースに接続されているた
め、入力信号Ｖinに対する入力インピーダンスに影響を
及ぼすことはない。
ランジスタＴr5がオフされてトランジスタＴr6がオンさ
れ、出力信号Ｖout がＨレベルとなる。このとき、抵抗
Ｒ５はトランジスタＴr2のベースに接続されているた
め、入力信号Ｖinに対する入力インピーダンスに影響を
及ぼすことはない。
【００３７】以上のように、このコンパレータ回路では
入力端子Ｔi がオープン状態となって、入力信号Ｖinが
同入力端子Ｔi に供給されない状態となると、出力信号
Ｖout はＨレベルとなる。
入力端子Ｔi がオープン状態となって、入力信号Ｖinが
同入力端子Ｔi に供給されない状態となると、出力信号
Ｖout はＨレベルとなる。
【００３８】従って、例えば前記センサ３とコンパレー
タ回路４との接続線の断線により、入力端子Ｔi がオー
プン状態となると、コンパレータ回路４はＨレベルの出
力信号Ｖout を出力するため、安全装置５が作動して、
機器本体２の作動が停止される。
タ回路４との接続線の断線により、入力端子Ｔi がオー
プン状態となると、コンパレータ回路４はＨレベルの出
力信号Ｖout を出力するため、安全装置５が作動して、
機器本体２の作動が停止される。
【００３９】従って、コンパレータ回路の入力信号Ｖin
がオープン状態となる異常時には、Ｈレベルの出力信号
Ｖout を出力して安全装置５を確実に作動させることが
できる。
がオープン状態となる異常時には、Ｈレベルの出力信号
Ｖout を出力して安全装置５を確実に作動させることが
できる。
【００４０】また、前記実施例では入力信号ＶinがＶCE
−ＶBEから４ＶBEの範囲でＨレベルの出力信号Ｖout を
出力するコンパレータ回路を構成したが、この出力信号
Ｖout を反転させて、入力信号ＶinがＶCE−ＶBEから４
ＶBEの範囲でＬレベルの出力信号Ｖout を出力するコン
パレータ回路を図４及び図５に示す。
−ＶBEから４ＶBEの範囲でＨレベルの出力信号Ｖout を
出力するコンパレータ回路を構成したが、この出力信号
Ｖout を反転させて、入力信号ＶinがＶCE−ＶBEから４
ＶBEの範囲でＬレベルの出力信号Ｖout を出力するコン
パレータ回路を図４及び図５に示す。
【００４１】すなわち、図４に示すコンパレータ回路
は、前記第一の実施例のコンパレータ回路の出力信号を
インバータ回路６で反転させて出力信号Ｖout として出
力している。
は、前記第一の実施例のコンパレータ回路の出力信号を
インバータ回路６で反転させて出力信号Ｖout として出
力している。
【００４２】また、図５に示すコンパレータ回路は前記
第一の実施例のトランジスタＴr5とトランジスタＴr6の
間に、ＮＰＮトランジスタＴr8を追加することにより出
力信号Ｖout を反転させている。
第一の実施例のトランジスタＴr5とトランジスタＴr6の
間に、ＮＰＮトランジスタＴr8を追加することにより出
力信号Ｖout を反転させている。
【００４３】
【発明の効果】以上詳述したように、この発明は入力信
号がオープン状態となった場合には、確実に異常信号を
出力可能とするウィンドウ型コンパレータ回路を提供す
ることができる優れた効果を発揮する。
号がオープン状態となった場合には、確実に異常信号を
出力可能とするウィンドウ型コンパレータ回路を提供す
ることができる優れた効果を発揮する。
【図１】本発明の原理説明図である。
【図２】本発明の第一の実施例を示す回路図である。
【図３】第一の実施例の使用例を示すブロック図であ
る。
る。
【図４】第二の実施例を示す回路図である。
【図５】第三の実施例を示す回路図である。
【図６】従来例を示す回路図である。
【図７】従来例の入出力特性図である。
Ｖin 入力信号 Ｖout 出力信号 Ｔr1 ＰＮＰトランジスタ Ｔr2 ＰＮＰトランジスタ Ｔr3 電流源 Ｔr4 出力トランジスタ Ｔr7 ＮＰＮトランジスタ Ｖcc 高電位側電源 ＶEE バイアス電源 ＧＮＤ 低電位側電源 Ｒ 抵抗 Ｄ ダイオード
Claims (1)
- 【請求項１】 入力信号（Ｖin）をＰＮＰトランジスタ
（Ｔr1）とＮＰＮトランジスタ（Ｔr7）のベースに入力
し、前記トランジスタ（Ｔr1）のコレクタはバイアス電
源（ＶEE）に接続し、前記トランジスタ（Ｔr7）のコレ
クタは高電位側電源（Ｖcc）に接続し、前記両トランジ
スタ（Ｔr1，Ｔr7）のエミッタを互いに接続するととも
にＰＮＰトランジスタ（Ｔr2）のベースに接続し、前記
トランジスタ（Ｔr2）のベースは抵抗（Ｒ）を介して低
電位側電源（ＧＮＤ）に接続し、前記トランジスタ（Ｔ
r2）のエミッタは該トランジスタ（Ｔr2）にコレクタ電
流を供給する電流源（Ｔr3）に接続するとともに複数の
ダイオード（Ｄ）を介して低電位側電源（ＧＮＤ）に接
続し、前記トランジスタ（Ｔr2）のコレクタを出力トラ
ンジスタ（Ｔr4）のベースに接続して、前記トランジス
タ（Ｔr2）のコレクタ電流で前記出力トランジスタ（Ｔ
r4）をスイッチング駆動し、前記出力トランジスタ（Ｔ
r4）のコレクタから出力信号（Ｖout ）を出力すること
を特徴とするウィンドウ型コンパレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25304592A JPH06104706A (ja) | 1992-09-22 | 1992-09-22 | ウィンドウ型コンパレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25304592A JPH06104706A (ja) | 1992-09-22 | 1992-09-22 | ウィンドウ型コンパレータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104706A true JPH06104706A (ja) | 1994-04-15 |
Family
ID=17245719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25304592A Withdrawn JPH06104706A (ja) | 1992-09-22 | 1992-09-22 | ウィンドウ型コンパレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104706A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020083547A1 (de) * | 2018-10-22 | 2020-04-30 | Robert Bosch Gmbh | Fensterkomparator sowie handwerkzeugmaschine, elektrowerkzeug, ladegerät und/oder haushaltsgerät mit einem derartigen fensterkomparator |
-
1992
- 1992-09-22 JP JP25304592A patent/JPH06104706A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020083547A1 (de) * | 2018-10-22 | 2020-04-30 | Robert Bosch Gmbh | Fensterkomparator sowie handwerkzeugmaschine, elektrowerkzeug, ladegerät und/oder haushaltsgerät mit einem derartigen fensterkomparator |
| CN113227800A (zh) * | 2018-10-22 | 2021-08-06 | 罗伯特·博世有限公司 | 窗口比较器以及具有这种窗口比较器的手持工具机、电动工具、充电设备和/或家用器具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4577121A (en) | Differential circuit | |
| JPH06104706A (ja) | ウィンドウ型コンパレータ回路 | |
| JP3179444B2 (ja) | 電源監視回路 | |
| JPH0230902Y2 (ja) | ||
| JP4766732B2 (ja) | オーディオアンプのバイアス回路 | |
| JPH0513064Y2 (ja) | ||
| JP3512935B2 (ja) | 直流安定化電源回路 | |
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| JP4221685B2 (ja) | 増幅回路 | |
| JP2914145B2 (ja) | パルス出力回路 | |
| JPS58198907A (ja) | ミユ−テイング増幅器の誤動作防止回路 | |
| JP2586732B2 (ja) | 検波回路 | |
| JPH10224165A (ja) | プッシュプル出力回路 | |
| JP2000323977A (ja) | 出力回路 | |
| JPH02235119A (ja) | 電源回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH0621336U (ja) | 安定化電源回路 | |
| JP2000244258A (ja) | 増幅回路 | |
| JPH02285710A (ja) | ラッチ回路 | |
| JPS62104304A (ja) | 保護回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH04366737A (ja) | 温度センサ回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPS60117818A (ja) | アナログ信号切換回路装置 | |
| JPS6112108A (ja) | ホール素子信号入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |