JPH06104710A - 周波数／電圧変換装置 - Google Patents
周波数／電圧変換装置Info
- Publication number
- JPH06104710A JPH06104710A JP4252591A JP25259192A JPH06104710A JP H06104710 A JPH06104710 A JP H06104710A JP 4252591 A JP4252591 A JP 4252591A JP 25259192 A JP25259192 A JP 25259192A JP H06104710 A JPH06104710 A JP H06104710A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- voltage
- voltage conversion
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 本発明は、カラーテレビジョン受像機等の同
期信号処理装置の周波数／電圧変換装置に関するもの
で、マルチスキャン対応化の偏向系制御のデジタル制御
を行う周波数／電圧変換装置を提供することを目的とす
る。 【構成】 基準信号発生回路１からの基準信号をもとに
入力端子７からの同期信号の周波数を演算により求め、
演算回路２での演算結果から周波数情報を周波数／電圧
変換回路３で電圧情報に変換した信号と、代表点周波数
の補正データを記憶したメモリ４からのデジタル信号を
Ｄ／Ａ変換器５でＤ／Ａ変換したアナログ信号とを加算
するための加算器６を備えている。
期信号処理装置の周波数／電圧変換装置に関するもの
で、マルチスキャン対応化の偏向系制御のデジタル制御
を行う周波数／電圧変換装置を提供することを目的とす
る。 【構成】 基準信号発生回路１からの基準信号をもとに
入力端子７からの同期信号の周波数を演算により求め、
演算回路２での演算結果から周波数情報を周波数／電圧
変換回路３で電圧情報に変換した信号と、代表点周波数
の補正データを記憶したメモリ４からのデジタル信号を
Ｄ／Ａ変換器５でＤ／Ａ変換したアナログ信号とを加算
するための加算器６を備えている。
Description
【０００１】
【産業上の利用分野】本発明は、周波数軸を電圧情報に
変換する装置に関し、高精度でかつ広範囲の周波数に対
応した周波数／電圧変換装置に関するものである。
変換する装置に関し、高精度でかつ広範囲の周波数に対
応した周波数／電圧変換装置に関するものである。
【０００２】
【従来の技術】従来の周波数／電圧変換装置を以下に説
明する。図７は従来の周波数／電圧変換装置のブロック
図を示すものである。
明する。図７は従来の周波数／電圧変換装置のブロック
図を示すものである。
【０００３】図７において、入力端子５０からの図８
(ａ)(ｂ)に示す周波数の異なる同期信号は単安定マルチ
バイブレータで構成されたパルス幅一定回路５１に供給
され、図８(ｃ)(ｄ)に示すパルス幅τが一定の同期信号
が出力される。パルス幅一定回路５１からの信号は抵抗
とコンデンサの積分回路で構成された平滑回路５２に供
給されて信号の平均値が検出される。
(ａ)(ｂ)に示す周波数の異なる同期信号は単安定マルチ
バイブレータで構成されたパルス幅一定回路５１に供給
され、図８(ｃ)(ｄ)に示すパルス幅τが一定の同期信号
が出力される。パルス幅一定回路５１からの信号は抵抗
とコンデンサの積分回路で構成された平滑回路５２に供
給されて信号の平均値が検出される。
【０００４】図８(ｃ)に示すように低い周波数で平均値
が低い（平均値１）場合の変換出力は変換信号レベルが
低く、図８(ｄ)に示すように高い周波数で平均値が高い
（平均値２）場合の変換出力は変換信号レベルが高い信
号が出力端子５３より出力される。この入力周波数と変
換電圧の関係を図９に示す。従来の周波数／電圧変換装
置はこの図９に示すように、周波数に比例した変換電圧
が得られる。
が低い（平均値１）場合の変換出力は変換信号レベルが
低く、図８(ｄ)に示すように高い周波数で平均値が高い
（平均値２）場合の変換出力は変換信号レベルが高い信
号が出力端子５３より出力される。この入力周波数と変
換電圧の関係を図９に示す。従来の周波数／電圧変換装
置はこの図９に示すように、周波数に比例した変換電圧
が得られる。
【０００５】
【発明が解決しようとする課題】しかしながら前記のよ
うな従来の構成では、パルス幅一定化回路と平滑回路の
温度特性が非常に悪いため安定で高精度の変換信号は得
られない。また変換範囲は入力周波数とパルス幅の関係
で決定されるため、広い周波数範囲の変換ができないと
いう問題点を有していた。
うな従来の構成では、パルス幅一定化回路と平滑回路の
温度特性が非常に悪いため安定で高精度の変換信号は得
られない。また変換範囲は入力周波数とパルス幅の関係
で決定されるため、広い周波数範囲の変換ができないと
いう問題点を有していた。
【０００６】本発明はかかる点に鑑み、高精度でかつ広
範囲の周波数を電圧に変換する周波数／電圧変換装置を
提供することを目的とする。
範囲の周波数を電圧に変換する周波数／電圧変換装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、前記基準信号
をもとに入力信号の周波数を演算により求める演算手段
と、前記演算信号により入力信号の周波数を電圧に変換
する変換手段と、前記各入力周波数毎の補正データを記
憶する記憶手段と、前記記憶手段からの補正データと前
記変換信号を加算する加算手段を備えている。
をもとに入力信号の周波数を演算により求める演算手段
と、前記演算信号により入力信号の周波数を電圧に変換
する変換手段と、前記各入力周波数毎の補正データを記
憶する記憶手段と、前記記憶手段からの補正データと前
記変換信号を加算する加算手段を備えている。
【０００８】
【作用】本発明は前記した構成により、基準信号をもと
に入力周波数を演算により求めて周波数／電圧変換した
信号と、メモリからの補正データを加算して周波数／電
圧変換信号を作成することにより、高精度でかつ広範囲
の周波数を電圧に変換する。
に入力周波数を演算により求めて周波数／電圧変換した
信号と、メモリからの補正データを加算して周波数／電
圧変換信号を作成することにより、高精度でかつ広範囲
の周波数を電圧に変換する。
【０００９】
【実施例】以下、本発明の第１の実施例における周波数
／電圧変換装置について、図面を参照しながら説明す
る。図１は本発明の第１の実施例における周波数／電圧
変換装置のブロック図を示すものである。
／電圧変換装置について、図面を参照しながら説明す
る。図１は本発明の第１の実施例における周波数／電圧
変換装置のブロック図を示すものである。
【００１０】図１において、１は基準となる基準信号を
発生する基準信号発生回路、２は基準信号発生回路１か
らの基準信号をもとに入力端子７からの同期信号の周波
数を演算により求める演算回路、３は演算回路２からの
演算結果から周波数情報を電圧情報に変換する周波数／
電圧変換回路、４は代表点周波数の補正データを記憶す
るためのメモリ、５はメモリ４からのデジタル信号をア
ナログ信号に変換するためのＤ／Ａ変換器、６は周波数
／電圧変換回路３からの信号とＤ／Ａ変換器５からの信
号を加算するための加算器、８は加算器６で加算された
周波数／電圧変換信号が出力される出力端子である。
発生する基準信号発生回路、２は基準信号発生回路１か
らの基準信号をもとに入力端子７からの同期信号の周波
数を演算により求める演算回路、３は演算回路２からの
演算結果から周波数情報を電圧情報に変換する周波数／
電圧変換回路、４は代表点周波数の補正データを記憶す
るためのメモリ、５はメモリ４からのデジタル信号をア
ナログ信号に変換するためのＤ／Ａ変換器、６は周波数
／電圧変換回路３からの信号とＤ／Ａ変換器５からの信
号を加算するための加算器、８は加算器６で加算された
周波数／電圧変換信号が出力される出力端子である。
【００１１】以上のように構成されたこの実施例の周波
数／電圧変換装置において、以下その動作を説明するた
め、図２の動作波形図と図３の変換特性図を用いる。
数／電圧変換装置において、以下その動作を説明するた
め、図２の動作波形図と図３の変換特性図を用いる。
【００１２】基準信号発生部１からは図２(ａ)に示す入
力同期信号より低い周波数の基準信号が出力されこの基
準信号と、図２(ｂ)(ｃ)に示す入力同期信号は演算回路
２に供給される。演算回路２は基準信号の一定時間内の
入力同期信号の数をカウントすることにより周波数検出
を行っており、例えばＣＰＵ内のカウンタで構成されて
いる。図２(ｂ)の同期信号の場合はカウント数９、図２
(ｃ)の同期信号の場合はカウント数１８の演算結果が周
波数／電圧変換回路３に供給される。
力同期信号より低い周波数の基準信号が出力されこの基
準信号と、図２(ｂ)(ｃ)に示す入力同期信号は演算回路
２に供給される。演算回路２は基準信号の一定時間内の
入力同期信号の数をカウントすることにより周波数検出
を行っており、例えばＣＰＵ内のカウンタで構成されて
いる。図２(ｂ)の同期信号の場合はカウント数９、図２
(ｃ)の同期信号の場合はカウント数１８の演算結果が周
波数／電圧変換回路３に供給される。
【００１３】周波数／電圧変換回路３では演算回路２か
らのカウント数にもとづき周波数／電圧変換され、図３
の実線に示す周波数／電圧変換信号が出力される。メモ
リ４は図３の破線に示す代表点の周波数ｆ1、ｆ2、ｆ3
の補正データが記憶されており、この補正データはＤ／
Ａ変換器５に供給されアナログ信号に変換される。Ｄ／
Ａ変換器５からの補正信号と周波数／電圧変換回路３か
らの信号は加算器６で加算され、出力端子８に周波数／
電圧変換信号が出力される。
らのカウント数にもとづき周波数／電圧変換され、図３
の実線に示す周波数／電圧変換信号が出力される。メモ
リ４は図３の破線に示す代表点の周波数ｆ1、ｆ2、ｆ3
の補正データが記憶されており、この補正データはＤ／
Ａ変換器５に供給されアナログ信号に変換される。Ｄ／
Ａ変換器５からの補正信号と周波数／電圧変換回路３か
らの信号は加算器６で加算され、出力端子８に周波数／
電圧変換信号が出力される。
【００１４】演算回路２からの変換信号はあらかじめ装
置によって決定される周波数／電圧変換信号を作成し、
メモリからの補正データで機器間のバラツキを補正する
ための周波数／電圧変換信号を作成し、この両信号を加
算して周波数／電圧変換信号を作成している。このよう
にして入力信号の周波数情報を電圧情報に変換すること
ができる。
置によって決定される周波数／電圧変換信号を作成し、
メモリからの補正データで機器間のバラツキを補正する
ための周波数／電圧変換信号を作成し、この両信号を加
算して周波数／電圧変換信号を作成している。このよう
にして入力信号の周波数情報を電圧情報に変換すること
ができる。
【００１５】次に、周波数／電圧変換精度について説明
する。広範囲の走査周波数に対応できるマルチスキャン
ディスプレイでは、水平走査周波数の制御のためには約
７.７ｋＨｚ／Ｖの傾斜で、０.１ｋＨｚ程度の変換精度
が要求される。そのため最低でも９ビット量子化で高精
度の周波数／電圧変換信号が要求されることになる。よ
って、周波数／電圧変換回路３の量子化ビット数を８ビ
ット、Ｄ／Ａ変換器５の量子化ビット数を８ビットに設
定し、加算出力で９ビットの周波数／電圧変換信号を得
ている。
する。広範囲の走査周波数に対応できるマルチスキャン
ディスプレイでは、水平走査周波数の制御のためには約
７.７ｋＨｚ／Ｖの傾斜で、０.１ｋＨｚ程度の変換精度
が要求される。そのため最低でも９ビット量子化で高精
度の周波数／電圧変換信号が要求されることになる。よ
って、周波数／電圧変換回路３の量子化ビット数を８ビ
ット、Ｄ／Ａ変換器５の量子化ビット数を８ビットに設
定し、加算出力で９ビットの周波数／電圧変換信号を得
ている。
【００１６】次に、補正データのデータ補間方法につい
て説明する。演算回路２からの８ビット変換信号はあら
かじめ装置によって決定される周波数／電圧変換信号で
あるためＣＰＵ内のＲＯＭにデータが格納されている。
一方メモリからの８ビット補正データは図３に示すよう
に代表周波数ｆ1、ｆ2、ｆ3の補正データが記憶すると
共に、近似補間したデータが読み出されＤ／Ａ変換器５
に供給される。また演算回路２からのＣＰＵ内のＲＯＭ
からの８ビット変換信号においても、必要に応じて代表
周波数の補正データが修正して近似補間したデータが読
み出され周波数／電圧変換回路３に供給される。したが
って加算器６からの図３の破線に示すような機器毎に最
適な周波数／電圧変換信号を得ることができる。
て説明する。演算回路２からの８ビット変換信号はあら
かじめ装置によって決定される周波数／電圧変換信号で
あるためＣＰＵ内のＲＯＭにデータが格納されている。
一方メモリからの８ビット補正データは図３に示すよう
に代表周波数ｆ1、ｆ2、ｆ3の補正データが記憶すると
共に、近似補間したデータが読み出されＤ／Ａ変換器５
に供給される。また演算回路２からのＣＰＵ内のＲＯＭ
からの８ビット変換信号においても、必要に応じて代表
周波数の補正データが修正して近似補間したデータが読
み出され周波数／電圧変換回路３に供給される。したが
って加算器６からの図３の破線に示すような機器毎に最
適な周波数／電圧変換信号を得ることができる。
【００１７】次に、周波数／電圧変換特性の傾斜とオフ
セットを補正する場合について説明する。図４の実線を
計算に基づく周波数／電圧変換特性とし、実際の機器に
導入したときの最適変換特性が破線となる場合、計算の
特性の傾斜とオフセットの修正が発生することになる。
図５にメモリとＤ／Ａ部のブロック図を示すように、シ
リアルデータ型メモリ９とシリアルデータ型Ｄ／Ａ変換
器１０を用いることにより実現できる。
セットを補正する場合について説明する。図４の実線を
計算に基づく周波数／電圧変換特性とし、実際の機器に
導入したときの最適変換特性が破線となる場合、計算の
特性の傾斜とオフセットの修正が発生することになる。
図５にメモリとＤ／Ａ部のブロック図を示すように、シ
リアルデータ型メモリ９とシリアルデータ型Ｄ／Ａ変換
器１０を用いることにより実現できる。
【００１８】入力端子１１、１２、１３からの補正デー
タ、ゲイン設定データ、オフセット設定データをシリア
ルデータ型メモリ９に記憶し、このシリアルデータをシ
リアルデータ型Ｄ／Ａ変換器１０でアナログ信号に変換
することにより補正できる。よって、図４の実線に示す
ように変換特性がずれている場合においても、最適とな
るゲイン設定データ、オフセット設定データを再度メモ
リ９に書き込むことにより図４の破線に示す最適特性に
設定することができる。
タ、ゲイン設定データ、オフセット設定データをシリア
ルデータ型メモリ９に記憶し、このシリアルデータをシ
リアルデータ型Ｄ／Ａ変換器１０でアナログ信号に変換
することにより補正できる。よって、図４の実線に示す
ように変換特性がずれている場合においても、最適とな
るゲイン設定データ、オフセット設定データを再度メモ
リ９に書き込むことにより図４の破線に示す最適特性に
設定することができる。
【００１９】次に、具体的な入力水平同期信号の周波数
／電圧変換について詳細に説明するため図６のブロック
図を用いる。図１と同様な動作を行うものは同じ番号で
示し説明は省略する。入力端子７には１５ｋＨｚから１
００ｋＨｚの水平同期信号が入力され、ＣＰＵ１４内の
フリーランニングタイマ１６で基準信号発生回路１４か
らの約２０ｍＳの基準信号周期の中に水平同期信号の数
がカウントされる。フリーランニングタイマ１６からの
シリアルデータは８ビットシリアル型Ｄ／Ａ変換器１７
に供給されてアナログ信号に変換される。
／電圧変換について詳細に説明するため図６のブロック
図を用いる。図１と同様な動作を行うものは同じ番号で
示し説明は省略する。入力端子７には１５ｋＨｚから１
００ｋＨｚの水平同期信号が入力され、ＣＰＵ１４内の
フリーランニングタイマ１６で基準信号発生回路１４か
らの約２０ｍＳの基準信号周期の中に水平同期信号の数
がカウントされる。フリーランニングタイマ１６からの
シリアルデータは８ビットシリアル型Ｄ／Ａ変換器１７
に供給されてアナログ信号に変換される。
【００２０】またシリアル型メモリ９には補正データ、
ゲイン設定データ、オフセット設定データが操作部１８
からの操作信号により書き込まれる。シリアル型メモリ
９からのシリアルデータは８ビットシリアル型Ｄ／Ａ変
換器１０供給されてアナログ信号に変換される。８ビッ
トシリアル型Ｄ／Ａ変換器１７、１０からの信号は加算
器６で加算されて高精度の周波数／電圧変換信号が得ら
れる。
ゲイン設定データ、オフセット設定データが操作部１８
からの操作信号により書き込まれる。シリアル型メモリ
９からのシリアルデータは８ビットシリアル型Ｄ／Ａ変
換器１０供給されてアナログ信号に変換される。８ビッ
トシリアル型Ｄ／Ａ変換器１７、１０からの信号は加算
器６で加算されて高精度の周波数／電圧変換信号が得ら
れる。
【００２１】以上のように本実施例によれば、基準信号
をもとに入力周波数を演算により求めて周波数／電圧変
換した信号と、メモリからの補正データを加算して周波
数／電圧変換信号を作成することにより、高精度でかつ
広範囲の周波数を電圧にする周波数／電圧変換を実現す
ることができる。
をもとに入力周波数を演算により求めて周波数／電圧変
換した信号と、メモリからの補正データを加算して周波
数／電圧変換信号を作成することにより、高精度でかつ
広範囲の周波数を電圧にする周波数／電圧変換を実現す
ることができる。
【００２２】なお、本実施例では基準信号は入力信号よ
り低い周波数に設定した場合について説明したが、高い
周波数に設定してもよい。また、本実施例では補正デー
タ側での代表周波数間でのデータ補間を行う場合につい
て説明したが、それ以外で行ってもよい。
り低い周波数に設定した場合について説明したが、高い
周波数に設定してもよい。また、本実施例では補正デー
タ側での代表周波数間でのデータ補間を行う場合につい
て説明したが、それ以外で行ってもよい。
【００２３】また、本実施例では演算回路としてＣＰＵ
を用いて行う場合について説明したが、それ以外で方法
で行ってもよい。また、本実施例では２系統の周波数／
電圧変換信号をアナログ的に加算を行う場合について説
明したが、デジタル的な加算で行ってもよい。
を用いて行う場合について説明したが、それ以外で方法
で行ってもよい。また、本実施例では２系統の周波数／
電圧変換信号をアナログ的に加算を行う場合について説
明したが、デジタル的な加算で行ってもよい。
【００２４】
【発明の効果】以上のように、本発明によれば、基準信
号をもとに入力周波数を演算により求めて周波数／電圧
変換した信号と、メモリからの補正データを加算して周
波数／電圧変換信号を作成することにより、安定で高精
度でかつ広範囲の周波数を電圧にする周波数／電圧変換
を実現できる。また代表周波数のデータから近似補間し
て変換信号を作成することにより任意の変換信号が容易
に実現でき、その実用的効果は大きい。
号をもとに入力周波数を演算により求めて周波数／電圧
変換した信号と、メモリからの補正データを加算して周
波数／電圧変換信号を作成することにより、安定で高精
度でかつ広範囲の周波数を電圧にする周波数／電圧変換
を実現できる。また代表周波数のデータから近似補間し
て変換信号を作成することにより任意の変換信号が容易
に実現でき、その実用的効果は大きい。
【図１】本発明の第１の実施例における周波数／電圧変
換装置のブロック図
換装置のブロック図
【図２】同実施例の動作波形図
【図３】同実施例の変換特性図
【図４】同実施例の変換特性図
【図５】同実施例の詳細なブロック図
【図６】同実施例の詳細なブロック図
【図７】従来の周波数／電圧変換装置のブロック図
【図８】従来の周波数／電圧変換装置の動作波形図
【図９】従来の周波数／電圧変換装置の入力周波数と変
換電圧の関係を示す変換特性図
換電圧の関係を示す変換特性図
１ 基準信号発生回路 ２ 演算回路 ３ 周波数／電圧変換回路 ４ メモリ ５ Ｄ／Ａ変換器 ６ 加算器 １５ 基準信号発生回路
Claims (3)
- 【請求項１】基準信号を発生する基準信号発生手段と、
前記基準信号をもとに入力信号の周波数を演算により求
める演算手段と、前記演算信号により入力信号の周波数
を電圧に変換する変換手段と、前記各入力周波数毎の補
正データを記憶する記憶手段と、前記記憶手段からの補
正データと前記変換信号を加算する加算手段を備えたこ
とを特徴とする周波数／電圧変換装置。 - 【請求項２】変換手段が、代表点の周波数から近似補間
して連続した信号に変換するようにしたことを特徴とす
る請求項１記載の周波数／電圧変換装置。 - 【請求項３】記憶手段は、周波数−電圧変換特性の傾斜
とオフセット量を記憶するようにしたことを特徴とする
請求項１記載の周波数／電圧変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252591A JPH06104710A (ja) | 1992-09-22 | 1992-09-22 | 周波数／電圧変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252591A JPH06104710A (ja) | 1992-09-22 | 1992-09-22 | 周波数／電圧変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104710A true JPH06104710A (ja) | 1994-04-15 |
Family
ID=17239504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4252591A Pending JPH06104710A (ja) | 1992-09-22 | 1992-09-22 | 周波数／電圧変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104710A (ja) |
-
1992
- 1992-09-22 JP JP4252591A patent/JPH06104710A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| JPH0125276B2 (ja) | ||
| KR100241118B1 (ko) | 영상 신호 처리 장치 | |
| US4980614A (en) | Convergence correction circuit | |
| EP0291924B1 (en) | Convergence correction circuit | |
| JPH05119064A (ja) | 波形測定装置 | |
| KR100272168B1 (ko) | 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법 | |
| US4365308A (en) | Method for the time correction of a digital switching signal | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| JPH0752619Y2 (ja) | 波形表示装置 | |
| JP2594666B2 (ja) | 標本化クロックの周波数情報生成回路 | |
| US5365275A (en) | Method and apparatus for generating PAL video signal by digital processing | |
| JPH0793692B2 (ja) | 画像歪補正装置 | |
| JP3023116B2 (ja) | 映像信号処理装置 | |
| JP3151288B2 (ja) | 画像要素変換処理装置 | |
| JPH08275025A (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| JP2748387B2 (ja) | スキャンコンバータ装置 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JP2568055Y2 (ja) | テレビジョン信号のクランプ装置 | |
| JP3113476B2 (ja) | ピーク値検出保持回路 | |
| JP2857396B2 (ja) | 同期信号発生回路 | |
| JP2867873B2 (ja) | デジタル式スイープ信号発生回路 | |
| JPH0727351B2 (ja) | ビデオインタフェイス装置のサンプリングクロック設定方法 | |
| SU1172079A1 (ru) | Генератор дл корректора временных искажений телевизионного сигнала | |
| JP2501815Y2 (ja) | ビデオ信号発生器 |