JPH06104714A - 半導体集積回路の出力回路 - Google Patents
半導体集積回路の出力回路Info
- Publication number
- JPH06104714A JPH06104714A JP25146392A JP25146392A JPH06104714A JP H06104714 A JPH06104714 A JP H06104714A JP 25146392 A JP25146392 A JP 25146392A JP 25146392 A JP25146392 A JP 25146392A JP H06104714 A JPH06104714 A JP H06104714A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- semiconductor integrated
- integrated circuit
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 負荷によって出力にオーバーシュートやアン
ダーシュートが生じるのを防止する半導体集積回路の出
力回路を得る。 【構成】 半導体集積回路の出力段に設けられた一対の
ＭＯＳ型トランジスタ４，５の出力端子６と上記ＭＯＳ
型トランジスタ５の前段に設けられた反転素子９との間
に容量Ｃ0 を有する微分回路１０を設けて、上記ＭＯＳ
型トランジスタ５のゲート電位を引き下げ出力の急激な
電圧降下を遅らせてアンダーシュートを防止する。
ダーシュートが生じるのを防止する半導体集積回路の出
力回路を得る。 【構成】 半導体集積回路の出力段に設けられた一対の
ＭＯＳ型トランジスタ４，５の出力端子６と上記ＭＯＳ
型トランジスタ５の前段に設けられた反転素子９との間
に容量Ｃ0 を有する微分回路１０を設けて、上記ＭＯＳ
型トランジスタ５のゲート電位を引き下げ出力の急激な
電圧降下を遅らせてアンダーシュートを防止する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路の出
力回路に関するものである。
力回路に関するものである。
【０００２】
【従来の技術】図６は現在一般に広く用いられている半
導体集積回路の出力回路である。図において、１〜３は
反転素子、４，５は半導体集積回路の出力段に設けられ
て交互にスイッチング制御されるインバータを構成する
一対のＭＯＳ型トランジスタ、６は出力端子（記号
Ｑ）、７は出力負荷を示し、点線で囲った領域８が半導
体集積回路の出力回路を示す。
導体集積回路の出力回路である。図において、１〜３は
反転素子、４，５は半導体集積回路の出力段に設けられ
て交互にスイッチング制御されるインバータを構成する
一対のＭＯＳ型トランジスタ、６は出力端子（記号
Ｑ）、７は出力負荷を示し、点線で囲った領域８が半導
体集積回路の出力回路を示す。
【０００３】また、図７は出力負荷７を等価的に示した
もので、抵抗Ｒ、容量Ｃ、インダクタンスＬ成分の合成
で表される。
もので、抵抗Ｒ、容量Ｃ、インダクタンスＬ成分の合成
で表される。
【０００４】次に図６に示す半導体集積回路の出力回路
の動作について図８の波形図をもとに説明する。図６の
出力回路に、図８に示すようなＤａｔａを印加すると、
出力端子６からの出力Ｑの状態はＤａｔａに応じて変化
する。
の動作について図８の波形図をもとに説明する。図６の
出力回路に、図８に示すようなＤａｔａを印加すると、
出力端子６からの出力Ｑの状態はＤａｔａに応じて変化
する。
【０００５】このとき、出力回路の負荷状態によって
は、出力Ｑにいわゆるオーバーシュートやアンダーシュ
ートが生じる。この現象は、出力回路の過渡応答特性に
よって生じるが、具体的には、図７に示す如く出力負荷
７のインダクタンスＬ成分が大きく、かつ容量Ｃ成分が
小さいことにより出力Ｑが高速に変化するときに問題と
なる。
は、出力Ｑにいわゆるオーバーシュートやアンダーシュ
ートが生じる。この現象は、出力回路の過渡応答特性に
よって生じるが、具体的には、図７に示す如く出力負荷
７のインダクタンスＬ成分が大きく、かつ容量Ｃ成分が
小さいことにより出力Ｑが高速に変化するときに問題と
なる。
【０００６】
【発明が解決しようとする課題】上述したように、従来
の半導体集積回路の出力回路では、出力負荷１７の容量
Ｃ成分が比較的小さいと、出力Ｑの変化が高速になり過
ぎて、オーバーシュートやアンダーシュートが生じ、シ
ステムの誤動作や素子破壊を生じさせるなどの問題があ
った。
の半導体集積回路の出力回路では、出力負荷１７の容量
Ｃ成分が比較的小さいと、出力Ｑの変化が高速になり過
ぎて、オーバーシュートやアンダーシュートが生じ、シ
ステムの誤動作や素子破壊を生じさせるなどの問題があ
った。
【０００７】この発明は上記のような問題点を解決する
ためになされたもので、負荷状況によって出力Ｑの変化
が高速になり過ぎないよう制御することができる半導体
集積回路の出力回路を得ることを目的とする。
ためになされたもので、負荷状況によって出力Ｑの変化
が高速になり過ぎないよう制御することができる半導体
集積回路の出力回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体集
積回路の出力回路は、半導体集積回路の出力段に設けら
れて交互にスイッチング制御される一対のスイッチング
素子を備えた半導体集積回路の出力回路において、上記
一対のスイッチング素子の出力を容量を介していずれか
一方のスイッチング素子のゲート側にフィードバックす
るものである。
積回路の出力回路は、半導体集積回路の出力段に設けら
れて交互にスイッチング制御される一対のスイッチング
素子を備えた半導体集積回路の出力回路において、上記
一対のスイッチング素子の出力を容量を介していずれか
一方のスイッチング素子のゲート側にフィードバックす
るものである。
【０００９】
【作用】この発明による半導体集積回路の出力回路にお
いては、一対のスイッチング素子の出力を容量を介して
いずれか一方のスイッチング素子のゲート側にフィード
バックすることにより、上記容量のカップリング効果に
よりスイッチング素子のゲート電位を引き下げ、抵抗を
上げて電流を流しにくくし出力の急激な電圧降下または
電圧上昇を遅らせてアンダーシュートまたはオーバーシ
ュートを防止する。
いては、一対のスイッチング素子の出力を容量を介して
いずれか一方のスイッチング素子のゲート側にフィード
バックすることにより、上記容量のカップリング効果に
よりスイッチング素子のゲート電位を引き下げ、抵抗を
上げて電流を流しにくくし出力の急激な電圧降下または
電圧上昇を遅らせてアンダーシュートまたはオーバーシ
ュートを防止する。
【００１０】
実施例１．以下、この発明の一実施例を図について説明
する。図１において、図６と同一部分は同一符号を付し
てその説明は省略する。９は反転素子で、図６の反転素
子３に対応する。また、１０は抵抗Ｒ0 と容量Ｃ0 から
構成されるいわゆる微分回路であり、容量Ｃ0 の一端は
出力端子６に接続される。さらに、１１，１２は説明に
用いる節点を示している
する。図１において、図６と同一部分は同一符号を付し
てその説明は省略する。９は反転素子で、図６の反転素
子３に対応する。また、１０は抵抗Ｒ0 と容量Ｃ0 から
構成されるいわゆる微分回路であり、容量Ｃ0 の一端は
出力端子６に接続される。さらに、１１，１２は説明に
用いる節点を示している
【００１１】次に、図１の回路動作を図２の波形図を参
照して説明する。今、図２に示す時刻ｔ1 において、出
力Ｑは高レベルから低レベルに変化するものとする。こ
のとき、従来例では、図中点線で示すように、アンダー
シュートが生じるが、本実施例では、微分回路１０を加
えたことににより、出力Ｑの変化に応じて、節点１１の
信号電位は下がり、これにより、結果として、出力Ｑの
変化は実線で示すように遅くなり、アンダーシュートは
生じなくなる。
照して説明する。今、図２に示す時刻ｔ1 において、出
力Ｑは高レベルから低レベルに変化するものとする。こ
のとき、従来例では、図中点線で示すように、アンダー
シュートが生じるが、本実施例では、微分回路１０を加
えたことににより、出力Ｑの変化に応じて、節点１１の
信号電位は下がり、これにより、結果として、出力Ｑの
変化は実線で示すように遅くなり、アンダーシュートは
生じなくなる。
【００１２】実施例２．次に、図３はこの説明の実施例
２による出力回路を示すものである。この実施例２で
は、出力端子６とトランジスタ５のゲートとの間に直接
容量Ｃ0 を設けている。出力Ｑの変化は、容量Ｃ0 のカ
ップリング効果により、節点１３（トランジスタ５のゲ
ート）電位に直接影響を及ぼし、実施例１と同様にして
アンダーシュートを防ぐことができる。
２による出力回路を示すものである。この実施例２で
は、出力端子６とトランジスタ５のゲートとの間に直接
容量Ｃ0 を設けている。出力Ｑの変化は、容量Ｃ0 のカ
ップリング効果により、節点１３（トランジスタ５のゲ
ート）電位に直接影響を及ぼし、実施例１と同様にして
アンダーシュートを防ぐことができる。
【００１３】実施例３．また、図４はこの発明の実施例
３による出力回路を示すものである。この実施例３で
は、トランジスタ５のゲートに接続された２つの反転素
子の入力端子となる節点１４と出力端子６との間に容量
Ｃ0 を設けて、出力Ｑの変化を節点１４にフィードバッ
クする形式をとっており、実施例１，２と同様な効果を
奏する。
３による出力回路を示すものである。この実施例３で
は、トランジスタ５のゲートに接続された２つの反転素
子の入力端子となる節点１４と出力端子６との間に容量
Ｃ0 を設けて、出力Ｑの変化を節点１４にフィードバッ
クする形式をとっており、実施例１，２と同様な効果を
奏する。
【００１４】実施例４．さらに、図５はこの発明の実施
例４による出力回路を示すものである。上述した実施例
１〜３は、アンダーシュート対策であったが、この実施
例４では、出力Ｑの立ち上がり変化をトランジスタ４の
前段の節点１５、すなわちトランジスタ４のゲートに接
続された反転素子の入力端子にフィードバックして出力
Ｑの急激な上昇を遅らせてオーバーシュートを防いでい
る。
例４による出力回路を示すものである。上述した実施例
１〜３は、アンダーシュート対策であったが、この実施
例４では、出力Ｑの立ち上がり変化をトランジスタ４の
前段の節点１５、すなわちトランジスタ４のゲートに接
続された反転素子の入力端子にフィードバックして出力
Ｑの急激な上昇を遅らせてオーバーシュートを防いでい
る。
【００１５】
【発明の効果】以上のように、この発明によれば、半導
体集積回路の出力段に設けられた一対のスイッチング素
子の出力を容量を介していずれか一方のスイッチング素
子のゲート側にフィードバックするようにしたので、負
荷に拘らず出力の急激な電圧上昇または電圧降下を遅ら
せてオーバーシュートまたはアンダーシュートを防止で
きるという効果を奏する。
体集積回路の出力段に設けられた一対のスイッチング素
子の出力を容量を介していずれか一方のスイッチング素
子のゲート側にフィードバックするようにしたので、負
荷に拘らず出力の急激な電圧上昇または電圧降下を遅ら
せてオーバーシュートまたはアンダーシュートを防止で
きるという効果を奏する。
【図１】この発明の実施例１を示す回路図である。
【図２】図１の動作波形図である。
【図３】この発明の実施例２を示す回路図である。
【図４】この発明の実施例３を示す回路図である。
【図５】この発明の実施例４を示す回路図である。
【図６】従来例の回路図である。
【図７】図６の出力負荷７の構成図である。
【図８】図６の入出力波形図である。
４，５ ＭＯＳ型トランジスタ ６ 出力端子 Ｃ0 容量
Claims (1)
- 【請求項１】 半導体集積回路の出力段に設けられて交
互にスイッチング制御される一対のスイッチング素子を
備えた半導体集積回路の出力回路において、上記一対の
スイッチング素子の出力を容量を介していずれか一方の
スイッチング素子のゲート側にフィードバックすること
を特徴とする半導体集積回路の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25146392A JPH06104714A (ja) | 1992-09-21 | 1992-09-21 | 半導体集積回路の出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25146392A JPH06104714A (ja) | 1992-09-21 | 1992-09-21 | 半導体集積回路の出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104714A true JPH06104714A (ja) | 1994-04-15 |
Family
ID=17223200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25146392A Pending JPH06104714A (ja) | 1992-09-21 | 1992-09-21 | 半導体集積回路の出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104714A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5639808A (en) * | 1994-10-07 | 1997-06-17 | Minnesota Mining And Manufacturing Company | Flame retardant thermosettable resin compositions |
| US6320432B1 (en) | 2000-03-30 | 2001-11-20 | Mitsubishi Denki Kabushiki Kaisha | Output buffer circuit |
-
1992
- 1992-09-21 JP JP25146392A patent/JPH06104714A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5639808A (en) * | 1994-10-07 | 1997-06-17 | Minnesota Mining And Manufacturing Company | Flame retardant thermosettable resin compositions |
| US5652285A (en) * | 1994-10-07 | 1997-07-29 | Minnesota Mining And Manufacturing Company | Flame retardant thermosettable resin compositions |
| US6320432B1 (en) | 2000-03-30 | 2001-11-20 | Mitsubishi Denki Kabushiki Kaisha | Output buffer circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
| WO2002095531A2 (en) | Circuit having a controllable slew rate | |
| KR0144900B1 (ko) | 저전원전압 반도체 장치의 입력버퍼 | |
| EP0375998A2 (en) | Low power transient suppressor circuit | |
| US4837463A (en) | Three-state complementary field effect integrated circuit | |
| US5574391A (en) | ECL integrated circuit allowing fast operation | |
| JPH0220115A (ja) | パルス形信号を発生する回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JP2999268B2 (ja) | パルス可変遅延回路 | |
| US5349554A (en) | Memory element with bipolar transistors in resettable latch | |
| JP2577425B2 (ja) | 駆動回路 | |
| JP3526103B2 (ja) | 電圧検出器のヒステリシス回路 | |
| US20050062517A1 (en) | Reducing transient current caused by capacitance during high speed switching | |
| US5495099A (en) | High speed super push-pull logic (SPL) circuit using bipolar technology | |
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JP2930227B2 (ja) | 半導体集積回路の出力バッファ回路 | |
| JP3410334B2 (ja) | 増幅器の制御回路 | |
| JPH1188130A (ja) | 波形整形回路 | |
| US6870389B2 (en) | Differential circuit with current overshoot suppression | |
| JPH02170620A (ja) | 半導体装置 | |
| JPH0832421A (ja) | 遅延論理回路素子 | |
| JPS5848522A (ja) | パルス保持回路 | |
| JPH0490620A (ja) | 半導体装置 | |
| JPH02284515A (ja) | 半導体集積回路 | |
| JPH044610A (ja) | 半導体集積回路 |