JPH0610697Y2 - Semiconductor stack - Google Patents
Semiconductor stackInfo
- Publication number
- JPH0610697Y2 JPH0610697Y2 JP16691987U JP16691987U JPH0610697Y2 JP H0610697 Y2 JPH0610697 Y2 JP H0610697Y2 JP 16691987 U JP16691987 U JP 16691987U JP 16691987 U JP16691987 U JP 16691987U JP H0610697 Y2 JPH0610697 Y2 JP H0610697Y2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- terminal plates
- flat
- terminal
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Die Bonding (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、平型半導体素子と冷却体とを組合わせて構
成され、スナバ回路などの被接続回路に接続される半導
体スタックに関するものである。[Detailed Description of the Invention] [Industrial field of application] The present invention relates to a semiconductor stack configured by combining a flat semiconductor element and a cooling body and connected to a connected circuit such as a snubber circuit. .
第5図は例えば特開昭59−145558号公報に示さ
れた従来の半導体スタックを示す正面図であり、第6図
は第5図の側面図である。図において、1は水平方向へ
突出した電極部1aを有する複数の冷却体、2はこれら
複数の冷却体1の間に配設された複数の平型半導体素子
で、アノード側及びカソード側は電極部1aと導通して
いる。3は複数の冷却体1及び複数の平型半導体素子2
を積層方向に加圧する加圧装置で、絶縁ボルト4,上押
え板5,下押え板6,加圧ボルト7,スチールボール
8,絶縁スペーサ9,バネ10,バネガイド11,加圧
力ゲージ12等により構成されている。FIG. 5 is a front view showing a conventional semiconductor stack disclosed in, for example, Japanese Patent Application Laid-Open No. 59-145558, and FIG. 6 is a side view of FIG. In the figure, reference numeral 1 is a plurality of cooling bodies having electrode portions 1a protruding in the horizontal direction, 2 is a plurality of flat semiconductor elements arranged between the plurality of cooling bodies 1, and electrodes on the anode side and the cathode side are electrodes. It is electrically connected to the portion 1a. 3 is a plurality of cooling bodies 1 and a plurality of flat semiconductor elements 2
Is a pressurizing device for pressurizing in the stacking direction. It is configured.
次に動作について説明する。冷却体1及び平型半導体素
子2は、スチールボール8及び絶縁スペーサ9を介し
て、加圧ボルト7の加圧力を受けた状態で積層されてい
る。そして、スナバ回路などの被接続回路へ接続する場
合は、スナバ回路から延びるリード線の端子を、電極部
1aに設けられている接続用の取付孔1bに取付けるこ
とにより行なっている。Next, the operation will be described. The cooling body 1 and the flat semiconductor element 2 are stacked in a state of being pressed by the pressure bolt 7 via the steel ball 8 and the insulating spacer 9. When connecting to a circuit to be connected such as a snubber circuit, the lead wire terminal extending from the snubber circuit is mounted in the mounting hole 1b for connection provided in the electrode portion 1a.
また、平型半導体素子2を上記の半導体スタックより取
り出す場合には、加圧ボルト7をゆるめ、上下の冷却体
1を押し広げた状態で、この平型半導体素子2を水平方
向に引き出すようにしていた。When the flat semiconductor element 2 is taken out of the above semiconductor stack, the flat bolt semiconductor element 2 is pulled out in the horizontal direction while loosening the pressure bolt 7 and pushing the upper and lower cooling bodies 1 apart. Was there.
従来の半導体スタックは以上のように構成されているの
で次のような問題点があった。すなわち、スナバ回路の
ような被接続回路のインダクタンスはできる限り小さく
しておくことが望ましい、このインダクタンスとスナバ
電流の通過経路の長さ、つまり冷却体1の大きさ及び構
造に基く電流ループの大きさにより決定される。ところ
が、冷却体1の冷却能力を一定以上確保する必要がある
ために、冷却体1の寸法をそれほど小さくすることは不
可能である。そのため、スナバ回路のインダクタンスを
充分小さくすることができないという問題点があった。Since the conventional semiconductor stack is configured as described above, it has the following problems. That is, it is desirable to keep the inductance of the circuit to be connected such as a snubber circuit as small as possible. The length of this inductance and the passage path of the snubber current, that is, the size of the cooling body 1 and the size of the current loop based on the structure. It is determined by However, it is impossible to reduce the size of the cooling body 1 so much because it is necessary to secure the cooling capacity of the cooling body 1 above a certain level. Therefore, there is a problem that the inductance of the snubber circuit cannot be sufficiently reduced.
また、平型半導体素子2を取り出す場合には、上下の冷
却体1のすき間に手を差し入れなければならず、作業員
が手をはさまれる危険性があるという問題点もあった。In addition, when the flat semiconductor element 2 is taken out, it is necessary to insert a hand into the gap between the upper and lower cooling bodies 1, which poses a problem that a worker may be caught.
この考案は上記のような問題点を解消するためになされ
たもので、冷却体1の大きさ及び構造に関係なく、スナ
バ回路のような被接続回路のインダクタンスを小さくす
ることができ、さらに、平型半導体素子2を取り出す場
合にも、手をはさまれる危険のない半導体スタックを得
ることを目的とする。The present invention has been made to solve the above problems, and can reduce the inductance of a connected circuit such as a snubber circuit regardless of the size and structure of the cooling body 1. Even when the flat semiconductor element 2 is taken out, it is an object to obtain a semiconductor stack that does not have a risk of being caught in the hand.
この考案に係る半導体スタックは、平型半導体素子のア
ノード部及びカソード部にそれぞれ固着され端部に被接
続回路の接続端子を有する一対のターミナル板と、この
一対のターミナル板の接近折曲げ部間に挾持され該一対
のターミナル板を互いに絶縁する絶縁板とを備え、この
絶縁板を、上記一対のターミナル板の側方へ突出する大
きさに形成したものである。The semiconductor stack according to the present invention comprises a pair of terminal plates fixed to the anode part and the cathode part of a flat semiconductor device and having a connection terminal of a circuit to be connected at an end thereof, and a space between the approaching bent parts of the pair of terminal plates. And an insulating plate that is held between the pair of terminal plates and insulates the pair of terminal plates from each other. The insulating plate is formed to have a size that projects laterally from the pair of terminal plates.
この考案における平型半導体素子は、一対のターミナル
板の側方へ突出した絶縁体をつかんで引張ることにより
簡単に取出すことができ、この取出し作業時、手を冷却
体の間に入れなくてよいので、手を冷却体ではさまれる
危険が少ないものである。The flat type semiconductor device in this invention can be easily taken out by grasping and pulling the insulator projecting to the side of the pair of terminal plates, and at the time of this taking out work, it is not necessary to put a hand between the cooling bodies. Therefore, there is little danger that the hand will be caught in the cooling body.
以下、この発明の一実施例を図について説明する。第1
図及び第2図において、13は平型半導体素子2のアノ
ード部及びカソード部に固着され、スナバ回路のような
被接続回路に接続される電極ターミナル、14はこの電
極ターミナル13に取付けられている絶縁板である。An embodiment of the present invention will be described below with reference to the drawings. First
In FIG. 2 and FIG. 2, 13 is an electrode terminal fixed to the anode part and the cathode part of the flat semiconductor element 2 and connected to a connected circuit such as a snubber circuit, and 14 is attached to the electrode terminal 13. It is an insulating plate.
そして、第3図及び第4図は、この電極ターミナル13
の取付状態を詳細に示した平面図及び側面図であり、電
極ターミナル13は、平型半導体素子2のアノード部2
a及びカソード部2bにそれぞれ固着される一対のター
ミナル板15,16により構成されている。絶縁板14
は、このターミナル板15,16の先端部付近に、接着
またはモールド等により一体化された状態で固定されて
いる。また、ターミナル板15,16先端の立上り部1
5a,16aには、スナバ回路のリード線端子をネジ部
材により取付けるための取付孔15b,16bが設けら
れている。3 and 4 show the electrode terminal 13
3A and 3B are a plan view and a side view showing in detail the attached state of the electrode terminal 13 and the anode terminal 2 of the flat semiconductor element 2.
It is composed of a pair of terminal plates 15 and 16 which are respectively fixed to a and the cathode portion 2b. Insulation plate 14
Are fixed near the tips of the terminal plates 15 and 16 in an integrated state by adhesion or molding. In addition, the rising portion 1 at the tip of the terminal plates 15 and 16
5a and 16a are provided with mounting holes 15b and 16b for mounting the lead wire terminals of the snubber circuit with screw members.
次に動作について説明する。スナバ回路のリード線端子
が立上り部15a,16aに接続されると、アノード部
2a,ターミナル板15,スナバ回路,ターミナル板1
6,カソード部2bの経路でスナバ電流のループが形成
される。このとき、アノード部2a及びカソード部2b
と取付孔15a,16bとの間の距離は、アノード部2
a及びカソード部2bと冷却体1の取付孔1bとの間の
距離よりも充分に短いものとなっている。したがって、
冷却体1の電極部1aにスナバ回路を接続した場合に比
べると、スナバ回路のインダクタンスは大きく低減され
たものとなっている。Next, the operation will be described. When the lead wire terminals of the snubber circuit are connected to the rising portions 15a, 16a, the anode portion 2a, the terminal plate 15, the snubber circuit, the terminal plate 1
6. A snubber current loop is formed in the path of the cathode portion 2b. At this time, the anode portion 2a and the cathode portion 2b
The distance between the mounting holes 15a and 16b and the anode part 2
It is sufficiently shorter than the distance between a and the cathode portion 2b and the mounting hole 1b of the cooling body 1. Therefore,
Compared with the case where a snubber circuit is connected to the electrode portion 1a of the cooling body 1, the inductance of the snubber circuit is greatly reduced.
また、平型半導体素子2を取り出す場合には、加圧ボル
ト7をゆるめ、絶縁板14を手前側に引張ることによ
り、簡単に取り外すことができる。このとき、作業員が
絶縁板14を拒む位置は、平型半導体素子2より充分手
前にあるので、作業員が冷却体1に手をはさまれる危険
はない。When the flat semiconductor element 2 is taken out, it can be easily removed by loosening the pressure bolt 7 and pulling the insulating plate 14 to the front side. At this time, since the position where the worker rejects the insulating plate 14 is sufficiently before the flat semiconductor element 2, there is no risk that the worker is caught in the cooling body 1.
以上のように、この考案によれば、平型半導体素子のア
ノード部及びカソード部にそれぞれ固着され端部に被接
続回路の接続端子を有する一対のターミナル板と、この
一対のターミナル板の接近折曲げ部間に挾持され該一対
のターミナル板を互いに絶縁する絶縁板とを備え、この
絶縁板を、上記一対のターミナル板の側方へ突出する大
きさに形成したので、平型半導体素子の取出し作業時、
手を冷却体間に入れることなく、一対のターミナル板の
側方へ突出する絶縁板14をつかんで引張ることによ
り、簡単に取出すことができる。この結果、冷却体に手
がはさまる危険が少ないという効果が得られる。As described above, according to the present invention, a pair of terminal plates fixed to the anode part and the cathode part of the flat semiconductor device and having the connection terminals of the circuit to be connected at their ends, and the pair of terminal plates approaching each other. Since the insulating plate is sandwiched between the bent portions and configured to insulate the pair of terminal plates from each other, and the insulating plate is formed to have a size projecting to the side of the pair of terminal plates, the flat semiconductor element can be taken out. When working,
It can be easily taken out by grasping and pulling the insulating plate 14 protruding laterally of the pair of terminal plates without putting a hand between the cooling bodies. As a result, it is possible to obtain an effect that there is little danger that the hand is caught in the cooling body.
第1図はこの考案の一実施例による半導体スタックを示
す正面図、第2図は同側面図、第3図は同要部を拡大し
て示す平面図、第4図は第3図の断面図、第5図は従来
の半導体スタックを示す正面図、第6図は第5図の側面
図である。 1は冷却体、1aは電極部、2は平型半導体素子、2a
はアノード部、2bはカソード部、3は加圧装置、13
は電極ターミナルである。なお、図中、同一符号は同
一、又は相当部分を示す。FIG. 1 is a front view showing a semiconductor stack according to an embodiment of the present invention, FIG. 2 is a side view of the same, FIG. 3 is an enlarged plan view showing the same part, and FIG. FIG. 5 is a front view showing a conventional semiconductor stack, and FIG. 6 is a side view of FIG. 1 is a cooling body, 1a is an electrode part, 2 is a flat semiconductor element, 2a
Is an anode part, 2b is a cathode part, 3 is a pressure device, 13
Is an electrode terminal. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
冷却体を介して積層され、被接続回路に接続される複数
の平型半導体素子と、前記複数の冷却体及び前記複数の
平型半導体素子を積層方向に加圧する加圧装置とを備え
た半導体スタックにおいて、前記平型半導体素子のアノ
ード部及びカソード部に固着され端部に被接続回路の接
続端子を有する一対のターミナル板と、この一対のター
ミナル板の接近折曲げ部間に挾持され該一対のターミナ
ル板を互いに絶縁する絶縁板とを備え、この絶縁板を、
上記一対のターミナル板の側方へ突出する大きさに形成
したことを特徴とする半導体スタック。1. A plurality of flat semiconductor elements, which are stacked via a plurality of cooling bodies each having an electrode portion protruding in the horizontal direction and are connected to a circuit to be connected, the plurality of cooling bodies and the plurality of flat molds. In a semiconductor stack including a pressing device that presses the semiconductor element in a stacking direction, a pair of terminal plates fixed to the anode portion and the cathode portion of the flat semiconductor element and having a connection terminal of a connected circuit at an end portion, An insulating plate sandwiched between the approaching bent portions of the pair of terminal plates to insulate the pair of terminal plates from each other;
A semiconductor stack, characterized in that it is formed in such a size that it projects laterally from the pair of terminal plates.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16691987U JPH0610697Y2 (en) | 1987-10-30 | 1987-10-30 | Semiconductor stack |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16691987U JPH0610697Y2 (en) | 1987-10-30 | 1987-10-30 | Semiconductor stack |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0171452U JPH0171452U (en) | 1989-05-12 |
| JPH0610697Y2 true JPH0610697Y2 (en) | 1994-03-16 |
Family
ID=31454739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16691987U Expired - Lifetime JPH0610697Y2 (en) | 1987-10-30 | 1987-10-30 | Semiconductor stack |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0610697Y2 (en) |
-
1987
- 1987-10-30 JP JP16691987U patent/JPH0610697Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0171452U (en) | 1989-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07230934A (en) | Electronic component and its board mounting structure | |
| JPH0610697Y2 (en) | Semiconductor stack | |
| JPH02262265A (en) | sealed lead acid battery | |
| KR102008209B1 (en) | Pressure Type Semiconductor package | |
| JPH1075564A (en) | Semiconductor power converter | |
| JPH021862Y2 (en) | ||
| JPS6347266B2 (en) | ||
| JP2655629B2 (en) | Chip type solid electrolytic capacitor | |
| JPS6138193Y2 (en) | ||
| JPH0333969U (en) | ||
| JPH0287612A (en) | Manufacturing method of solid electrolytic capacitor with fuse and lead frame used therein | |
| JP3855577B2 (en) | Isolation device | |
| JPH0431247Y2 (en) | ||
| JP3013234U (en) | Electric double layer capacitor | |
| JPH0546059U (en) | Bimorph type piezoelectric vibrator | |
| JPS61146941U (en) | ||
| JPH0287611A (en) | Manufacturing method of solid electrolytic capacitor with fuse and lead frame used therein | |
| JPH05251272A (en) | Electric double-layer capacitor | |
| JPH01153650U (en) | ||
| JPH0236026U (en) | ||
| JPH0369858U (en) | ||
| JPH0350323U (en) | ||
| JPH0262716U (en) | ||
| JPS62116537U (en) | ||
| JPH02133847U (en) |