JPH0611043B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0611043B2 JPH0611043B2 JP62041883A JP4188387A JPH0611043B2 JP H0611043 B2 JPH0611043 B2 JP H0611043B2 JP 62041883 A JP62041883 A JP 62041883A JP 4188387 A JP4188387 A JP 4188387A JP H0611043 B2 JPH0611043 B2 JP H0611043B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- layer
- forming
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 title description 10
- 239000011229 interlayer Substances 0.000 claims description 75
- 239000010410 layer Substances 0.000 claims description 45
- 238000000576 coating method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 25
- 229910052782 aluminium Inorganic materials 0.000 description 25
- 239000011248 coating agent Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法に関し、特にアルミ多層
配線における層間絶縁膜の形成方法に関する。
配線における層間絶縁膜の形成方法に関する。
（従来の技術） 従来、アルミ多層配線半導体装置における層間絶縁膜に
は耐湿性が重視される場合はシリコン窒化膜（Si3N4）
が、また、配線の層間容量が問題となる場合はシリコン
酸化膜（SiO2）或いはポリミィド系の有機性樹脂膜が使
用される。
は耐湿性が重視される場合はシリコン窒化膜（Si3N4）
が、また、配線の層間容量が問題となる場合はシリコン
酸化膜（SiO2）或いはポリミィド系の有機性樹脂膜が使
用される。
（発明が解決しようとする問題点） ところで、この層間絶縁膜の全てに要求される材質上の
条件は、良好な平坦面が容易に得られること、スルー・
ホール形成のための加工が容易であること、耐湿性にす
ぐれていることおよび誘電率が小さいことなどである
が、一般にはこれらの全てを満足できるものはないので
通常２つ以上を組合せた複合膜が採用される。例えば、
リフローし難いシリコン窒化膜の凹所をシリカ塗布膜ま
たは有機シロキ酸系の樹脂溶液で埋めることによって平
坦性を確保しそのすぐれた耐湿性を活かすよう工夫され
る。また、平坦性に限って見ればポリミィド系の有機性
樹脂膜などはきわめて良好な絶縁膜であるが耐湿性に問
題があるので場合により他の膜質のものと適宜複合され
る。
条件は、良好な平坦面が容易に得られること、スルー・
ホール形成のための加工が容易であること、耐湿性にす
ぐれていることおよび誘電率が小さいことなどである
が、一般にはこれらの全てを満足できるものはないので
通常２つ以上を組合せた複合膜が採用される。例えば、
リフローし難いシリコン窒化膜の凹所をシリカ塗布膜ま
たは有機シロキ酸系の樹脂溶液で埋めることによって平
坦性を確保しそのすぐれた耐湿性を活かすよう工夫され
る。また、平坦性に限って見ればポリミィド系の有機性
樹脂膜などはきわめて良好な絶縁膜であるが耐湿性に問
題があるので場合により他の膜質のものと適宜複合され
る。
しかしながら、この複合膜は層内に有機性樹脂膜を含む
場合であるとスルー・ホールを形成した際この開口部に
有機性樹脂膜を露出せしめることとなるのでスルー・ホ
ールの耐湿性に問題が生じるようになる。従って、この
ような場合には有機性樹脂膜はアルミ配線間の段差を埋
めるだけの使用に止どめアルミ配線上には形成しないよ
う工夫される。また、シリカ塗布膜の如き無機質でシリ
コン窒化膜の平坦化をはかった場合ではスルー・ホール
の形成上に大きな問題を生じることはないが、アルミ配
線間の段差平坦化能力は有機性樹脂膜程ではないので特
に第１層アルミ配線の配線間隔が微細になると第２層ア
ルミ配線に断線事故が発生するようになる。この傾向は
半導体装置の集積度および微細化の進展と共に有機性樹
脂膜を用いた場合でも例外なく一層強まっており微細化
高集積度半導体装置の製造をきわめて困難ならしめてい
る。
場合であるとスルー・ホールを形成した際この開口部に
有機性樹脂膜を露出せしめることとなるのでスルー・ホ
ールの耐湿性に問題が生じるようになる。従って、この
ような場合には有機性樹脂膜はアルミ配線間の段差を埋
めるだけの使用に止どめアルミ配線上には形成しないよ
う工夫される。また、シリカ塗布膜の如き無機質でシリ
コン窒化膜の平坦化をはかった場合ではスルー・ホール
の形成上に大きな問題を生じることはないが、アルミ配
線間の段差平坦化能力は有機性樹脂膜程ではないので特
に第１層アルミ配線の配線間隔が微細になると第２層ア
ルミ配線に断線事故が発生するようになる。この傾向は
半導体装置の集積度および微細化の進展と共に有機性樹
脂膜を用いた場合でも例外なく一層強まっており微細化
高集積度半導体装置の製造をきわめて困難ならしめてい
る。
（発明の目的） 本発明の目的は、上記の情況に鑑み、きわめて微細間隔
のアルミ配線段差に良好な平坦性を与えると共にアルミ
配線上に耐湿性のスルー・ホールを容易に形成し得る複
合層間絶縁膜を備えた半導体装置の製造方法を提供する
ことである。
のアルミ配線段差に良好な平坦性を与えると共にアルミ
配線上に耐湿性のスルー・ホールを容易に形成し得る複
合層間絶縁膜を備えた半導体装置の製造方法を提供する
ことである。
（問題点を解決するための手段） 前記目的を達成するため、本発明に係る半導体装置の製
造方法は、第１層配線形成工程と、第１の層間絶縁膜形
成工程と、第２の層間絶縁膜形成工程と、第２層間絶縁
膜加工工程と、平坦化処理工程と、第３の層間絶縁膜形
成工程と、第２層配線形成工程とを有する半導体装置の
製造方法であって、 第１層配線形成工程は、半導体基板の絶縁膜上に複数の
第１層配線を形成する工程であり、 第１の層間絶縁膜形成工程は、露出した前記第１層配線
の表面と、前記第１層配線間の露出した絶縁膜の表面と
を連続的に被覆する第１の層間絶縁膜を形成する工程で
あり、 第２の層間絶縁膜形成工程は、前記第１の層間絶縁膜上
に、第１の層間絶縁膜とは異なる材料の第２の層間絶縁
膜を形成する工程であり、 第２層間絶縁膜加工工程は、前記第２の層間絶縁膜を異
方性エッチングすることにより、該第２の層間絶縁膜を
部分的に除去し、第１層配線間に形成された凹所の内側
壁部にのみ第２の層間絶縁膜をテーパ状に残留させ、そ
れ以外の領域での第１の層間絶縁膜を外部に露出させる
工程であり、 平坦化処理工程は、前記第１層配線間の凹所内に絶縁膜
を第１層配線の段差分に相当する深さまで塗布法により
充填し、絶縁膜全体の高さを平坦化する工程であり、 第３の層間絶縁膜形成工程は、平坦化された前記絶縁膜
上に第３の層間絶縁膜を平坦に形成する工程であり、 第２層配線形成工程は、前記第３の層間絶縁膜上に第２
層配線を形成する工程であり、 第２層配線は、前記絶縁膜を貫通して形成されたスルー
ホールを介して第１層配線に適宜接続されるものであ
る。
造方法は、第１層配線形成工程と、第１の層間絶縁膜形
成工程と、第２の層間絶縁膜形成工程と、第２層間絶縁
膜加工工程と、平坦化処理工程と、第３の層間絶縁膜形
成工程と、第２層配線形成工程とを有する半導体装置の
製造方法であって、 第１層配線形成工程は、半導体基板の絶縁膜上に複数の
第１層配線を形成する工程であり、 第１の層間絶縁膜形成工程は、露出した前記第１層配線
の表面と、前記第１層配線間の露出した絶縁膜の表面と
を連続的に被覆する第１の層間絶縁膜を形成する工程で
あり、 第２の層間絶縁膜形成工程は、前記第１の層間絶縁膜上
に、第１の層間絶縁膜とは異なる材料の第２の層間絶縁
膜を形成する工程であり、 第２層間絶縁膜加工工程は、前記第２の層間絶縁膜を異
方性エッチングすることにより、該第２の層間絶縁膜を
部分的に除去し、第１層配線間に形成された凹所の内側
壁部にのみ第２の層間絶縁膜をテーパ状に残留させ、そ
れ以外の領域での第１の層間絶縁膜を外部に露出させる
工程であり、 平坦化処理工程は、前記第１層配線間の凹所内に絶縁膜
を第１層配線の段差分に相当する深さまで塗布法により
充填し、絶縁膜全体の高さを平坦化する工程であり、 第３の層間絶縁膜形成工程は、平坦化された前記絶縁膜
上に第３の層間絶縁膜を平坦に形成する工程であり、 第２層配線形成工程は、前記第３の層間絶縁膜上に第２
層配線を形成する工程であり、 第２層配線は、前記絶縁膜を貫通して形成されたスルー
ホールを介して第１層配線に適宜接続されるものであ
る。
（作用） 本発明においては、第１層アルミ配線導体を含む基板全
面はまず無機絶縁物からなる第１の層間絶縁膜で被覆さ
れ、ついでこの基板全面に厚膜形成した無機絶縁膜の異
方性エッチング工程によってアルミ配線導体の側壁面の
みを被覆するテーパ状の第２の層間絶縁膜が形成され
る。ここで、従来技術に做って第１および第２の層間絶
縁膜には無機または有機の絶縁膜を用いた塗布法による
第１の平坦化工程が行なわれ、更にアルミ配線導体の上
面からこの塗布膜を除去する第２の平坦化工程が行なわ
れた後これら全面に第３の無機層間絶縁膜が形成され
る。
面はまず無機絶縁物からなる第１の層間絶縁膜で被覆さ
れ、ついでこの基板全面に厚膜形成した無機絶縁膜の異
方性エッチング工程によってアルミ配線導体の側壁面の
みを被覆するテーパ状の第２の層間絶縁膜が形成され
る。ここで、従来技術に做って第１および第２の層間絶
縁膜には無機または有機の絶縁膜を用いた塗布法による
第１の平坦化工程が行なわれ、更にアルミ配線導体の上
面からこの塗布膜を除去する第２の平坦化工程が行なわ
れた後これら全面に第３の無機層間絶縁膜が形成され
る。
本発明によれば、第１および第２の無機層間絶縁膜には
２度の平坦化工程が行なわれるので第３の無機層間絶縁
膜を含めてもきわめて平坦性に富む層間絶縁膜の構造を
与える。また、第２の層間絶縁膜はアルミ配線間を下か
ら上に向かって拡がる形状で埋めるよう形成されるので
配線間隔が微細な場合であっても無機または有機の絶縁
膜を基板面に達する深さまで充分進入せしめるよう働
く。すなわち、塗布法による平坦化効果を著しく高める
よう機能する。更にアルミ配線導体の上表面には比較的
薄い第１の無機層間絶縁膜と厚い第３の無機層間絶縁膜
が積層されているのみであるのできわめて良好な耐湿性
とカバレージ性とを備えたスルー・ホールを容易に形成
せしめ得る。以下図面を用いて詳細に説明する。
２度の平坦化工程が行なわれるので第３の無機層間絶縁
膜を含めてもきわめて平坦性に富む層間絶縁膜の構造を
与える。また、第２の層間絶縁膜はアルミ配線間を下か
ら上に向かって拡がる形状で埋めるよう形成されるので
配線間隔が微細な場合であっても無機または有機の絶縁
膜を基板面に達する深さまで充分進入せしめるよう働
く。すなわち、塗布法による平坦化効果を著しく高める
よう機能する。更にアルミ配線導体の上表面には比較的
薄い第１の無機層間絶縁膜と厚い第３の無機層間絶縁膜
が積層されているのみであるのできわめて良好な耐湿性
とカバレージ性とを備えたスルー・ホールを容易に形成
せしめ得る。以下図面を用いて詳細に説明する。
（実施例） 第１図(a)〜(d)は本発明の一実施例を示す工程順序図で
ある。本実施例によれば半導体基板１のフィールド絶縁
膜２上には第１図(a)に示す如く第１層アルミ配線３が
通常の技術に従いまずパターニング形成され、ついで第
１および第２の無機層間絶縁膜４および５がそれぞれ被
覆形成される。ここで、第１の無機層間絶縁膜４は比較
的薄い（例えば0.１〜0.５μｍ）のシリコン窒化膜で形
成されることが好ましく、また、第２の無機層間絶縁膜
５の材質にはシリコン酸化膜が適当し且つこの段階では
第１のアルミ配線３の膜厚（通常0.５〜1.５μｍ）より
も厚い膜厚に形成される。ついでこの第２の無機層間絶
縁膜５は下層に位置する第１の無機層間絶縁膜４の被覆
面が露出するまで異方性エッチングされる。このエッチ
ングには例えばリアクティブ・イオン・エッチング技術
(RIE)を用いることができる。この異方性エッチング段
階が終わると第２の無機層間絶縁膜５は第１のアルミ配
線３の側壁面のみを被覆するテーパ形状に形成される
（第１図（ｂ）参照）。ここで、この第１および第２の
無機層間絶縁膜４および５は従来技術に做いシリカまた
はシロキ酸系ポリマー等の無機または有機の絶縁膜６の
塗布法により平坦化される。この際、アルミ配線間を埋
める第２の無機層間絶縁膜５は下から上に拡がるテーパ
状を形成しているのでこの塗布膜は基板面に達する深さ
まで充分進入する。例えば配線間隔が1.０μｍ程度に微
細化された場合でもこの配線段差は充分平坦化される。
ついでこの塗布膜を第１層アルミ配線３の上面を被覆す
る第１の無機層間絶縁膜４の被覆面が再び露出するまで
等方性エッチングしたうえ第３の無機層間絶縁膜７をシ
リコン窒化膜を用いて形成すれば第１図(c)の構造を得
る。この場合第１および第２の無機層間絶縁膜４および
５は第１および第２の平坦化工程で充分平坦化されてい
るので第３の無機層間絶縁膜７の平坦度もまたきわめて
良好である。従って、この上面には第２層アルミ配線８
を第１図(d)に示す如く容易に形成することができ、ま
た、アルミ配線３上には耐湿性およびカバレージ性のき
わめて良好なスルー・ホール９を形成することができる
ので上層配線に断線事故発生の憂い少なき多層アルミ配
線半導体装置を高密度に信頼性高く且つ歩留りより生産
することができる。
ある。本実施例によれば半導体基板１のフィールド絶縁
膜２上には第１図(a)に示す如く第１層アルミ配線３が
通常の技術に従いまずパターニング形成され、ついで第
１および第２の無機層間絶縁膜４および５がそれぞれ被
覆形成される。ここで、第１の無機層間絶縁膜４は比較
的薄い（例えば0.１〜0.５μｍ）のシリコン窒化膜で形
成されることが好ましく、また、第２の無機層間絶縁膜
５の材質にはシリコン酸化膜が適当し且つこの段階では
第１のアルミ配線３の膜厚（通常0.５〜1.５μｍ）より
も厚い膜厚に形成される。ついでこの第２の無機層間絶
縁膜５は下層に位置する第１の無機層間絶縁膜４の被覆
面が露出するまで異方性エッチングされる。このエッチ
ングには例えばリアクティブ・イオン・エッチング技術
(RIE)を用いることができる。この異方性エッチング段
階が終わると第２の無機層間絶縁膜５は第１のアルミ配
線３の側壁面のみを被覆するテーパ形状に形成される
（第１図（ｂ）参照）。ここで、この第１および第２の
無機層間絶縁膜４および５は従来技術に做いシリカまた
はシロキ酸系ポリマー等の無機または有機の絶縁膜６の
塗布法により平坦化される。この際、アルミ配線間を埋
める第２の無機層間絶縁膜５は下から上に拡がるテーパ
状を形成しているのでこの塗布膜は基板面に達する深さ
まで充分進入する。例えば配線間隔が1.０μｍ程度に微
細化された場合でもこの配線段差は充分平坦化される。
ついでこの塗布膜を第１層アルミ配線３の上面を被覆す
る第１の無機層間絶縁膜４の被覆面が再び露出するまで
等方性エッチングしたうえ第３の無機層間絶縁膜７をシ
リコン窒化膜を用いて形成すれば第１図(c)の構造を得
る。この場合第１および第２の無機層間絶縁膜４および
５は第１および第２の平坦化工程で充分平坦化されてい
るので第３の無機層間絶縁膜７の平坦度もまたきわめて
良好である。従って、この上面には第２層アルミ配線８
を第１図(d)に示す如く容易に形成することができ、ま
た、アルミ配線３上には耐湿性およびカバレージ性のき
わめて良好なスルー・ホール９を形成することができる
ので上層配線に断線事故発生の憂い少なき多層アルミ配
線半導体装置を高密度に信頼性高く且つ歩留りより生産
することができる。
（発明の効果） 以上詳細に説明したように、本発明によれば、複数の第
１層配線の側壁面には、第１の層間絶縁膜を介してテー
パ状の第２の層間絶縁膜が形成されるので、その後、第
２の絶縁膜を塗布したときには、複数の第１層配線間の
段差が第２の絶縁膜で十分に埋めることができるから、
複合膜でできた層間絶縁膜を十分に平坦化することがで
き、第２層配線の段切れを防止することができる。しか
も、本発明によって形成された層間絶縁膜では、複数の
第１層配線の上面に位置する部分で、第１の層間絶縁膜
と第３の層間絶縁膜との間には、塗布して形成された第
２の絶縁膜が残っていないため、第１層配線と第２層配
線とを接続すべくスルーホールを開口しても、耐湿性の
悪化を防止することができる。
１層配線の側壁面には、第１の層間絶縁膜を介してテー
パ状の第２の層間絶縁膜が形成されるので、その後、第
２の絶縁膜を塗布したときには、複数の第１層配線間の
段差が第２の絶縁膜で十分に埋めることができるから、
複合膜でできた層間絶縁膜を十分に平坦化することがで
き、第２層配線の段切れを防止することができる。しか
も、本発明によって形成された層間絶縁膜では、複数の
第１層配線の上面に位置する部分で、第１の層間絶縁膜
と第３の層間絶縁膜との間には、塗布して形成された第
２の絶縁膜が残っていないため、第１層配線と第２層配
線とを接続すべくスルーホールを開口しても、耐湿性の
悪化を防止することができる。
また、第２の絶縁膜として平坦化特性に優れた有機塗布
膜を用いれば、平坦性をさらに向上させることができ、
スルーホールが形成される第１層配線の上方の層間絶縁
膜には第２の絶縁膜が残っていないので、従来有機塗布
膜を用いたときに問題となっていた、スルーホール部分
での耐湿性をも向上させることもでき、平坦性と耐湿性
とを同時に改善することができる。
膜を用いれば、平坦性をさらに向上させることができ、
スルーホールが形成される第１層配線の上方の層間絶縁
膜には第２の絶縁膜が残っていないので、従来有機塗布
膜を用いたときに問題となっていた、スルーホール部分
での耐湿性をも向上させることもでき、平坦性と耐湿性
とを同時に改善することができる。
したがって、下層アルミ配線が微小間隔を以って形成さ
れた場合でもきわめて良好な平坦性とスルー・ホール形
成のためのすぐれた加工性とを兼備した層間絶縁膜が容
易に形成できるので多層アルミ配線半導体装置の高集積
化、高信頼性化に顕著なる効果をあげることができる。
れた場合でもきわめて良好な平坦性とスルー・ホール形
成のためのすぐれた加工性とを兼備した層間絶縁膜が容
易に形成できるので多層アルミ配線半導体装置の高集積
化、高信頼性化に顕著なる効果をあげることができる。
第１図(a)〜(d)は本発明の一実施例を示す工程順序図で
ある。 １……半導体基板、２……フィールド絶縁膜、３……第
１層アルミ配線、４，５……第１および第２の無機層間
絶縁膜、６……無機または有機の絶縁塗布膜、７……第
３の無機層間絶縁膜、８……第２層アルミ配線、９……
スルー・ホール。
ある。 １……半導体基板、２……フィールド絶縁膜、３……第
１層アルミ配線、４，５……第１および第２の無機層間
絶縁膜、６……無機または有機の絶縁塗布膜、７……第
３の無機層間絶縁膜、８……第２層アルミ配線、９……
スルー・ホール。
Claims (1)
- 【請求項１】第１層配線形成工程と、第１の層間絶縁膜
形成工程と、第２の層間絶縁膜形成工程と、第２層間絶
縁膜加工工程と、平坦化処理工程と、第３の層間絶縁膜
形成工程と、第２層配線形成工程とを有する半導体装置
の製造方法であって、 第１層配線形成工程は、半導体基板の絶縁膜上に複数の
第１層配線を形成する工程であり、 第１の層間絶縁膜形成工程は、露出した前記第１層配線
の表面と、前記第１層配線間の露出した絶縁膜の表面と
を連続的に被覆する第１の層間絶縁膜を形成する工程で
あり、 第２の層間絶縁膜形成工程は、前記第１の層間絶縁膜上
に、第１の層間絶縁膜とは異なる材料の第２の層間絶縁
膜を形成する工程であり、 第２層間絶縁膜加工工程は、前記第２の層間絶縁膜を異
方性エッチングすることにより、該第２の層間絶縁膜を
部分的に除去し、第１層配線間に形成された凹所の内側
壁部にのみ第２の層間絶縁膜をテーパ状に残留させ、そ
れ以外の領域での第１の層間絶縁膜を外部に露出させる
工程であり、 平坦化処理工程は、前記第１層配線間の凹所内に絶縁膜
を第１層配線の段差分に相当する深さまで塗布法により
充填し、絶縁膜全体の高さを平坦化する工程であり、 第３の層間絶縁膜形成工程は、平坦化された前記絶縁膜
上に第３の層間絶縁膜を平坦に形成する工程であり、 第２層配線形成工程は、前記第３の層間絶縁膜上に第２
層配線を形成する工程であり、 第２層配線は、前記絶縁膜を貫通して形成されたスルー
ホールを介して第１層配線に適宜接続されるものである
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041883A JPH0611043B2 (ja) | 1987-02-24 | 1987-02-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041883A JPH0611043B2 (ja) | 1987-02-24 | 1987-02-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63208243A JPS63208243A (ja) | 1988-08-29 |
| JPH0611043B2 true JPH0611043B2 (ja) | 1994-02-09 |
Family
ID=12620673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62041883A Expired - Lifetime JPH0611043B2 (ja) | 1987-02-24 | 1987-02-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611043B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514624A (en) * | 1990-08-07 | 1996-05-07 | Seiko Epson Corporation | Method of manufacturing a microelectronic interlayer dielectric structure |
| JP3128811B2 (ja) * | 1990-08-07 | 2001-01-29 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4527948B2 (ja) * | 2003-05-23 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886746A (ja) * | 1981-11-19 | 1983-05-24 | Nec Corp | 半導体装置 |
| JPS60210851A (ja) * | 1984-04-05 | 1985-10-23 | Toshiba Corp | 半導体装置とその製造方法 |
-
1987
- 1987-02-24 JP JP62041883A patent/JPH0611043B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63208243A (ja) | 1988-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020255A (en) | Dual damascene interconnect process with borderless contact | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| KR20220104273A (ko) | 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법 | |
| JP3713869B2 (ja) | 半導体装置の製造方法 | |
| JPH0611043B2 (ja) | 半導体装置の製造方法 | |
| JP3403052B2 (ja) | 半導体装置及びその製造方法 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| EP1233450B1 (en) | Semiconductor device and its manufacturing method | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JP2003110017A (ja) | 半導体装置およびその製造方法 | |
| JP2000058651A (ja) | 多層配線を有する半導体装置及びその製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JP2925025B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04369853A (ja) | 半導体装置 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JPH09232421A (ja) | 半導体装置 |