JPH01140645A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH01140645A JPH01140645A JP62299116A JP29911687A JPH01140645A JP H01140645 A JPH01140645 A JP H01140645A JP 62299116 A JP62299116 A JP 62299116A JP 29911687 A JP29911687 A JP 29911687A JP H01140645 A JPH01140645 A JP H01140645A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- interlayer insulating
- insulating film
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 25
- 230000015556 catabolic process Effects 0.000 abstract 2
- 239000011810 insulating material Substances 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 18
- 239000013039 cover film Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法に関し、特に金
属からなる主配線層の微細化形成技術に関する。
属からなる主配線層の微細化形成技術に関する。
従来、半導体集積回路の最上層に配置される主配線の金
属配線層は、古くは下馬配線とのコンタクト孔を開孔し
た後層間絶縁膜の高低差（段差）を考慮せずに形成され
ていた。ところが多層配線化や微細加工により配線間隔
が狭くなるにつれ最近では層間絶縁膜を平坦化し高低差
（段差）をなくしてから形成するようになってきた。
属配線層は、古くは下馬配線とのコンタクト孔を開孔し
た後層間絶縁膜の高低差（段差）を考慮せずに形成され
ていた。ところが多層配線化や微細加工により配線間隔
が狭くなるにつれ最近では層間絶縁膜を平坦化し高低差
（段差）をなくしてから形成するようになってきた。
しかしながら、上述した従来の金属配線形成方法では、
多層配線化や微細化が進む今日ではすでに技術的に限界
がある。すなわち層間絶縁膜をまず平坦化しておいてか
らその上面に主配線なる金属配線を形成する方法は、配
線の多層化については有効であるが、配線間隔が更に微
細化される超高集積半導体装置では、金属配線と金属配
線との間の横方向絶縁耐圧、耐湿性および断線その他の
信頼性に問題が生じている。
多層配線化や微細化が進む今日ではすでに技術的に限界
がある。すなわち層間絶縁膜をまず平坦化しておいてか
らその上面に主配線なる金属配線を形成する方法は、配
線の多層化については有効であるが、配線間隔が更に微
細化される超高集積半導体装置では、金属配線と金属配
線との間の横方向絶縁耐圧、耐湿性および断線その他の
信頼性に問題が生じている。
第３図は従来の製造方法で製造された半導体集積回路装
置の主配線領域の断面図を示すものであるが、このよう
に金属配線層４同志が互いに接近し、間隔が金属配線の
膜厚とほとんど変わらないか或いはそれ以下になって来
ると、金属配線層４を形成した後パッシベーション膜（
以下カバー膜という）５を成長せしめた際、カバー膜５
が平坦化された層間絶縁膜３上で金属配線層間を完全に
埋めつくすことができず、Ｘ印で示したようにカバー膜
の非常に薄い部分が形成されたり、あるいは全く形成さ
れずに隙間が生じたりするので、金属配線層間の絶縁耐
圧および耐湿性が悪化する。
置の主配線領域の断面図を示すものであるが、このよう
に金属配線層４同志が互いに接近し、間隔が金属配線の
膜厚とほとんど変わらないか或いはそれ以下になって来
ると、金属配線層４を形成した後パッシベーション膜（
以下カバー膜という）５を成長せしめた際、カバー膜５
が平坦化された層間絶縁膜３上で金属配線層間を完全に
埋めつくすことができず、Ｘ印で示したようにカバー膜
の非常に薄い部分が形成されたり、あるいは全く形成さ
れずに隙間が生じたりするので、金属配線層間の絶縁耐
圧および耐湿性が悪化する。
また、半導体装置に熱ストレスが加わるとカバー１１１
ｉ！５が応力を受は金属配線層４を押圧するので局部的
にショートや断線が起きる。しかも、これらは微細化が
更に進み金属配線層が線幅より膜厚の方が大きく形成さ
れるようになった場合には、問題はより一層重大となる
。
ｉ！５が応力を受は金属配線層４を押圧するので局部的
にショートや断線が起きる。しかも、これらは微細化が
更に進み金属配線層が線幅より膜厚の方が大きく形成さ
れるようになった場合には、問題はより一層重大となる
。
本発明の目的は、上記情況に鑑み、金属から成る主配線
層を層間絶縁膜上に信頼性高く微細化して形成すること
のできる半導体装置の製造方法を提供することでかる。
層を層間絶縁膜上に信頼性高く微細化して形成すること
のできる半導体装置の製造方法を提供することでかる。
〔問題点を解決するための手段〕
本発明によれば、半導体集積回路装置の製造方法は、半
導体基板上に半導体電子回路を集積化する工程と、前記
半導体電子回路の構造体上に平坦な層間絶縁膜を形成す
る工程と、前記層間絶縁股上に縦溝を選択的に形成する
層間絶縁膜の選択エツチング工程と、前記縦溝を含む層
間絶縁膜の全面に金属配線材を堆積する工程と、前記縦
溝内に金属配線材を埋込んで残す前記金属配線材の選択
エツチング工程とを含む金属配線の形成工程を備えて構
成される。
導体基板上に半導体電子回路を集積化する工程と、前記
半導体電子回路の構造体上に平坦な層間絶縁膜を形成す
る工程と、前記層間絶縁股上に縦溝を選択的に形成する
層間絶縁膜の選択エツチング工程と、前記縦溝を含む層
間絶縁膜の全面に金属配線材を堆積する工程と、前記縦
溝内に金属配線材を埋込んで残す前記金属配線材の選択
エツチング工程とを含む金属配線の形成工程を備えて構
成される。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を示す主配線
たる最上層金属配線層の形成工程図である。本実施例に
よれば、半導体基板１上に集積化された電子回路構造体
２上には、第１図（ａ）に示す如く金属配線を形成する
に先立ち公知の製造技術を用いて平坦化された層間絶縁
膜３が形成される。ついで、この平坦化された絶縁膜３
は金属配線を形成すべき領域が選択エツチングされこの
領域に縦溝６がそれぞれ形成される。（第１図（ｂ）参
照）。つぎに第１図（Ｃ）に示すように、形成された縦
溝６を含む層間絶縁膜３の全面に金属配線材４′が成長
される。ついで、この全面は層間絶縁膜３の表面が露出
するまでエッチバックされ、主配線たる金属配線層４が
平坦な層間絶縁膜３の表面に埋込まれるように形成され
る（第１図（ｄ）参照）。従って、この表面に公知のカ
バー膜５を成長せしめれば、第１図（ｅ）に示すごとく
横方向を層間絶縁膜材で互いに絶縁され、上面のみにカ
バー膜５を被覆する金属配線層４を得る。
たる最上層金属配線層の形成工程図である。本実施例に
よれば、半導体基板１上に集積化された電子回路構造体
２上には、第１図（ａ）に示す如く金属配線を形成する
に先立ち公知の製造技術を用いて平坦化された層間絶縁
膜３が形成される。ついで、この平坦化された絶縁膜３
は金属配線を形成すべき領域が選択エツチングされこの
領域に縦溝６がそれぞれ形成される。（第１図（ｂ）参
照）。つぎに第１図（Ｃ）に示すように、形成された縦
溝６を含む層間絶縁膜３の全面に金属配線材４′が成長
される。ついで、この全面は層間絶縁膜３の表面が露出
するまでエッチバックされ、主配線たる金属配線層４が
平坦な層間絶縁膜３の表面に埋込まれるように形成され
る（第１図（ｄ）参照）。従って、この表面に公知のカ
バー膜５を成長せしめれば、第１図（ｅ）に示すごとく
横方向を層間絶縁膜材で互いに絶縁され、上面のみにカ
バー膜５を被覆する金属配線層４を得る。
第２図（ａ）〜（ｃ）は本発明の他の実施例を示す主配
線たる最上層金属配線層の形成工程図である。本実施例
によれば、層間絶縁膜３上に成長された金属配線材４′
は、第２図Ｌａ）及び（ｂ）に示す如く縦溝６上にのみ
残すようにレジストアを介してパターニングされ、つい
で第２図（ｃ）の如くカバー膜５で被覆される。本実施
例によれば所謂丁字形の金属配線層４が基幹部を層間絶
縁膜３内に埋込まれた状態で形成される。
線たる最上層金属配線層の形成工程図である。本実施例
によれば、層間絶縁膜３上に成長された金属配線材４′
は、第２図Ｌａ）及び（ｂ）に示す如く縦溝６上にのみ
残すようにレジストアを介してパターニングされ、つい
で第２図（ｃ）の如くカバー膜５で被覆される。本実施
例によれば所謂丁字形の金属配線層４が基幹部を層間絶
縁膜３内に埋込まれた状態で形成される。
以上詳細に説明したように、本発明によれば、平坦化さ
れた絶縁膜上に選択エツチング等により溝が作られこの
溝内に埋め込むようにして金属配線層が形成されるので
、配線層相互間の絶縁耐圧と共にカバー膜の形状が改善
される。従って耐湿性が向上し、また半導体装置に熱ス
トレスが加わった場合であっても、カバー膜が金属配線
に対して力を及ぼし配線にショートまたは断線を起こす
ことはない。特に配線間隔が１μｍ以下ではこの効果は
大きく、さらに微細化が進んで金属配線層が線幅よりも
膜厚の方が大きく形成されるようになった場合にはより
一層この効果は止揚される。
れた絶縁膜上に選択エツチング等により溝が作られこの
溝内に埋め込むようにして金属配線層が形成されるので
、配線層相互間の絶縁耐圧と共にカバー膜の形状が改善
される。従って耐湿性が向上し、また半導体装置に熱ス
トレスが加わった場合であっても、カバー膜が金属配線
に対して力を及ぼし配線にショートまたは断線を起こす
ことはない。特に配線間隔が１μｍ以下ではこの効果は
大きく、さらに微細化が進んで金属配線層が線幅よりも
膜厚の方が大きく形成されるようになった場合にはより
一層この効果は止揚される。
第１図（ａ）〜（ｅ）は本発明の一実施例を示す主配線
たる最上層金属配線層の形成工程図、第２図（ａ）〜（
ｃ）は本発明の他の実施例を示す主配線たる最上層金属
配線層の形成工程図、第３図は従来の製造方法で製造さ
れた半導体集積回路装置の主配線領域の断面図である。 １・・・半導体基板、２・・・集積化された半導体電子
回路構造体、３・・・平坦化された層間絶縁膜、４・・
・金属配線層、４′・・・金属配線材、５・・・カバー
膜、６・・・縦溝、７・・・ホトレジスト。
たる最上層金属配線層の形成工程図、第２図（ａ）〜（
ｃ）は本発明の他の実施例を示す主配線たる最上層金属
配線層の形成工程図、第３図は従来の製造方法で製造さ
れた半導体集積回路装置の主配線領域の断面図である。 １・・・半導体基板、２・・・集積化された半導体電子
回路構造体、３・・・平坦化された層間絶縁膜、４・・
・金属配線層、４′・・・金属配線材、５・・・カバー
膜、６・・・縦溝、７・・・ホトレジスト。
Claims (1)
- 半導体基板上に半導体電子回路を集積化する工程と、
前記半導体電子回路の構造体上に平坦な層間絶縁膜を形
成する工程と、前記層間絶縁膜上に縦溝を選択的に形成
する層間絶縁膜の選択エッチング工程と、前記縦溝を含
む層間絶縁膜の全面に金属配線材を堆積する工程と、前
記縦溝内に金属配線材を埋込んで残す前記金属配線材の
選択エッチング工程とを含む金属配線の形成工程を備え
ることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299116A JPH01140645A (ja) | 1987-11-26 | 1987-11-26 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299116A JPH01140645A (ja) | 1987-11-26 | 1987-11-26 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140645A true JPH01140645A (ja) | 1989-06-01 |
Family
ID=17868327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62299116A Pending JPH01140645A (ja) | 1987-11-26 | 1987-11-26 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140645A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100635872B1 (ko) * | 2000-12-28 | 2006-10-18 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
| JP2010153543A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2014170976A (ja) * | 2014-06-27 | 2014-09-18 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
1987
- 1987-11-26 JP JP62299116A patent/JPH01140645A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100635872B1 (ko) * | 2000-12-28 | 2006-10-18 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
| JP2010153543A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2014170976A (ja) * | 2014-06-27 | 2014-09-18 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JP2508831B2 (ja) | 半導体装置 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS6376457A (ja) | 半導体装置の製造方法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPH06125009A (ja) | 半導体基板への多層配線形成方法 | |
| JP2879755B2 (ja) | 半導体装置の製造方法 | |
| JPS6239027A (ja) | 半導体装置の製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS63237440A (ja) | 半導体装置の配線構造 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPS63273334A (ja) | 半導体装置の製造方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS60119753A (ja) | 半導体装置の製造方法 | |
| JPH02137328A (ja) | 多層配線形成方法 | |
| JPH03155627A (ja) | 半導体装置 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH04139859A (ja) | 半導体装置およびその製造方法 | |
| JPH01207950A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |