JPS58213449A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS58213449A JPS58213449A JP9591182A JP9591182A JPS58213449A JP S58213449 A JPS58213449 A JP S58213449A JP 9591182 A JP9591182 A JP 9591182A JP 9591182 A JP9591182 A JP 9591182A JP S58213449 A JPS58213449 A JP S58213449A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- insulating film
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 28
- 239000011229 interlayer Substances 0.000 abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- -1 silicon nitride Chemical compound 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置にかがり、とくにその配線
層の構造に関するものである。
層の構造に関するものである。
半導体集積回路装置の高密度化の要求に対して、パター
ン形成を微細化する方法と配線層を多層化する方法とが
とられている。′配線層の多層化については多結晶シリ
コン層の２層化が現在一般的にとられている。従来第１
層目多結晶シリコン層と第２層目多結晶シリコン層およ
び更にその上に被着形成される金属配線層の３者間の電
気的接続は、おのおのの層間に形成された層間絶縁膜に
設けられたコンタクト開孔全通してとられた。例えば第
１層目と第２層目多結晶シリコン間の接続はこれ等両者
間の層間絶縁膜に設けられたコンタクト開孔を通してと
られ、更に金属配線層と第２層目多結晶シリコン層との
接続はこれ等両者間に設けられたコンタクト開孔全通し
てとられた。
ン形成を微細化する方法と配線層を多層化する方法とが
とられている。′配線層の多層化については多結晶シリ
コン層の２層化が現在一般的にとられている。従来第１
層目多結晶シリコン層と第２層目多結晶シリコン層およ
び更にその上に被着形成される金属配線層の３者間の電
気的接続は、おのおのの層間に形成された層間絶縁膜に
設けられたコンタクト開孔全通してとられた。例えば第
１層目と第２層目多結晶シリコン間の接続はこれ等両者
間の層間絶縁膜に設けられたコンタクト開孔を通してと
られ、更に金属配線層と第２層目多結晶シリコン層との
接続はこれ等両者間に設けられたコンタクト開孔全通し
てとられた。
本発明の目的は、従来のように別々の開孔により電気的
に接続されていた多層配線間接続を構造的およびプロセ
ス的に簡単化する事にある。
に接続されていた多層配線間接続を構造的およびプロセ
ス的に簡単化する事にある。
本発明の半導体集積回路装置は半導体基板の一生表面上
に第一の絶縁膜を介して設けられた第一の多結晶半導体
層と、この第一の多結晶半導体層上に第二の絶縁膜を介
して設けられた第二の多結晶半導体層と、この第二の多
結晶半導体層上に第三の絶縁膜を介して設けられた金属
配線層とを有し、この金属配線層と第一および第二の多
結晶半導体層との接続が同一の開孔でとられている事全
特徴とするものである。
に第一の絶縁膜を介して設けられた第一の多結晶半導体
層と、この第一の多結晶半導体層上に第二の絶縁膜を介
して設けられた第二の多結晶半導体層と、この第二の多
結晶半導体層上に第三の絶縁膜を介して設けられた金属
配線層とを有し、この金属配線層と第一および第二の多
結晶半導体層との接続が同一の開孔でとられている事全
特徴とするものである。
つぎに、本発明の実施例について図面を用いて説明する
。第１図乃至第３図に示す本発明の実施例では第一層目
多結晶シリコン層３と第二層目多結晶シリコン層５とが
第一の眉間絶縁膜４を介して積層されておシ、第二層目
多結晶シリコン層５上に設けられた第二の層間絶縁膜６
表面から設けられたコンタクト開孔８を通してアルミニ
ウム配線層７と第一層目多結晶シリコン層５および第二
層目多結晶シリコン層５とが接続されている。コンタク
ト筒孔８を設ける直前の構造は第３図に示すとおルで通
常の二層多結晶シリコン層を有する半導体集積回路装置
と同様に、シリコン基板１上に設けられた二酸化シリコ
ン２上に第一層目多結晶シリコン層が形成されている。
。第１図乃至第３図に示す本発明の実施例では第一層目
多結晶シリコン層３と第二層目多結晶シリコン層５とが
第一の眉間絶縁膜４を介して積層されておシ、第二層目
多結晶シリコン層５上に設けられた第二の層間絶縁膜６
表面から設けられたコンタクト開孔８を通してアルミニ
ウム配線層７と第一層目多結晶シリコン層５および第二
層目多結晶シリコン層５とが接続されている。コンタク
ト筒孔８を設ける直前の構造は第３図に示すとおルで通
常の二層多結晶シリコン層を有する半導体集積回路装置
と同様に、シリコン基板１上に設けられた二酸化シリコ
ン２上に第一層目多結晶シリコン層が形成されている。
ＭＯＢ型集型口積回路装置合には二酸化シリコン２はフ
ィールド絶縁膜であり０．５μ程度に厚く形成される。
ィールド絶縁膜であり０．５μ程度に厚く形成される。
また本実施例では二酸化シリコン２．直下のシリコン基
板１表面に不純物を導入していないが、チャンネルスト
ッパ用不純物拡散層を設けてもよい。また第一層目多結
晶シリコン層３あるいは第二層目多結晶シリコン層５は
ＭＯ８型トランジスタのゲート電極として使用する事が
可能である。第一の眉間絶縁膜４は気相成長によ多形成
された二酸化シリコンである。この絶縁膜４は第一層目
多結晶シリコン層３と第二層目多結晶シリコン層５間の
電気的絶縁を計る目的で形成されるものであり、気相成
長法による形成以外に、第一層目多結晶シリコン３を熱
酸化して形成してもよい。第二の層度絶縁膜６は気相成
長法により形成されたリンガラスであシ、第二層目多結
晶シリコン層５とアルミニウム配線層７との電気的絶縁
全針る目的で被着形成されるものである。第３図に示し
た状態の基板表面にＺオトレジストヲ塗布して開孔８の
部分のレジス）’ｔ−ｆｆ１ｓ分的に除去し、しかる後
に異方性ドライエッチにより層間膜６と３を工、チング
する。異方性エッチのために層間膜はサイドエッチする
事が無く、特に層間膜４のサイドエッチが進まないため
に第２層目多結晶シリコン５の端部でオーバーハングが
発生する事は無く従ってアルミニウム配線層７がその部
分で断線する事が無い。
板１表面に不純物を導入していないが、チャンネルスト
ッパ用不純物拡散層を設けてもよい。また第一層目多結
晶シリコン層３あるいは第二層目多結晶シリコン層５は
ＭＯ８型トランジスタのゲート電極として使用する事が
可能である。第一の眉間絶縁膜４は気相成長によ多形成
された二酸化シリコンである。この絶縁膜４は第一層目
多結晶シリコン層３と第二層目多結晶シリコン層５間の
電気的絶縁を計る目的で形成されるものであり、気相成
長法による形成以外に、第一層目多結晶シリコン３を熱
酸化して形成してもよい。第二の層度絶縁膜６は気相成
長法により形成されたリンガラスであシ、第二層目多結
晶シリコン層５とアルミニウム配線層７との電気的絶縁
全針る目的で被着形成されるものである。第３図に示し
た状態の基板表面にＺオトレジストヲ塗布して開孔８の
部分のレジス）’ｔ−ｆｆ１ｓ分的に除去し、しかる後
に異方性ドライエッチにより層間膜６と３を工、チング
する。異方性エッチのために層間膜はサイドエッチする
事が無く、特に層間膜４のサイドエッチが進まないため
に第２層目多結晶シリコン５の端部でオーバーハングが
発生する事は無く従ってアルミニウム配線層７がその部
分で断線する事が無い。
従来は第一層間絶縁膜を形成した後にコンタクト開孔を
設けて、その後に第二層多結晶シリコン層を被着形成し
てまず第一層と第二層多結晶シリコン層間の接続をとり
、更に第二層間絶縁膜にコンタクト開孔を設けてから金
属配線層を形成してこれら王者間の電気的接続全とって
いた。本発明の場合にはコンタクト開孔を設ける工程は
一度でよく、その意味でプｂセスは簡単化される。また
コンタクト開孔は１ケ所に設ければ良く、従来のように
２ケ所に設ける場合と比較してコンタクト開孔のための
スペースは小さくてもよい。このように本発明は集積回
路装置の高密度化技術として極めて有用である。
設けて、その後に第二層多結晶シリコン層を被着形成し
てまず第一層と第二層多結晶シリコン層間の接続をとり
、更に第二層間絶縁膜にコンタクト開孔を設けてから金
属配線層を形成してこれら王者間の電気的接続全とって
いた。本発明の場合にはコンタクト開孔を設ける工程は
一度でよく、その意味でプｂセスは簡単化される。また
コンタクト開孔は１ケ所に設ければ良く、従来のように
２ケ所に設ける場合と比較してコンタクト開孔のための
スペースは小さくてもよい。このように本発明は集積回
路装置の高密度化技術として極めて有用である。
なお第一および第二多結晶シリコン層のかわ）に他の多
結晶半導体層あるいは多結晶半導体と金属との合金層音
用いてもいい。また層間絶縁膜として二酸化シリコン以
外の絶縁物、例えば窒化シリコン等を用いても本発明の
効果が得られる事は言うまでもない。
結晶半導体層あるいは多結晶半導体と金属との合金層音
用いてもいい。また層間絶縁膜として二酸化シリコン以
外の絶縁物、例えば窒化シリコン等を用いても本発明の
効果が得られる事は言うまでもない。
第１図は本発明の詳細な説明するための平面図、第２図
は第１図のＡ−Ａ’薄部分断面を矢印の方向に見た断面
図、第３図は第２図に至るまでの途中工程を示した図で
ある。 尚、図中、 ｌ・・・・・・シリコン基板、２・・・・・・二酸化シ
リコン、３・・・・・・第一層目の多結晶シリコン膜、
４・・・・・・第一の層間絶縁膜、５・・・・・・第二
層目の多結晶シリコン膜、６・・・・・・第二の層間絶
縁膜、７・・・・・・アルミニウム配線層全それぞれ示
す。
は第１図のＡ−Ａ’薄部分断面を矢印の方向に見た断面
図、第３図は第２図に至るまでの途中工程を示した図で
ある。 尚、図中、 ｌ・・・・・・シリコン基板、２・・・・・・二酸化シ
リコン、３・・・・・・第一層目の多結晶シリコン膜、
４・・・・・・第一の層間絶縁膜、５・・・・・・第二
層目の多結晶シリコン膜、６・・・・・・第二の層間絶
縁膜、７・・・・・・アルミニウム配線層全それぞれ示
す。
Claims (1)
- 半導体基板の一生表面上に第一の絶縁膜を介して設けら
れた第一の多結晶半導体層と、該第−の多結晶半導体層
上に第二の絶縁膜を介して設けられた第二の多結晶半導
体層と、該第二の多結晶半導体層上に第三の絶縁膜を介
して設けられた金属配線層とを含む半導体集積回路装置
に於て、該金属配線層と第一の多結晶半導体層および第
二の多結晶半導体層との接続が同一の開孔でとられてい
ることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9591182A JPS58213449A (ja) | 1982-06-04 | 1982-06-04 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9591182A JPS58213449A (ja) | 1982-06-04 | 1982-06-04 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213449A true JPS58213449A (ja) | 1983-12-12 |
Family
ID=14150469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9591182A Pending JPS58213449A (ja) | 1982-06-04 | 1982-06-04 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213449A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244757A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01313959A (ja) * | 1988-06-13 | 1989-12-19 | Nec Corp | 半導体装置 |
| US4912540A (en) * | 1986-12-17 | 1990-03-27 | Advanced Micro Devices, Inc. | Reduced area butting contact structure |
| US4961104A (en) * | 1987-04-24 | 1990-10-02 | Nec Corporation | Multi-level wiring structure of semiconductor device |
| DE4122362A1 (de) * | 1991-07-05 | 1993-01-14 | Siemens Ag | Anordnung und verfahren zum kontaktieren von leitenden schichten |
| JP2011191425A (ja) * | 2010-03-12 | 2011-09-29 | Casio Computer Co Ltd | 表示装置用アレイ基板及びその製造方法 |
-
1982
- 1982-06-04 JP JP9591182A patent/JPS58213449A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912540A (en) * | 1986-12-17 | 1990-03-27 | Advanced Micro Devices, Inc. | Reduced area butting contact structure |
| JPS63244757A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体装置の製造方法 |
| US4961104A (en) * | 1987-04-24 | 1990-10-02 | Nec Corporation | Multi-level wiring structure of semiconductor device |
| JPH01313959A (ja) * | 1988-06-13 | 1989-12-19 | Nec Corp | 半導体装置 |
| DE4122362A1 (de) * | 1991-07-05 | 1993-01-14 | Siemens Ag | Anordnung und verfahren zum kontaktieren von leitenden schichten |
| JP2011191425A (ja) * | 2010-03-12 | 2011-09-29 | Casio Computer Co Ltd | 表示装置用アレイ基板及びその製造方法 |
| US8625040B2 (en) | 2010-03-12 | 2014-01-07 | Casio Computer Co., Ltd. | Array substrate for use in displays, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| KR900003835B1 (ko) | 반도체 장치(半導體裝置) | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| JPS6230494B2 (ja) | ||
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPS63258043A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH0291968A (ja) | メモリ装置の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6145859B2 (ja) | ||
| JPH03112151A (ja) | 能動層積層素子 | |
| JPH0883838A (ja) | 半導体装置の製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPH0463469A (ja) | Ｓｏｉ型半導体装置 |