JPH0611048B2 - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH0611048B2 JPH0611048B2 JP61194546A JP19454686A JPH0611048B2 JP H0611048 B2 JPH0611048 B2 JP H0611048B2 JP 61194546 A JP61194546 A JP 61194546A JP 19454686 A JP19454686 A JP 19454686A JP H0611048 B2 JPH0611048 B2 JP H0611048B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- refractory metal
- film
- deposition
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000003870 refractory metal Substances 0.000 claims description 36
- 238000010438 heat treatment Methods 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体基板上に高融点金属のシリサイド層また
はポリサイド層を備える半導体装置の製造装置に関す
る。
はポリサイド層を備える半導体装置の製造装置に関す
る。
（従来の技術） 最近の半導体装置では配線その他の導電膜材として高融
点金属のシリサイドまたはポリサイドなどの低抵抗組成
材が従来のポリシリコン材に代わって用いられる。この
高融点金属のシリサイドまたはポリサイドからなる低抵
抗組成材はシリコン膜またはポリシリコン膜にタングス
テン(W)或いはモリブデン(Mo)等の高融点金属を被着し
更に熱処理を加えて化合させることによって形成され
る。この高融点金属のシリコン膜またはポリシリコン膜
上への被着およびその後の熱処理は、通常、冷陰極放電
による金属スパッタ装置および電気炉装置によってそれ
ぞれ行なわれる。従来の半導体製造装置によればこれら
２つの装置は互いに独立して設けられ半導体基板は高融
点金属をスパッタされた後一旦外部に取出され改めて電
気炉装置内に収容される。
点金属のシリサイドまたはポリサイドなどの低抵抗組成
材が従来のポリシリコン材に代わって用いられる。この
高融点金属のシリサイドまたはポリサイドからなる低抵
抗組成材はシリコン膜またはポリシリコン膜にタングス
テン(W)或いはモリブデン(Mo)等の高融点金属を被着し
更に熱処理を加えて化合させることによって形成され
る。この高融点金属のシリコン膜またはポリシリコン膜
上への被着およびその後の熱処理は、通常、冷陰極放電
による金属スパッタ装置および電気炉装置によってそれ
ぞれ行なわれる。従来の半導体製造装置によればこれら
２つの装置は互いに独立して設けられ半導体基板は高融
点金属をスパッタされた後一旦外部に取出され改めて電
気炉装置内に収容される。
（発明が解決しようとする問題点） しかし、このように半導体基板が高融点金属のスパッタ
を受けた後外部に取出されると、電気炉装置内に空気中
の酸素を混在せしめるようになり高融点金属が酸化して
シリコンまたはポリシリコンの化合物を部分的にしか形
成しないという好ましからざる事態をしばしば起こす。
を受けた後外部に取出されると、電気炉装置内に空気中
の酸素を混在せしめるようになり高融点金属が酸化して
シリコンまたはポリシリコンの化合物を部分的にしか形
成しないという好ましからざる事態をしばしば起こす。
本発明の目的は、上記の情況に鑑み、高融点金属の酸化
を防止することによって高融点金属がシリコンまたはポ
リシリコンとの間に化合物を均一に形成し得るようにし
た半導体製造装置を提供することである。
を防止することによって高融点金属がシリコンまたはポ
リシリコンとの間に化合物を均一に形成し得るようにし
た半導体製造装置を提供することである。
（問題点を解決するための手段） 前記目的を達成するため、本発明に係る半導体製造装置
は、半導体基板上に高融点金属のシリサイド層又はポリ
サイド層を形成する半導体製造装置であって、被着室と
熱処理室とを有し、 被着室は、金属スパッタ装置を有し、 金属スパッタ装置は、被着室内に形成される真空雰囲気
中でスパッタ処理を行い、シリコン膜又はポリシリコン
膜を下地とする高融点金属の被着膜を半導体基板上に生
成するものであり、 熱処理室は、真空仕切弁で被着室から隔離され、真空仕
切弁の開弁により、被着室内の高融点金属被着膜が生成
された半導体基板を直接受け入れるものであり、電気炉
装置を有し、 電気炉装置は、熱処理室内の非酸化性雰囲気中で加熱処
理し、シリコン膜又はポリシリコン膜と高融点金属被着
膜とを化合させて、高融点金属シリサイド層又はポリサ
イド層を生成するものである。
は、半導体基板上に高融点金属のシリサイド層又はポリ
サイド層を形成する半導体製造装置であって、被着室と
熱処理室とを有し、 被着室は、金属スパッタ装置を有し、 金属スパッタ装置は、被着室内に形成される真空雰囲気
中でスパッタ処理を行い、シリコン膜又はポリシリコン
膜を下地とする高融点金属の被着膜を半導体基板上に生
成するものであり、 熱処理室は、真空仕切弁で被着室から隔離され、真空仕
切弁の開弁により、被着室内の高融点金属被着膜が生成
された半導体基板を直接受け入れるものであり、電気炉
装置を有し、 電気炉装置は、熱処理室内の非酸化性雰囲気中で加熱処
理し、シリコン膜又はポリシリコン膜と高融点金属被着
膜とを化合させて、高融点金属シリサイド層又はポリサ
イド層を生成するものである。
（作用） 被着室および熱処理室をこのように配置せしめると高融
点金属の被着を終えた半導体基板は外気に曝されること
なく搬送ベルトを介し直ちに熱処理室に移されるので外
気による高融点金属の酸化は完全に防止される。
点金属の被着を終えた半導体基板は外気に曝されること
なく搬送ベルトを介し直ちに熱処理室に移されるので外
気による高融点金属の酸化は完全に防止される。
（実施例） 以下、図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例を示す断面構造図である。本
実施例によれば、本発明の半導体装置はウェハ・ローダ
室１，前段予備排気室２，高融点金属スパッタ室３，熱
処理室４，後段予備排気室５およびウェハ・アンローダ
室６の互いに縦続する６つの室から成る。ここで、高融
点金属スパッタ室３は金属スパッタ装置７を有し、熱処
理室４は電気炉装置８（ａ，ｂは電源端子）を有してい
る。金属スパッタ装置７は、スパッタ室３内に形成され
る真空雰囲気中でスパッタ処理を行い、シリコン又はポ
リシリコン層を下地とする高融点金属の被着膜を半導体
基板に生成するものである。電気炉装置８は、高融点金
属の被着膜生成後、真空仕切弁の開弁により、熱処理室
４内に搬入された半導体基板を非酸化性雰囲気中で加熱
処理し、シリコン膜又はポリシリコン膜と高融点金属の
被着膜とを化合させて、高融点金属のシリサイド層又は
ポリサイド層を生成するものである。更に排気装置９，
１０，１１および１２を介し各予備排気室と共に約１×
１０-7torrの真空にそれぞれ保持される。従って、これ
ら６つの室の間は真空仕切弁１３，１４，１５，１６お
よび１７によって相互に間仕切りされシリコン・ウェハ
１８はウェハ載置台１９と共に搬送ベルト（図示しな
い）によって順次移動される。
実施例によれば、本発明の半導体装置はウェハ・ローダ
室１，前段予備排気室２，高融点金属スパッタ室３，熱
処理室４，後段予備排気室５およびウェハ・アンローダ
室６の互いに縦続する６つの室から成る。ここで、高融
点金属スパッタ室３は金属スパッタ装置７を有し、熱処
理室４は電気炉装置８（ａ，ｂは電源端子）を有してい
る。金属スパッタ装置７は、スパッタ室３内に形成され
る真空雰囲気中でスパッタ処理を行い、シリコン又はポ
リシリコン層を下地とする高融点金属の被着膜を半導体
基板に生成するものである。電気炉装置８は、高融点金
属の被着膜生成後、真空仕切弁の開弁により、熱処理室
４内に搬入された半導体基板を非酸化性雰囲気中で加熱
処理し、シリコン膜又はポリシリコン膜と高融点金属の
被着膜とを化合させて、高融点金属のシリサイド層又は
ポリサイド層を生成するものである。更に排気装置９，
１０，１１および１２を介し各予備排気室と共に約１×
１０-7torrの真空にそれぞれ保持される。従って、これ
ら６つの室の間は真空仕切弁１３，１４，１５，１６お
よび１７によって相互に間仕切りされシリコン・ウェハ
１８はウェハ載置台１９と共に搬送ベルト（図示しな
い）によって順次移動される。
本実施例によればシリコン・ウェハ１８はウェハ載置台
１９と共にウェハ・ローダ室１内に先ず格納されついで
真空仕切弁１３を通って前段予備排気室２内に搬送され
る。この前段予備排気質２内が所定の真空度を回復した
とき真空仕切弁１４は開閉されシリコン・ウェハ１８は
載置台１９と共に搬送ベルトに乗って高融点金属スパッ
タ室３内に入る。ここでシリコン・ウェハ１８には金属
スパッタ装置７の金属ターゲットからタングステン(W)
またはモリブデン(Mo)などの高融点金属がシリコン膜ま
たはポリシリコン膜にそれぞれスパッタされる。すなわ
ち、ウェハ１８の半導体基板上にはシリコン膜またはポ
リシリコン膜を下地とする高融点金属の被着膜がそれぞ
れ生成される。ここで用いる金属スパッタ装置７はアル
ゴン（Ar）ガスをマグネトロン放電させた通常の冷陰極
放電装置でよい。このように高融点金属膜を被着された
シリコン・ウェハ１８は隣接する熱処理室４内に直ちに
搬送され被着工程にひき続き熱処理される。すなわち、
高融点金属の被着工程と熱処理工程が連続的に実施され
高融点金属はシリコンまたはポリシリコンの下地物質と
化合して高融点金属にシリサイド層またはポリサイド層
がそれぞれ形成される。この際、高融点金属と下地物質
は電気炉装置８により900〜1000℃の熱処理を約１０秒
間にわたって受けることとなるが、高融点金属スパッタ
室３と熱処理室４とは真空内で互いに隣接して設けられ
シリコン・ウェハ１８は真空仕切弁１５の開閉手段によ
ってのみ移送されて来るので高融点金属膜の酸化現象は
完全に防止される。従って、熱処理４内における高融点
金属と下地物質との化合反応は被着面上で均一に進行し
所望の高融点金属シリサイド層またはポリサイド層を備
えたシリコン・ウェハ１８を後段予備排気室５を経て常
に清浄な状態でウェハ・アンローダ室６から取出すこと
ができる。
１９と共にウェハ・ローダ室１内に先ず格納されついで
真空仕切弁１３を通って前段予備排気室２内に搬送され
る。この前段予備排気質２内が所定の真空度を回復した
とき真空仕切弁１４は開閉されシリコン・ウェハ１８は
載置台１９と共に搬送ベルトに乗って高融点金属スパッ
タ室３内に入る。ここでシリコン・ウェハ１８には金属
スパッタ装置７の金属ターゲットからタングステン(W)
またはモリブデン(Mo)などの高融点金属がシリコン膜ま
たはポリシリコン膜にそれぞれスパッタされる。すなわ
ち、ウェハ１８の半導体基板上にはシリコン膜またはポ
リシリコン膜を下地とする高融点金属の被着膜がそれぞ
れ生成される。ここで用いる金属スパッタ装置７はアル
ゴン（Ar）ガスをマグネトロン放電させた通常の冷陰極
放電装置でよい。このように高融点金属膜を被着された
シリコン・ウェハ１８は隣接する熱処理室４内に直ちに
搬送され被着工程にひき続き熱処理される。すなわち、
高融点金属の被着工程と熱処理工程が連続的に実施され
高融点金属はシリコンまたはポリシリコンの下地物質と
化合して高融点金属にシリサイド層またはポリサイド層
がそれぞれ形成される。この際、高融点金属と下地物質
は電気炉装置８により900〜1000℃の熱処理を約１０秒
間にわたって受けることとなるが、高融点金属スパッタ
室３と熱処理室４とは真空内で互いに隣接して設けられ
シリコン・ウェハ１８は真空仕切弁１５の開閉手段によ
ってのみ移送されて来るので高融点金属膜の酸化現象は
完全に防止される。従って、熱処理４内における高融点
金属と下地物質との化合反応は被着面上で均一に進行し
所望の高融点金属シリサイド層またはポリサイド層を備
えたシリコン・ウェハ１８を後段予備排気室５を経て常
に清浄な状態でウェハ・アンローダ室６から取出すこと
ができる。
以上詳細に説明したように、本発明によれば、高融点金
属の被着室および被着後の熱処理室を真空内に互いに隣
接して設けることにより高融点金属膜の生成と熱処理の
２つの処理工程とを真空内で連続的に行ない得るように
したので、従来問題とされた高融点金属の酸化による下
地物質との部分的化合物の生成現象の発生は完全に解決
される。従って、本発明に従えば所望とする高品質の高
融点金属シリサイド層またはポリサイド層を備えた半導
体装置をきわめて歩留りよく生産することができる。
属の被着室および被着後の熱処理室を真空内に互いに隣
接して設けることにより高融点金属膜の生成と熱処理の
２つの処理工程とを真空内で連続的に行ない得るように
したので、従来問題とされた高融点金属の酸化による下
地物質との部分的化合物の生成現象の発生は完全に解決
される。従って、本発明に従えば所望とする高品質の高
融点金属シリサイド層またはポリサイド層を備えた半導
体装置をきわめて歩留りよく生産することができる。
第１図は本発明の一実施例を示す断面構造図である。 １……ウェハ・ローダ室、２……前段予備排気室、３…
…高融点金属スパッタ室（被着室）、４……熱処理室、
５……後段予備排気室、６……ウェハ・アンローダ室、
７……金属スパッタ装置、８……電気炉装置、９〜１２
……排気装置、１３〜１７……真空仕切弁、１８……シ
リコン・ウェハ、１９……ウェハ・載置台。
…高融点金属スパッタ室（被着室）、４……熱処理室、
５……後段予備排気室、６……ウェハ・アンローダ室、
７……金属スパッタ装置、８……電気炉装置、９〜１２
……排気装置、１３〜１７……真空仕切弁、１８……シ
リコン・ウェハ、１９……ウェハ・載置台。
Claims (1)
- 【請求項１】半導体基板上に高融点金属のシリサイド層
又はポリサイド層を形成する半導体製造装置であって、
被着室と熱処理室とを有し、 被着室は、金属スパッタ装置を有し、 金属スパッタ装置は、被着室内に形成される真空雰囲気
中でスパッタ処理を行い、シリコン膜又はポリシリコン
膜を下地とする高融点金属の被着膜を半導体基板上に生
成するものであり、 熱処理室は、真空仕切弁で被着室から隔離され、真空仕
切弁の開弁により、被着室内の高融点金属被着膜が生成
された半導体基板を直接受け入れるものであり、電気炉
装置を有し、 電気炉装置は、熱処理室内の非酸化性雰囲気中で加熱処
理し、シリコン膜又はポリシリコン膜と高融点金属被着
膜とを化合させて、高融点金属シリサイド層又はポリサ
イド層を生成するものであることを特徴とする半導体製
造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194546A JPH0611048B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194546A JPH0611048B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6350038A JPS6350038A (ja) | 1988-03-02 |
| JPH0611048B2 true JPH0611048B2 (ja) | 1994-02-09 |
Family
ID=16326331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61194546A Expired - Lifetime JPH0611048B2 (ja) | 1986-08-19 | 1986-08-19 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611048B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757797B2 (ja) * | 1994-11-10 | 1998-05-25 | 日本電気株式会社 | 配線層形成方法およびその装置 |
| JP2738371B2 (ja) * | 1995-12-25 | 1998-04-08 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219517A (ja) * | 1986-03-20 | 1987-09-26 | Hitachi Ltd | アルミニウム膜の製造方法 |
-
1986
- 1986-08-19 JP JP61194546A patent/JPH0611048B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6350038A (ja) | 1988-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3574651B2 (ja) | 成膜方法および成膜装置 | |
| JPS58177469A (ja) | 半導体基板の加熱方法及び加熱装置 | |
| US5943600A (en) | Treatment of a titanium nitride layer to improve resistance to elevated temperatures | |
| JPH0917747A (ja) | タングステン堆積のための改良付着層 | |
| JP3971192B2 (ja) | Ｃｖｄ装置 | |
| US6436820B1 (en) | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å | |
| US4777061A (en) | Blanket tungsten deposition for dielectric | |
| JP5526189B2 (ja) | Ｃｕ膜の形成方法 | |
| JPS63125681A (ja) | 薄膜形成装置 | |
| JPH0611048B2 (ja) | 半導体製造装置 | |
| US5338423A (en) | Method of eliminating metal voiding in a titanium nitride/aluminum processing | |
| JPH04225223A (ja) | 高密度集積回路用導電層又は構造物の製法及び装置 | |
| JPH10237639A5 (ja) | ||
| JP2522924B2 (ja) | 金属シリサイド膜の形成方法 | |
| US6180513B1 (en) | Apparatus and method for manufacturing a semiconductor device having a multi-wiring layer structure | |
| JPS6042822A (ja) | 多層構造の電極形成方法 | |
| JPS6226575B2 (ja) | ||
| JP3003610B2 (ja) | 半導体装置の製造方法 | |
| JPS59208074A (ja) | 枚葉式膜形成装置 | |
| JPH0414493B2 (ja) | ||
| JPS6136374B2 (ja) | ||
| JPH08288219A (ja) | 半導体処理装置及び半導体処理方法 | |
| JPH02111867A (ja) | シリコン基体への金属の堆積方法 | |
| JPH05299376A (ja) | 半導体装置の製造方法 | |
| JPH1032167A (ja) | 半導体基板の処理方法及び半導体処理装置 |