JPH06111207A - 磁気ヘツド駆動回路 - Google Patents
磁気ヘツド駆動回路Info
- Publication number
- JPH06111207A JPH06111207A JP28045992A JP28045992A JPH06111207A JP H06111207 A JPH06111207 A JP H06111207A JP 28045992 A JP28045992 A JP 28045992A JP 28045992 A JP28045992 A JP 28045992A JP H06111207 A JPH06111207 A JP H06111207A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic head
- switch circuits
- drive circuit
- circuit
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【目的】本発明は、特に熱磁気記録の手法を適用して所
望の情報を熱磁気記録する光磁気デイスク装置に適用す
る磁気ヘツド駆動回路に関し、簡易な構成で低い電源電
圧でも均一で充分な変調磁界を形成する。 【構成】本発明は、相補的にオンオフ動作するスイツチ
回路Ｑ１、Ｑ３及びＱ２及びＱ４を直列接続し、この直
列回路を２組電源ＶDDに接続すると共に、所定抵抗値の
抵抗３２を磁気ヘツド１２に直列接続してこの２組のス
イツチ回路Ｑ１、Ｑ３及びＱ２及びＱ４間に接続するこ
とにより、磁気ヘツド１２に流れる駆動電流Ｉ２のサグ
を低減する。
望の情報を熱磁気記録する光磁気デイスク装置に適用す
る磁気ヘツド駆動回路に関し、簡易な構成で低い電源電
圧でも均一で充分な変調磁界を形成する。 【構成】本発明は、相補的にオンオフ動作するスイツチ
回路Ｑ１、Ｑ３及びＱ２及びＱ４を直列接続し、この直
列回路を２組電源ＶDDに接続すると共に、所定抵抗値の
抵抗３２を磁気ヘツド１２に直列接続してこの２組のス
イツチ回路Ｑ１、Ｑ３及びＱ２及びＱ４間に接続するこ
とにより、磁気ヘツド１２に流れる駆動電流Ｉ２のサグ
を低減する。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図３及び図４） 発明が解決しようとする課題（図３〜図５） 課題を解決するための手段（図１及び図２） 作用（図１及び図２） 実施例 （１）実施例の構成（図１及び図２） （２）実施例の効果 （３）他の実施例 発明の効果
【０００２】
【産業上の利用分野】本発明は磁気ヘツド駆動回路に関
し、特に熱磁気記録の手法を適用して所望の情報を熱磁
気記録する光磁気デイスク装置に適用して好適なもので
ある。
し、特に熱磁気記録の手法を適用して所望の情報を熱磁
気記録する光磁気デイスク装置に適用して好適なもので
ある。
【０００３】
【従来の技術】従来、熱磁気記録においては、所定の熱
磁気記録媒体に光ビームを照射しながら記録情報に応じ
た変調磁界を印加することにより、この光ビームの照射
位置を変調磁界で決まる極性に垂直磁化し、これにより
所望の情報を記録し得るようになされている。
磁気記録媒体に光ビームを照射しながら記録情報に応じ
た変調磁界を印加することにより、この光ビームの照射
位置を変調磁界で決まる極性に垂直磁化し、これにより
所望の情報を記録し得るようになされている。
【０００４】このためこの種の熱磁気記録においては、
磁気ヘツド駆動回路を用いて磁気ヘツドを駆動すること
により、磁気ヘツドのコイルに記録情報に応じて極性の
切り換わる駆動電流を供給するようになされている。こ
のときこの種の磁気ヘツド駆動回路においては、磁気ヘ
ツドのコイルが誘導性の負荷でなることにより、駆動電
流のサグを低減し、これにより均一で充分な変調磁界を
形成し得るようになされている。
磁気ヘツド駆動回路を用いて磁気ヘツドを駆動すること
により、磁気ヘツドのコイルに記録情報に応じて極性の
切り換わる駆動電流を供給するようになされている。こ
のときこの種の磁気ヘツド駆動回路においては、磁気ヘ
ツドのコイルが誘導性の負荷でなることにより、駆動電
流のサグを低減し、これにより均一で充分な変調磁界を
形成し得るようになされている。
【０００５】例えば図３に示すように、特開平3-198204
号公報に記載の磁気ヘツド駆動回路１においては、保護
ダイオードＤ１及びＤ３の直列接続回路を介して、Ｐ及
びＮチヤンネルパワーＭＯＳトランジスタ２及び４を直
列接続し、このトランジスタ２及び４を電源６に接続す
る。さらに磁気ヘツド駆動回路１においては、同様に保
護ダイオードＤ２及びＤ４の直列接続回路を介して、Ｐ
及びＮチヤンネルパワーＭＯＳトランジスタ８及び１０
を直列接続し、このトランジスタ８及び１０を電源６に
接続する。
号公報に記載の磁気ヘツド駆動回路１においては、保護
ダイオードＤ１及びＤ３の直列接続回路を介して、Ｐ及
びＮチヤンネルパワーＭＯＳトランジスタ２及び４を直
列接続し、このトランジスタ２及び４を電源６に接続す
る。さらに磁気ヘツド駆動回路１においては、同様に保
護ダイオードＤ２及びＤ４の直列接続回路を介して、Ｐ
及びＮチヤンネルパワーＭＯＳトランジスタ８及び１０
を直列接続し、このトランジスタ８及び１０を電源６に
接続する。
【０００６】トランジスタ２〜１０に対して磁気ヘツド
駆動回路１は、変調磁界を形成する磁気ヘツド１２をコ
ンデンサ１４と並列に接続し、この磁気ヘツド１２をダ
イオードＤ１及びＤ３の接続中点と、ダイオードＤ２及
びＤ４の接続中点との間に接続する。さらに磁気ヘツド
駆動回路１は、ダンパダイーオードＤ５及び抵抗１６の
直列回路と、ダンパダイーオードＤ６及び抵抗１８の直
列回路とを磁気ヘツド１２の両端に接続する。
駆動回路１は、変調磁界を形成する磁気ヘツド１２をコ
ンデンサ１４と並列に接続し、この磁気ヘツド１２をダ
イオードＤ１及びＤ３の接続中点と、ダイオードＤ２及
びＤ４の接続中点との間に接続する。さらに磁気ヘツド
駆動回路１は、ダンパダイーオードＤ５及び抵抗１６の
直列回路と、ダンパダイーオードＤ６及び抵抗１８の直
列回路とを磁気ヘツド１２の両端に接続する。
【０００７】これにより磁気ヘツド駆動回路１において
は、トランジスタ２及び１０をオン状態に切り換えてト
ランジスタ２−ダイオードＤ１−磁気ヘツド１２−ダイ
オードＤ４−トランジスタ１０の第１の電流流通経路を
形成し得、逆にトランジスタ４及び８をオン状態に切り
換えてトランジスタ８−ダイオードＤ２−磁気ヘツド１
２−ダイオードＤ３−トランジスタ４の第２の電流流通
経路を形成することができる。
は、トランジスタ２及び１０をオン状態に切り換えてト
ランジスタ２−ダイオードＤ１−磁気ヘツド１２−ダイ
オードＤ４−トランジスタ１０の第１の電流流通経路を
形成し得、逆にトランジスタ４及び８をオン状態に切り
換えてトランジスタ８−ダイオードＤ２−磁気ヘツド１
２−ダイオードＤ３−トランジスタ４の第２の電流流通
経路を形成することができる。
【０００８】さらに磁気ヘツド駆動回路１においては、
この第１又は第２の電流流通経路が形成された状態でそ
れぞれトランジスタ２又はトランジスタ８をオフ状態に
切り換えると、磁気ヘツド１２の急激な電流変動によ
り、それぞれ磁気ヘツド１２のダイオードＤ１側端子及
びダイオードＤ２側端子にフライバツクパルスが形成さ
れ、磁気ヘツド１２の端子電圧が急激に立ち上がる。こ
れにより磁気ヘツド駆動回路１においては、続いてそれ
ぞれ第２又は第１の電流流通経路を形成することによ
り、このフライバツクパルスを利用して磁気ヘツド１２
の駆動電流Ｉ１を急激に立ち上げることができる。
この第１又は第２の電流流通経路が形成された状態でそ
れぞれトランジスタ２又はトランジスタ８をオフ状態に
切り換えると、磁気ヘツド１２の急激な電流変動によ
り、それぞれ磁気ヘツド１２のダイオードＤ１側端子及
びダイオードＤ２側端子にフライバツクパルスが形成さ
れ、磁気ヘツド１２の端子電圧が急激に立ち上がる。こ
れにより磁気ヘツド駆動回路１においては、続いてそれ
ぞれ第２又は第１の電流流通経路を形成することによ
り、このフライバツクパルスを利用して磁気ヘツド１２
の駆動電流Ｉ１を急激に立ち上げることができる。
【０００９】すなわち図４に示すように磁気ヘツド駆動
回路１においては、制御信号発生回路２０に記録情報Ｓ
Ｄ１及び所定のクロツクＣＫ（図４（Ａ）及び
（Ｂ）））を受け、ここでトランジスタ２〜１０の駆動
信号Ｓ１〜Ｓ４（図４（Ｃ）〜（Ｆ）））を生成する。
制御信号発生回路２０においては、トランジスタ２及び
１０とトランジスタ４及び８とを記録情報ＳＤ１に応じ
てオンオフ制御し、これにより第１及び第２の電流流通
経路を形成する。
回路１においては、制御信号発生回路２０に記録情報Ｓ
Ｄ１及び所定のクロツクＣＫ（図４（Ａ）及び
（Ｂ）））を受け、ここでトランジスタ２〜１０の駆動
信号Ｓ１〜Ｓ４（図４（Ｃ）〜（Ｆ）））を生成する。
制御信号発生回路２０においては、トランジスタ２及び
１０とトランジスタ４及び８とを記録情報ＳＤ１に応じ
てオンオフ制御し、これにより第１及び第２の電流流通
経路を形成する。
【００１０】このとき制御信号発生回路２０において
は、それぞれトランジスタ２及び８をオフ状態に切り換
えるタイミングより所定時間だけ遅延させて第２及び第
１の電流流通経路を形成し、これにより磁気ヘツド１２
の両端にフライバツクパルスＰ１及びＰ２を形成し（図
４（Ｇ）及び（Ｈ））、磁気ヘツド１２の駆動電流Ｉ１
を急激に切り換える（図４（Ｉ））。さらに制御信号発
生回路２０においては、第１及び第２の電流流通経路を
形成した後、クロツクＣＫに同期してそれぞれトランジ
スタ２及び８をオンオフ制御し、これにより一転鎖線で
示す駆動電流Ｉ１の低下を防止する。
は、それぞれトランジスタ２及び８をオフ状態に切り換
えるタイミングより所定時間だけ遅延させて第２及び第
１の電流流通経路を形成し、これにより磁気ヘツド１２
の両端にフライバツクパルスＰ１及びＰ２を形成し（図
４（Ｇ）及び（Ｈ））、磁気ヘツド１２の駆動電流Ｉ１
を急激に切り換える（図４（Ｉ））。さらに制御信号発
生回路２０においては、第１及び第２の電流流通経路を
形成した後、クロツクＣＫに同期してそれぞれトランジ
スタ２及び８をオンオフ制御し、これにより一転鎖線で
示す駆動電流Ｉ１の低下を防止する。
【００１１】かくして磁気ヘツド駆動回路１において
は、電流流通経路の切り換え時、フライバツクパルスを
形成して駆動電流Ｉ１を急激に切り換えた後、トランジ
スタ２及び８を小刻みにオンオフ制御することにより、
駆動電流Ｉ１を一定値に保持すうようになされ、これに
より均一で充分な変調磁界を形成し得るようになされて
いる。
は、電流流通経路の切り換え時、フライバツクパルスを
形成して駆動電流Ｉ１を急激に切り換えた後、トランジ
スタ２及び８を小刻みにオンオフ制御することにより、
駆動電流Ｉ１を一定値に保持すうようになされ、これに
より均一で充分な変調磁界を形成し得るようになされて
いる。
【００１２】なお磁気ヘツド１２に並列接続されたコン
デンサ１４においては、トランジスタ２及び８をオフ状
態に切り換えた際、それぞれ抵抗１６−ダイオードＤ５
−磁気ヘツド１２−コンデンサ１４及び抵抗１８−ダイ
オードＤ６−磁気ヘツド１２−コンデンサ１４の電流流
通経路を形成し、これにより磁気ヘツド１２のインダク
タンスとコンデンサ１４の容量とで決まるパルス幅のフ
ライバツクパルスＰ１及びＰ２を生成するようになさ
れ、この磁気ヘツド駆動回路１においては、このコンデ
ンサ１４の容量を選定してフライバツクパルスＰ１の波
高値を抑圧するようになされている。
デンサ１４においては、トランジスタ２及び８をオフ状
態に切り換えた際、それぞれ抵抗１６−ダイオードＤ５
−磁気ヘツド１２−コンデンサ１４及び抵抗１８−ダイ
オードＤ６−磁気ヘツド１２−コンデンサ１４の電流流
通経路を形成し、これにより磁気ヘツド１２のインダク
タンスとコンデンサ１４の容量とで決まるパルス幅のフ
ライバツクパルスＰ１及びＰ２を生成するようになさ
れ、この磁気ヘツド駆動回路１においては、このコンデ
ンサ１４の容量を選定してフライバツクパルスＰ１の波
高値を抑圧するようになされている。
【００１３】
【発明が解決しようとする課題】ところで図３に示す磁
気ヘツド駆動回路１においては、電源６の電圧を最低で
も６〔Ｖ〕程度確保する必要があり、電源電圧の低い機
器には使用することが困難な問題がある。このため例え
ば乾電池で駆動するような携帯型の光磁気デイスク装置
においては、磁気ヘツド駆動回路１を使用することが困
難だつた。
気ヘツド駆動回路１においては、電源６の電圧を最低で
も６〔Ｖ〕程度確保する必要があり、電源電圧の低い機
器には使用することが困難な問題がある。このため例え
ば乾電池で駆動するような携帯型の光磁気デイスク装置
においては、磁気ヘツド駆動回路１を使用することが困
難だつた。
【００１４】さらに磁気ヘツド駆動回路１においては、
クロツクＣＫに同期してトランジスタ２〜１０を駆動す
ることにより、トランジスタ２〜１０のゲート容量を無
視し得ず、このため制御信号発生回路２０の構成が煩雑
になる問題もある。
クロツクＣＫに同期してトランジスタ２〜１０を駆動す
ることにより、トランジスタ２〜１０のゲート容量を無
視し得ず、このため制御信号発生回路２０の構成が煩雑
になる問題もある。
【００１５】この問題を解決する１つの方法として、例
えば図５に示すように、抵抗２３、トランジスタ２４、
ダイオードＤ１及びＤ２、トランジスタ２５、抵抗２６
を直列に電源ＶＣに接続し、記録情報Ｄ１に応じて交互
にこのトランジスタ２４及び２５をオンオフ制御する方
法がある。すなわちこの磁気ヘツド駆動回路２２におい
ては、ダイオードＤ１及びＤ２の接続中点をコンデンサ
２７及び２８の直列回路で接地し、これによりコンデン
サ２８の両端電圧で磁気ヘツド１２を駆動する。
えば図５に示すように、抵抗２３、トランジスタ２４、
ダイオードＤ１及びＤ２、トランジスタ２５、抵抗２６
を直列に電源ＶＣに接続し、記録情報Ｄ１に応じて交互
にこのトランジスタ２４及び２５をオンオフ制御する方
法がある。すなわちこの磁気ヘツド駆動回路２２におい
ては、ダイオードＤ１及びＤ２の接続中点をコンデンサ
２７及び２８の直列回路で接地し、これによりコンデン
サ２８の両端電圧で磁気ヘツド１２を駆動する。
【００１６】ところがこの磁気ヘツド駆動回路２２にお
いては、駆動電流を大きく設定し得ず、また電源電圧と
して５〔Ｖ〕程度確保する必要があり、さらに駆動電流
のサグが大きくなる問題もある。
いては、駆動電流を大きく設定し得ず、また電源電圧と
して５〔Ｖ〕程度確保する必要があり、さらに駆動電流
のサグが大きくなる問題もある。
【００１７】本発明は以上の点を考慮してなされたもの
で、簡易な構成で低い電源電圧でも均一で充分な変調磁
界を形成することができる磁気ヘツド駆動回路を提案し
ようとするものである。
で、簡易な構成で低い電源電圧でも均一で充分な変調磁
界を形成することができる磁気ヘツド駆動回路を提案し
ようとするものである。
【００１８】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、所定の熱磁気記録媒体に変調磁界
を印加する磁気ヘツド１２に対して、変調電流Ｉ２を供
給する磁気ヘツド駆動回路３０において、直列接続され
て電源ＶDDに接続された第１及び第２のスイツチ回路Ｑ
１及びＱ３と、直列接続されて電源ＶDDに接続された第
３及び第４のスイツチ回路Ｑ２及びＱ４と、記録情報Ｓ
Ｄ１に応じて、第１及び第３のスイツチ回路Ｑ１及びＱ
２と第２及び第４のスイツチ回路Ｑ３及びＱ４とを相補
的にオンオフ制御する制御回路３４、３６、３８、４０
とを備え、第１〜第４のスイツチ回路Ｑ１〜Ｑ４は、所
定抵抗値の抵抗３２を介して、第１及び第２のスイツチ
回路Ｑ１及びＱ３の接続中点と第３及び第４のスイツチ
回路Ｑ２及びＱ４の接続中点とを磁気ヘツド１２の駆動
コイルに接続する。
め本発明においては、所定の熱磁気記録媒体に変調磁界
を印加する磁気ヘツド１２に対して、変調電流Ｉ２を供
給する磁気ヘツド駆動回路３０において、直列接続され
て電源ＶDDに接続された第１及び第２のスイツチ回路Ｑ
１及びＱ３と、直列接続されて電源ＶDDに接続された第
３及び第４のスイツチ回路Ｑ２及びＱ４と、記録情報Ｓ
Ｄ１に応じて、第１及び第３のスイツチ回路Ｑ１及びＱ
２と第２及び第４のスイツチ回路Ｑ３及びＱ４とを相補
的にオンオフ制御する制御回路３４、３６、３８、４０
とを備え、第１〜第４のスイツチ回路Ｑ１〜Ｑ４は、所
定抵抗値の抵抗３２を介して、第１及び第２のスイツチ
回路Ｑ１及びＱ３の接続中点と第３及び第４のスイツチ
回路Ｑ２及びＱ４の接続中点とを磁気ヘツド１２の駆動
コイルに接続する。
【００１９】さらに本発明において、所定の熱磁気記録
媒体に変調磁界を印加する磁気ヘツド１２に対して、変
調電流Ｉ２を供給する磁気ヘツド駆動回路３０におい
て、直列接続されて電源ＶDDに接続された第１及び第２
のスイツチ回路Ｑ１及びＱ３と、直列接続されて電源Ｖ
DDに接続された第３及び第４のスイツチ回路Ｑ２及びＱ
４と、記録情報ＳＤ１に応じて、第１及び第３のスイツ
チ回路Ｑ１及びＱ２と第２及び第４のスイツチ回路Ｑ３
及びＱ４とを相補的にオンオフ制御する制御回路３４、
３６、３８、４０とを備え、第１〜第４のスイツチ回路
Ｑ１〜Ｑ４は、所定抵抗値の抵抗３２を介して、第１及
び第２のスイツチ回路Ｑ１及びＱ３の接続中点と第３及
び第４のスイツチ回路Ｑ２及びＱ４の接続中点とを磁気
ヘツド１２の駆動コイルに接続し、駆動コイルに所定容
量のコンデンサ１４を並列に接続する。
媒体に変調磁界を印加する磁気ヘツド１２に対して、変
調電流Ｉ２を供給する磁気ヘツド駆動回路３０におい
て、直列接続されて電源ＶDDに接続された第１及び第２
のスイツチ回路Ｑ１及びＱ３と、直列接続されて電源Ｖ
DDに接続された第３及び第４のスイツチ回路Ｑ２及びＱ
４と、記録情報ＳＤ１に応じて、第１及び第３のスイツ
チ回路Ｑ１及びＱ２と第２及び第４のスイツチ回路Ｑ３
及びＱ４とを相補的にオンオフ制御する制御回路３４、
３６、３８、４０とを備え、第１〜第４のスイツチ回路
Ｑ１〜Ｑ４は、所定抵抗値の抵抗３２を介して、第１及
び第２のスイツチ回路Ｑ１及びＱ３の接続中点と第３及
び第４のスイツチ回路Ｑ２及びＱ４の接続中点とを磁気
ヘツド１２の駆動コイルに接続し、駆動コイルに所定容
量のコンデンサ１４を並列に接続する。
【００２０】さらに本発明において、第１〜第４のスイ
ツチ回路Ｑ１〜Ｑ４は、バイポーラトランジスタ又は電
界効果型トランジスタでなる。
ツチ回路Ｑ１〜Ｑ４は、バイポーラトランジスタ又は電
界効果型トランジスタでなる。
【００２１】
【作用】第１及び第３のスイツチ回路Ｑ１及びＱ２と第
２及び第４のスイツチ回路Ｑ３及びＱ４を相補的にオン
オフ制御し、所定抵抗値の抵抗３２を介して、第１及び
第２のスイツチ回路Ｑ１及びＱ３の接続中点と第３及び
第４のスイツチ回路Ｑ２及びＱ４の接続中点とを磁気ヘ
ツド１２の駆動コイルに接続すれば、駆動電流の極性を
記録情報ＳＤ１に応じて切り換え得、このとき駆動電流
Ｉ２のサグを低減し得る。
２及び第４のスイツチ回路Ｑ３及びＱ４を相補的にオン
オフ制御し、所定抵抗値の抵抗３２を介して、第１及び
第２のスイツチ回路Ｑ１及びＱ３の接続中点と第３及び
第４のスイツチ回路Ｑ２及びＱ４の接続中点とを磁気ヘ
ツド１２の駆動コイルに接続すれば、駆動電流の極性を
記録情報ＳＤ１に応じて切り換え得、このとき駆動電流
Ｉ２のサグを低減し得る。
【００２２】この駆動コイルに所定容量のコンデンサ１
４を並列に接続することにより、駆動電流Ｉ２の極性を
急激に切り換えることができる。
４を並列に接続することにより、駆動電流Ｉ２の極性を
急激に切り換えることができる。
【００２３】また第１〜第４のスイツチ回路Ｑ１〜Ｑ４
をバイポーラトランジスタ又は電界効果型トランジスタ
で形成して、全体構成を簡略化することができる。
をバイポーラトランジスタ又は電界効果型トランジスタ
で形成して、全体構成を簡略化することができる。
【００２４】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００２５】（１）実施例の構成 図３との対応部分に同一符号を付して示す図１におい
て、３０は全体として磁気ヘツド駆動回路を示し、ダイ
オードＤ１及びＤ３の接続中点と磁気ヘツド１２間に抵
抗３２を介挿する。さらに磁気ヘツド駆動回路３０にお
いては、Ｐ及びＮチヤンネルパワーＭＯＳトランジスタ
２〜１０に代えて一般のＭＯＳ−ＦＥＴでなるトランジ
スタＱ１〜Ｑ４を配置し、このトランジスタＱ１〜Ｑ４
をＣＭＯＳ−ＴＴＬ構成のドライバ３４〜４０で駆動す
る。
て、３０は全体として磁気ヘツド駆動回路を示し、ダイ
オードＤ１及びＤ３の接続中点と磁気ヘツド１２間に抵
抗３２を介挿する。さらに磁気ヘツド駆動回路３０にお
いては、Ｐ及びＮチヤンネルパワーＭＯＳトランジスタ
２〜１０に代えて一般のＭＯＳ−ＦＥＴでなるトランジ
スタＱ１〜Ｑ４を配置し、このトランジスタＱ１〜Ｑ４
をＣＭＯＳ−ＴＴＬ構成のドライバ３４〜４０で駆動す
る。
【００２６】ここで図２に示すようにドライバ３４〜４
０においては、ＥＦＭ変調信号でなる記録情報ＳＤ１
（図２（Ａ））に基づいてトランジスタＱ１〜Ｑ４を駆
動し、記録情報ＳＤ１が論理「Ｈ」レベルのとき、トラ
ンジスタＱ１及びＱ４をオン状態に切り換え（図２
（Ｂ））、トランジスタＱ１−ダイオードＤ１−抵抗３
２−磁気ヘツド１２−ダイオードＤ４−トランジスタＱ
４でなる第１の電流流通経路を形成する。
０においては、ＥＦＭ変調信号でなる記録情報ＳＤ１
（図２（Ａ））に基づいてトランジスタＱ１〜Ｑ４を駆
動し、記録情報ＳＤ１が論理「Ｈ」レベルのとき、トラ
ンジスタＱ１及びＱ４をオン状態に切り換え（図２
（Ｂ））、トランジスタＱ１−ダイオードＤ１−抵抗３
２−磁気ヘツド１２−ダイオードＤ４−トランジスタＱ
４でなる第１の電流流通経路を形成する。
【００２７】これに対してドライバ３４〜４０において
は、記録情報ＳＤ１が論理「Ｌ」レベルのとき、トラン
ジスタＱ１及びＱ４に代えてトランジスタＱ２及びＱ３
をオン状態に切り換え（図２（Ｃ））、トランジスタＱ
２−ダイオードＤ２−磁気ヘツド１２−抵抗３２−ダイ
オードＤ３−トランジスタＱ３でなる第２の電流流通経
路を形成する。
は、記録情報ＳＤ１が論理「Ｌ」レベルのとき、トラン
ジスタＱ１及びＱ４に代えてトランジスタＱ２及びＱ３
をオン状態に切り換え（図２（Ｃ））、トランジスタＱ
２−ダイオードＤ２−磁気ヘツド１２−抵抗３２−ダイ
オードＤ３−トランジスタＱ３でなる第２の電流流通経
路を形成する。
【００２８】これにより磁気ヘツド駆動回路３０におい
ては、記録情報Ｄ１に応じて磁気ヘツド１２を駆動する
駆動電流Ｉ２（図２（Ｄ））の極性を切り換え、所定の
変調磁界を形成し得るようになされている。
ては、記録情報Ｄ１に応じて磁気ヘツド１２を駆動する
駆動電流Ｉ２（図２（Ｄ））の極性を切り換え、所定の
変調磁界を形成し得るようになされている。
【００２９】さらにドライバ３４〜４０においては、こ
のトランジスタＱ１及びＱ２をオン状態に切り換えるタ
イミングを、対応するトランジスタＱ２及びＱ１をオフ
状態に切り換えるタイミングから所定期間遅延させて切
り換えるようになされ、これにより駆動電流Ｉ２の切り
換え時、フライバツクパルスを形成して駆動電流Ｉ２を
急激に立ち上げるようになされている。
のトランジスタＱ１及びＱ２をオン状態に切り換えるタ
イミングを、対応するトランジスタＱ２及びＱ１をオフ
状態に切り換えるタイミングから所定期間遅延させて切
り換えるようになされ、これにより駆動電流Ｉ２の切り
換え時、フライバツクパルスを形成して駆動電流Ｉ２を
急激に立ち上げるようになされている。
【００３０】かくしてドライバ３４〜４０においては、
記録情報ＳＤ１に追従して単にトランジスタＱ１〜Ｑ４
をオンオフ制御するだけでよいことにより、トランジス
タＱ１〜Ｑ４のゲート容量を無視し得る低い周波数でト
ランジスタＱ１〜Ｑ４を駆動することができる。これに
より磁気ヘツド駆動回路３０においては、ＣＭＯＳ−Ｔ
ＴＬ構成の簡易な構成のドライバ３４〜４０を用いて全
体を構成し得、この分全体構成を簡略化することができ
る。
記録情報ＳＤ１に追従して単にトランジスタＱ１〜Ｑ４
をオンオフ制御するだけでよいことにより、トランジス
タＱ１〜Ｑ４のゲート容量を無視し得る低い周波数でト
ランジスタＱ１〜Ｑ４を駆動することができる。これに
より磁気ヘツド駆動回路３０においては、ＣＭＯＳ−Ｔ
ＴＬ構成の簡易な構成のドライバ３４〜４０を用いて全
体を構成し得、この分全体構成を簡略化することができ
る。
【００３１】ところで抵抗３２を省略した状態でこのよ
うにして磁気ヘツド１２を駆動する場合、駆動電流Ｉ２
においては、例えば一点鎖線で示すようなサグが発生す
る。この種のサグは、ダイオードＤ１及びＤ２間に接続
する負荷に応じて変化し、この負荷の抵抗値を大きくす
ることにより、低減することができる。
うにして磁気ヘツド１２を駆動する場合、駆動電流Ｉ２
においては、例えば一点鎖線で示すようなサグが発生す
る。この種のサグは、ダイオードＤ１及びＤ２間に接続
する負荷に応じて変化し、この負荷の抵抗値を大きくす
ることにより、低減することができる。
【００３２】ところが単に磁気ヘツド１２のＬ／Ｒを小
さくしたのでは、駆動電流Ｉ２の極性を急激に切り換る
ことが困難になる等の弊害が発生する。そこでこの実施
例においては、ダイオードＤ１及び磁気ヘツド１２間に
抵抗３２を介挿し、これにより駆動電流Ｉ２のサグを抑
圧する。
さくしたのでは、駆動電流Ｉ２の極性を急激に切り換る
ことが困難になる等の弊害が発生する。そこでこの実施
例においては、ダイオードＤ１及び磁気ヘツド１２間に
抵抗３２を介挿し、これにより駆動電流Ｉ２のサグを抑
圧する。
【００３３】これにより磁気ヘツド駆動回路３０におい
ては、駆動電流Ｉ２のピーク値を抑圧し得ることによ
り、駆動電源ＶDDの電圧をトランジスタＱ１〜Ｑ４のＶ
THにまで低下し得、その分低い電源電圧で均一かつ大き
な変調磁界を形成することができる。
ては、駆動電流Ｉ２のピーク値を抑圧し得ることによ
り、駆動電源ＶDDの電圧をトランジスタＱ１〜Ｑ４のＶ
THにまで低下し得、その分低い電源電圧で均一かつ大き
な変調磁界を形成することができる。
【００３４】さらにトランジスタＱ１〜Ｑ４において
も、品種の豊富な一般のＭＯＳ−ＦＥＴを使用し得るこ
とにより、その分設計作業等を簡略化することができ
る。さらにこのように磁気ヘツド１２に抵抗３２を接続
すれば、この抵抗３２の抵抗値を選定して駆動電流Ｉ２
の電流値を設定し得、その分駆動電流Ｉ２の電流値を必
要に応じて自由に選定することができる。
も、品種の豊富な一般のＭＯＳ−ＦＥＴを使用し得るこ
とにより、その分設計作業等を簡略化することができ
る。さらにこのように磁気ヘツド１２に抵抗３２を接続
すれば、この抵抗３２の抵抗値を選定して駆動電流Ｉ２
の電流値を設定し得、その分駆動電流Ｉ２の電流値を必
要に応じて自由に選定することができる。
【００３５】（２）実施例の効果 以上の構成によれば、相補的にオンオフ動作するスイツ
チ回路構成のトランジスタ間に抵抗を直列接続して磁気
ヘツドを駆動することにより、簡易な構成で磁気ヘツド
に流れる駆動電流のサグを低減し得、その分低い電源電
圧で均一かつ充分な変調磁界を形成することができる。
チ回路構成のトランジスタ間に抵抗を直列接続して磁気
ヘツドを駆動することにより、簡易な構成で磁気ヘツド
に流れる駆動電流のサグを低減し得、その分低い電源電
圧で均一かつ充分な変調磁界を形成することができる。
【００３６】（３）他の実施例 なお上述の実施例においては、相補的にオンオフ動作す
るスイツチ回路をＭＯＳ−ＦＥＴを使用して形成する場
合について述べたが、本発明はこれに限らず、バイポー
ラトランジスタ等、種々の半導体を広く適用することが
できる。
るスイツチ回路をＭＯＳ−ＦＥＴを使用して形成する場
合について述べたが、本発明はこれに限らず、バイポー
ラトランジスタ等、種々の半導体を広く適用することが
できる。
【００３７】
【発明の効果】上述のように本発明によれば、相補的に
オンオフ動作するスイツチ回路を直列接続し、この直列
回路を２組電源に接続すると共に、磁気ヘツドに所定抵
抗値の抵抗を直列接続してこの２組のスイツチ回路間に
接続することにより、簡易な構成で磁気ヘツドに流れる
駆動電流のサグを低減し得、その分低い電源電圧で均一
かつ充分な変調磁界を形成することができる磁気ヘツド
駆動回路を得ることができる。
オンオフ動作するスイツチ回路を直列接続し、この直列
回路を２組電源に接続すると共に、磁気ヘツドに所定抵
抗値の抵抗を直列接続してこの２組のスイツチ回路間に
接続することにより、簡易な構成で磁気ヘツドに流れる
駆動電流のサグを低減し得、その分低い電源電圧で均一
かつ充分な変調磁界を形成することができる磁気ヘツド
駆動回路を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例による磁気ヘツド駆動回路を
示すブロツク図である。
示すブロツク図である。
【図２】その動作の説明に供する信号波形図である。
【図３】従来の磁気ヘツド駆動回路を示すブロツク図で
ある。
ある。
【図４】その動作の説明に供する信号波形図である。
【図５】従来例の問題点の説明に供する磁気ヘツド駆動
回路のブロツク図である。
回路のブロツク図である。
１、２２、３０……磁気ヘツド駆動回路、２、４、８、
１０、２４、２５、Ｑ１〜Ｑ４……トランジスタ、１２
……磁気ヘツド、１４、２７、２８……コンデンサ、１
６、１８、３２……抵抗、３４〜４０……ドライバ、Ｄ
１〜Ｄ６……ダイオード。
１０、２４、２５、Ｑ１〜Ｑ４……トランジスタ、１２
……磁気ヘツド、１４、２７、２８……コンデンサ、１
６、１８、３２……抵抗、３４〜４０……ドライバ、Ｄ
１〜Ｄ６……ダイオード。
Claims (3)
- 【請求項１】所定の熱磁気記録媒体に変調磁界を印加す
る磁気ヘツドに対して、変調電流を供給する磁気ヘツド
駆動回路において、 直列接続されて電源に接続された第１及び第２のスイツ
チ回路と、 直列接続されて上記電源に接続された第３及び第４のス
イツチ回路と、 記録情報に応じて、上記第１及び第３のスイツチ回路と
上記第２及び第４のスイツチ回路とを相補的にオンオフ
制御する制御回路とを具え、上記第１〜第４のスイツチ
回路は、所定抵抗値の抵抗を介して、上記第１及び第２
のスイツチ回路の接続中点と上記第３及び第４のスイツ
チ回路の接続中点とを上記磁気ヘツドの駆動コイルに接
続することを特徴とする磁気ヘツド駆動回路。 - 【請求項２】所定の熱磁気記録媒体に変調磁界を印加す
る磁気ヘツドに対して、変調電流を供給する磁気ヘツド
駆動回路において、 直列接続されて電源に接続された第１及び第２のスイツ
チ回路と、 直列接続されて上記電源に接続された第３及び第４のス
イツチ回路と、 記録情報に応じて、上記第１及び第３のスイツチ回路と
上記第２及び第４のスイツチ回路とを相補的にオンオフ
制御する制御回路とを具え、上記第１〜第４のスイツチ
回路は、所定抵抗値の抵抗を介して、上記第１及び第２
のスイツチ回路の接続中点と上記第３及び第４のスイツ
チ回路の接続中点とを上記磁気ヘツドの駆動コイルに接
続し、上記駆動コイルに所定容量のコンデンサを並列に
接続することを特徴とする磁気ヘツド駆動回路。 - 【請求項３】上記第１〜第４のスイツチ回路は、バイポ
ーラトランジスタ又は電界効果型トランジスタでなるこ
とを特徴とする請求項１又は請求項２に記載の磁気ヘツ
ド駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28045992A JP3144601B2 (ja) | 1992-09-24 | 1992-09-24 | 磁気ヘツド駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28045992A JP3144601B2 (ja) | 1992-09-24 | 1992-09-24 | 磁気ヘツド駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06111207A true JPH06111207A (ja) | 1994-04-22 |
| JP3144601B2 JP3144601B2 (ja) | 2001-03-12 |
Family
ID=17625361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28045992A Expired - Fee Related JP3144601B2 (ja) | 1992-09-24 | 1992-09-24 | 磁気ヘツド駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144601B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19855958A1 (de) | 1998-12-04 | 2000-06-21 | Schott Glas | Verfahren zum Herstellen von Lichtleitfaserbündeln und danach hergestellte Lichtfaserbündel sowie Vorrichtung zur Durchführung des Verfahrens |
-
1992
- 1992-09-24 JP JP28045992A patent/JP3144601B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3144601B2 (ja) | 2001-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880626A (en) | Active damping for a disk drive write circuit | |
| EP0304298A2 (en) | Magnetic head drive circuit | |
| JP3211999B2 (ja) | 光磁気記録装置 | |
| JP2598312B2 (ja) | 光磁気記録装置及びそのような光磁気記録装置に用いる駆動回路 | |
| US6175463B1 (en) | Architecture for hard disk drive write preamplifiers | |
| US5377055A (en) | Circuit apparatus for driving a magnetic head | |
| US5359466A (en) | Magnetic head driving circuit with impedance elements to balance auxiliary coil loads | |
| JPH0296936A (ja) | レーザダイオード駆動回路 | |
| JP3107265B2 (ja) | 磁気ヘッド駆動装置及び磁気記録装置 | |
| JP3179276B2 (ja) | 磁気ヘッド駆動方法および光磁気記録方法 | |
| JP3144601B2 (ja) | 磁気ヘツド駆動装置 | |
| US5377172A (en) | Modulated magnetic field generation circuit for magneto-optical disks | |
| US6650494B2 (en) | Magnetic write circuit with charge pumping capacitors | |
| JP2519798Y2 (ja) | デイジタル記録回路 | |
| US5233577A (en) | Magneto-optical recording apparatus and energizing circuit for use in such a magneto-optical recording apparatus | |
| JPH065805B2 (ja) | 振幅制限回路 | |
| US20020196573A1 (en) | Magnetic write circuit with pulse mode power supply | |
| JP2586363B2 (ja) | 磁気ディスク装置 | |
| JP4264618B2 (ja) | 磁気ヘッド駆動回路 | |
| JP3753691B2 (ja) | 磁気ディスク装置 | |
| SU1397965A1 (ru) | Устройство дл магнитной записи и воспроизведени | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JPH07114703A (ja) | 磁気ヘッド駆動回路 | |
| JPH02246515A (ja) | インダクタンス負荷駆動回路 | |
| JPH0896435A (ja) | コイル駆動電流波形制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100105 |
|
| LAPS | Cancellation because of no payment of annual fees |