JPH0611187B2

JPH0611187B2 - スイツチング電源

Info

Publication number: JPH0611187B2
Application number: JP8417785A
Authority: JP
Inventors: 雅晴西
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1985-04-19
Filing date: 1985-04-19
Publication date: 1994-02-09
Anticipated expiration: 2009-02-09
Also published as: JPS61244269A

Description

【発明の詳細な説明】産業上の利用分野本発明は、スイッチング電源に関し、スイッチング素子
に対してパルス幅制御を与える制御回路に備えられた最
大デューティ比設定回路のデューティ比設定値を、過電
流保護回路の出力によって制御することにより、応答性
及び検出制度に優れ、負荷短絡や負荷急変時における損
傷から回路を確実に保護し得るようにしたものである。

従来の技術第６図は従来のこの種のスイッチング電源の一般的な構
成を示す図で、１はバイポーラ．トランジスタ或いは電
界効果トランジスタ等によって構成されるメインのスイ
ッチング素子、２は電力変換用の変圧器、３は商用交流
電源を整流平滑化するなどして得られる直流電源、４は
出力回路、５は負荷であり、直流電源３から変圧器２の
巻線２１を通して与えられる直流電力を、スイッチング
素子１によってスイッチングし、そのスイッチング出力
を、変圧器２の巻線２１側から巻線２２側に取出し、巻
線２２に接続された出力回路４によって整流平滑して直
流電力に変換し、負荷５に直流電力を供給するようにな
っている。

６は出力電圧誤差検出回路、７は過電流保護回路、８は
パルス幅変調回路、９は最大デューティ比設定回路、１
０は駆動回路で、これらはスイッチング素子１のスイッ
チング動作を制御する制御回路を構成する。

出力電圧誤差検出回路６は、負荷５に供給される出力電
圧Ｖ_０を抵抗６１、６２によって分圧して誤差増幅器６
３の一つの入力端に入力し、誤差増幅器６３の他方の入
力端に入力される基準電圧源６４との誤差分を増幅し、
ダイオード６５を通して出力する。

過電流保護回路７はスイッチング素子１に流れるパルス
電流Ｉｃを検出する電流検出トランス７１を備え、その
一次側巻線７１ａに流れるパルス電流Ｉｃを、二次側巻
線７１ｂ及びその端子間に接続された抵抗７２によって
電圧信号に変換して検出すると共に、検出電圧信号のピ
ーク値を、ダイオード７３及びコンデンサ７４によって
ピークホールドし、ピークホールド値を増幅器７５に入
力して、基準電圧源７６から与えられる基準電圧との差
分を増幅し、ダイオード７７を通して出力するようにな
っている。

出力電圧誤差検出回路６の出力端と過電流保護回路７の
出力端は、ワイヤードオア接続となっており、そのワイ
ヤードオア出力をパルス幅変調回路８に入力するように
なっている。

パルス幅変調回路８は、一定周期の三角波を発生する発
振器８１、コンパレータ８２、８３及びNOR回路８４等
を備えて構成される。

最大デューティ比設定回路９は、直流動作電源Ｖccを抵
抗９１及び９２によって分圧し、その分圧電圧を最大デ
ューティ設定電圧Ｅ_９としてコンパレータ８２に与え
る。コンパレータ８２では、第７図（ａ）に示すよう
に、最大デューティ比設定回路９から与えられる最大デ
ューティ設定電圧Ｅ_９と発振器８１から与えられる三角
波Ｅ₈₁とを比較し、第７図（ｂ）に示すように、最大デ
ューティ設定電圧Ｅ_９が三角波Ｅ₈₁を越える範囲で高レ
ベルとなる比較出力Ｅ₈₂を生じさせる。この比較出力Ｅ
₈₂は、NOR回路８４によって第７図（ｃ）に示すように
反転され、駆動回路１０を通してスイッチング素子１の
制御入力端に与えられ、スイッチング素子１の最大デュ
ーティ比（τ／Ｔ）が設定される。

コンパレータ８３では、出力電圧誤差検出回路６及び過
電流保護回路７から与えられる信号の論理和入力Ｅor
と、発振器８１から与えられる三角波Ｅ₈₁とを比較し、
オア入力Ｅorが三角波Ｅ₈₁を越える範囲で高レベルとな
る比較出力Ｅ₈₃を生じる。この比較出力Ｅ₈₃はNOR回路
８４によって反転され、駆動回路１０を通してスイッチ
ング素子１に入力され、スイッチング素子１のデューテ
ィ比が出力電流及び出力電圧に応じた値にパルス幅制御
される。

従って、NOR回路８４は最大デューティ比設定回路９及
びコンパレータ８２によって変調されたパルス幅と、出
力電圧誤差検出回路６、過電流保護回路７及びコンパレ
ータ８３によって変調されたパルス幅を入力条件とし
て、否定論理和演算を行なう。スイッチング素子１は、
NOR回路８４の否定論理和出力により、過電流保護回路
７または出力電圧誤差検出回路６によるパルス幅と、最
大デューティ比設定回路９による最大デューティを与え
るパルス幅の内、狭い方のパルス幅となるように、パル
ス幅制御される。

発明が解決しようとする問題点上述したように、従来は、過電流保護回路７または出力
電圧誤差検出回路６によるパルス幅と、これらとは独立
して設けられた最大デューティ比設定回路８によるパル
ス幅の内、狭い方のパルス幅となるように、スイッチン
グ素子１をパルス幅制御する回路構成となっていたた
め、次のような問題点があった。

（ａ）過電流保護回路７を構成する場合、ピークホール
ド回路を構成するダイオード７３、コンデンサ７４及び
増幅器７５が必須であり、ピークホールド用のコンデン
サ７４の充電時間、増幅器７５のスルーレート特性等の
影響を受け、応答性が悪く、負荷の急激な変化に追従で
きない。このため、スイッチング素子１の安全動作領域
を越えるような過電流が一時的に流れ、スイッチング素
子１が損傷を受け、破壊されることがある。

（ｂ）出力電流と出力電圧の過電流垂下特性が増幅器７
５のゲインに左右され、その改善に限界がある。例えば
第８図に示すように、裾を引く過電流垂下特性となる。

問題点を解決するための手段上述する従来の問題点を解決するため、本発明は、電力
変換用の変圧器と、この変圧器の入力巻線を通して与え
られる直流入力をスイッチングするスイッチング素子
と、前記変圧器の出力巻線に取出されたスイッチング出
力を直流に変換する回路と、前記スイッチング素子に対
してパルス幅変調制御を与える制御回路とを備えるスイ
ッチング電源において、前記制御回路は、前記スイッチ
ング素子の最大デューテイ比を設定する最大デューティ
比設定回路と、負荷電流またはそれに比例する電流を検
出し、過電流検出時に前記最大デューティ比設定回路の
デューティ比設定値を制御する過電流保護回路とを有す
ることを特徴とする。

なお、出力電圧誤差検出回路によるパルス幅制御は、過
電流保護回路及び最大デューティ比設定回路によるパル
ス幅制御とは独立して、別個に行なう。

作用本発明に係るスイッチング電源は上述のような構成であ
るから、スイッチング素子の最大デューティ比を最大デ
ューティ比設定回路によって設定して、電力変換用変圧
器の飽和を防止すると同時に、過電流検出時には、この
最大デューティ比設定回路のデューティ比設定値を、過
電流保護回路からの過電流検出信号によって、パルス幅
が狭くなる方向に制御し、過電流保護を行なわせること
ができる。

過電流保護回路によるデューティ設定値の制御は、最大
デューティ比設定回路の最大デューティ設定電圧を制御
することによって行なえばよく、従来のようなピークホ
ールド回路、増幅回路が不要である。このため、ピーク
ホールド用コンデンサの充電時間や、増幅器のスルーレ
ート特性等による応答遅れがなくなり、応答性が速く、
負荷の急激な変化にも充分に追従できるようになる。

また、過電流垂下特性が増幅器のゲインに左右されるこ
とがなくなり、裾を引かないシャープな過電流垂下特性
が得られる。

実施例第１図は本発明に係るスイッチング電源のブロック図で
あり、第６図と同一の参照符号は同一性ある構成部分を
示してある。１１は最大デューティ比設定回路、１２は
過電流保護回路である。

最大デューティ比設定回路１１は、直流電源Ｖccを抵抗
分圧回路によって分圧して、その最大デューティ設定電
圧Ｅ₁₁をパルス幅変調回路８のコンパレータ８２に入力
し、発振器８１から入力される三角波Ｅ₈₁と比較する。
この場合の最大デューティ比設定及びそれによるパルス
幅変調は従来と同様である。

過電流保護回路１２は、スイッチング素子１に流れるパ
ルス電流Ｉｃまたはそれに比例する電流を検出する電流
検出回路121と、この電流検出回路121の電流検出信号よ
り過電流を検出する過電流検出回路122とより構成され
ている。

過電流検出回路122が過電流を検出すると、その検出信
号は前記最大デューティ比設定回路１１に与えられる。
これにより、最大デューティ比設定回路１１の分圧比、
即ちデューティ比設定電圧Ｅ₁₁が、パルス幅の狭くなる
方向に制御され、過電流保護作用が得られる。

第２図は最大デューティ比設定回路１１による最大デュ
ーティ設定と、過電流保護回路１２によるデューティ比
設定値制御動作を説明する図である。過電流保護回路１
２からの検出信号がない場合は、発振器８１の三角波Ｅ
₈₁と最大デュティ比設定回路１１の設定電圧Ｅ_１１とが
コンパレータ８２によって比較され、設定電圧₁₁が三角
波Ｅ₈₁より高くなる範囲で高レベルとなる第２図（ｂ）
に示すようなコンパレータ出力Ｅ₈₂が得られ、従来と同
様の回路作用により、最大デューティ比設定が行なわれ
る。

ところが、負荷短絡等により、スイッチング素子１に流
れるパルス電流Ｉｃが過電流状態になると、電流検出回
路121、過電流検出回路122によって検出され、その検出
信号によって、最大デュテー比設定回路１１のデューテ
ィ設定電圧Ｅ₁₁が第２図（ａ）の点線のように上昇す
る。このため、コンパレータ出力Ｅ₈₂が高レベルとなる
時間幅が、第２図（ｂ）に示すように、最大デューティ
設定時の時間幅τ_１から時間幅τ_２まで広がる。コンパ
レータ８２の後段にNOR回路８４が接続されているの
で、NOR回路８４からは、コンパレータ出力Ｅ₈₂を反転
させた第２図（ｃ）に示すようなパルス幅変調出力Ｅ₈₄
が得られる。このパルス幅変調出力Ｅ₈₄は駆動回路１０
を通してスイッチング素子１に与えられるので、スイッ
チング素子１のオン時間幅がパルス幅変調出力Ｅ₈₄のオ
ン時間幅τonとなるように絞られ、過電流制御作用が得
られる。

第３図は本発明に係るスイッチング電源の更に具体的な
実施例を示す図である。この実施例では、過電流保護回
路１２の電流検出回路121は電流検出トランス121aの一
次側巻線をスイッチング素子１に直列に挿入接続すると
共に、この電流検出トランス121aの二次側巻線の端子間
に抵抗121bを接続し、抵抗121bの両端に現われる電圧を
ダイオード121cで整流して、過電流検出回路122に入力
するようになっている。

過電流検出回路122は、この実施例では、トランジスタ1
22aのベースに電流検出回路121の電圧信号Ｖd₁を与える
と共に、エミッタに接続したコンデンサ122bの端子から
出力信号を取り出すエミッタ．フォロア．トランジスタ
回路として構成してある。122cは放電用抵抗である。コ
ンデンサ122bの端子から取出された出力信号Ｖd₂は、ダ
イオード122dを通して、最大デューティ比設定回路１１
に入力される。

最大デューティ比設定回路１１は、従来と同様に、直流
電源Ｖccを抵抗111と抵抗112とで分圧し、その分圧電圧
Ｅ₁₁を最大デューティ設定電圧としてコンパレータ８２
に入力するようになっているのであるが、本発明におい
ては、抵抗111と抵抗112の接続点（イ）に過電流保護回
路１２の出力端を接続し、接続点（イ）で得られる設定
電圧Ｅ₁₁を、過電流保護回路１２からの信号Ｖd₂によっ
て制御できるようにしてある。113はコンデンサであ
り、スイッチング電源の入力電源投入時等にパルス幅を
徐々に広げるソフトスタート動作を行なう。

上記の回路構成において、過電流保護回路１２を構成す
る電流検出トランス121ａの二次側巻線には、スイッチ
ング素子１に流れるパルス電流Ｉｃに比例する電圧信号
Ｖd₁が現われる。この電圧信号Ｖd₁は、エミッタ．フォ
ロア．トランジスタ回路で成る過電流検出回路122に入
力され、コンデンサ122bの端子より、電圧信号Ｖd₁とト
ランジスタ122aのベース．エミッタ間電圧Ｖbeとの差に
略等しい出力電圧Ｖd₂が得られる。この出力電圧Ｖd₂は
ダイオード122dを通して最大デューティ比設定回路１１
に与えられるので、設定電圧Ｅ₁₁はこの出力電圧Ｖd₂に
依存した電圧値に設定され、前述の過電流保護作用が行
なわれる。

この実施例の場合は、スイッチング素子１に流れるパル
ス電流Ｉｃはトランス121aによって電圧信号Ｖd₁に変換
して検出する構成であるため、抵抗検出方式の場合と比
較して、損失が小さくなると同時に、ノイズマージンが
大きくなる。例えば最大デューティ設定回路１１におけ
る最大デューティ設定電圧Ｅ₁₁を1.5〜２Ｖ程度とした
場合、電流検出トランス121aの検出電圧を整流した後の
電圧信号Ｖd₁は約３Ｖ（ピーク値）で動作し、外来ノイ
ズ等に対してノイズマージンの非常に大きい回路を構成
できる。

また、電流検出トランス121aに流れるパルス電流Ｉｃの
波高値に比例した検出信号で、最大デューティ比設定値
を直接的に制御できるため、回路上の時間遅れももなく
なり、過電流垂下特性が向上する。

しかも、エミッタ．フォロア．トランジスタ回路で成る
過電流検出回路122の出力Ｖd₂によって最大デューティ
比設定回路１１のデューティ設定値を制御するようにな
っているため、従来の増幅器使用の場合のような、スル
ーレート特性等による応答性の低下を招くことがなく、
応答性が非常に速くなり、負荷短絡、負荷急変に対して
も充分な過電流保護作用が得られる。

なお、この実施例では、出力回路４はダイオード４１、
４２、チョークコイル４３及びコンデンサ４４等を備え
るチョークインプット方式となっている。また、駆動回
路１０はパルス幅変調回路８から出力されるパルス幅変
調信号Ｅ₈₄によってドライブされるトランジスタ101
と、入力巻線をトランジスタ101に接続すると共に、出
力巻線をメインのスイッチング素子１のベース駆動回路
に接続したプリ．トランス102とを備えて構成されてい
る。更に、出力電圧誤差検出回路６は、その出力をコン
パレータ８３に与え、過電流保護回路１２及び最大デュ
ーティ比設定回路１１によるパルス幅制御系から独立さ
せてある。

第４図は本発明に係るスイッチング電源の別の実施例に
おける要部の電気回路図である。この実施例は、多出力
タイプのスイッチング電源に好適な過電流制御技術を示
すものである。即ち、変圧器２に複数の出力巻線２２
ａ、２２ｂを設け、各出力巻線２２ａ、２２ｂに出力回
路４ａ、４ｂを接続して多出力のスイッチング電源を構
成する場合に、各出力巻線２２ａ、２２ｂを含む回路ル
ープ内に電流検出トランス121aをそれぞれ設けて、各出
力毎に電流検出回路121を構成し、電流検出回路121の出
力端をワイヤードオア接続して、過電流検出回路122に
入力するようにしたものである。５ａ、５ｂは各出力の
負荷である。

この第４図の実施例の場合には、複数の出力の何れか一
つが過電流になったことを、各出力系に個別的に設けら
れた電流検出回路121によって個別的に検出し、その論
理和を共通の過電流検出回路122に入力して、過電流保
護を行なうことができるので、多出力タイプの場合の過
電流保護回路を簡単化できる。

第５図は更に別の実施例における電気回路図である。こ
の実施例では、変圧器２の出力巻線２２に現われる電圧
をダイオード１３で整流すると共に、抵抗１４、１５で
分割して電流検出回路121に加える回路構成とし、入力
電圧変動に伴なう過電流検出値の変動を補償できるよう
にしてある。

発明の効果以上述べたように、本発明は、パルス幅制御方式のスイ
ッチング電源において、スイッチング素子に対してパル
ス幅制御を加える制御回路に備えられた最大デューティ
比設定回路のデューティ比設定値を、過電流保護回路の
出力によって制御するようにしたから、応答性及び検出
精度に優れ、負荷短絡や負荷急変時における損傷から回
路を確実に保護し得るスイッチング電源を提供すること
ができる。

【図面の簡単な説明】

第１図は本発明に係るスイッチング電源のブロック図、
第２図は本発明に係るスイッチング電源の最大デューテ
ィ比設定回路による最大デューティ設定と、過電流保護
回路によるデューティ比設定値制御動作を説明する波形
図、第３図は本発明に係るスイッチング電源の更に具体
的な実施例における電気回路図、第４図は本発明に係る
スイッチング電源の別の実施例における要部の電気回路
図、第５図は本発明に係るスイッチング電源の更に別の
実施例における要部の電気回路図、第６図は従来のスイ
ッチング電源の一般的な構成を示す電気回路図、第７図
はその最大デューティ設定を示す波形図、第８図は同じ
くその出力電流−出力電圧特性図である。１……スイッチング素子２……電力変換用の変圧器３……直流電源、４……出力回路５……負荷、６……出力電圧誤差検出回路８……パルス暴変調回路１０……駆動回路１１……最大デューティ比設定回路１２……過電流保護回路 121……電流検出回路 122……過電流検出回路

Claims

【特許請求の範囲】

【請求項１】電力変換用の変圧器と、この変圧器の入力
巻線を通して与えられる直流入力をスイッチングするス
イッチング素子と、前記変圧器の出力巻線に取出された
スイッチング出力を直流に変換する回路と、前記スイッ
チング素子に対してパルス幅変調制御を与える制御回路
とを備えるスイッチング電源において、前記制御回路
は、前記スイッチング素子の最大デューティ比を設定す
る最大デューティ比設定回路と、負荷電流またはそれに
比例する電流を検出し、過電流検出時に前記最大デュー
ティ比設定回路のデューティ比設定値を制御する過電流
保護回路とを有することを特徴とするスイッチング電
源。
【請求項２】前記過電流保護回路は、電流検出トランス
を含み電流信号を電圧信号に変換して出力する電流検出
回路と、この電流検出回路から出力される電圧信号によ
ってベース駆動されるエミッタ．フォロア．トランジス
タ回路とを備え、このトランジスタ回路の出力によっ
て、前記最大デューティ比設定回路のデューティ比設定
値を制御することを特徴とする特許請求の範囲第１項に
記載のスイッチング電源。
【請求項３】前記トランジスタ回路は、エミッタ端子に
コンデンサを接続した回路構成で成ることを特徴とする
特許請求の範囲第２項に記載のスイッチング電源。
【請求項４】前記電流検出トランスは、前記スイッチン
グ素子及び前記変圧器の前記入力巻線を含む回路ループ
内に挿入されていることを特徴とする特許請求の範囲第
２項に記載のスイッチング電源。
【請求項５】前記電流検出トランスは、前記変圧器の前
記出力巻線を含む回路ループ内に挿入されていることを
特徴とする特許請求の範囲第２項に記載のスイッチング
電源。
【請求項６】前記変圧器は互いに独立する複数の出力巻
線を備え、前記電流検出トランスは前記各出力巻線毎に
備えられ、各電流検出回路から出力される電圧信号の論
理和を、前記過電流検出回路に入力することを特徴とす
る特許請求の範囲第５項に記載のスイッチング電源。
【請求項７】前記電流検出トランスは、電圧信号出力側
の巻線の一端において、前記直流入力電圧に比例した信
号が重畳されることを特徴とする特許請求の範囲第２項
に記載のスイッチング電源。