JPH04150770A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JPH04150770A JPH04150770A JP27701490A JP27701490A JPH04150770A JP H04150770 A JPH04150770 A JP H04150770A JP 27701490 A JP27701490 A JP 27701490A JP 27701490 A JP27701490 A JP 27701490A JP H04150770 A JPH04150770 A JP H04150770A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- voltage
- circuit
- duty ratio
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）産業上の利用分野
この発明は定電圧電源回路などに用いられるスイッチン
グレギュレータに関する。
グレギュレータに関する。
（ｂ）従来の技術
−Ｓに、他動発振型スイッチングレギュレータにおいて
は、スイッチング制御回路として三角波発振器とコンパ
レータを用いたＰＷＭ制御回路を基本構成とするスイッ
チングレギュレータ用ＩＣが用いられている。このよう
なスイッチングレギュレータ用ＩＣには入力電圧によっ
てＰＷＭ信号の最大デユーティ比を制限する所謂デッド
バンド制御回路が設けられていて、その機能が例えば過
電流保護機能に利用されている。
は、スイッチング制御回路として三角波発振器とコンパ
レータを用いたＰＷＭ制御回路を基本構成とするスイッ
チングレギュレータ用ＩＣが用いられている。このよう
なスイッチングレギュレータ用ＩＣには入力電圧によっ
てＰＷＭ信号の最大デユーティ比を制限する所謂デッド
バンド制御回路が設けられていて、その機能が例えば過
電流保護機能に利用されている。
このようなデッドバンド制御回路を備えたスイッチング
レギュレータ用ｔＣを用いて過電流保護を行った従来の
スイッチングレギュレータの主要部の回路図を第６図に
示す。同図において１はスイッチングレギュレータ用Ｉ
Ｃからなるスイッチング制御回路、２はトランスであり
、トランス２の一次巻線Ｎ１にスイッチングトランジス
タＱ４が接続されていて、スイッチング制御回路１のＥ
出力によってＱ４がオンオフ制御される。また、ＣＴは
トランスの一次巻線Ｎ１に流れる電流を検出するカレン
トトランスである。過電流保護が働かない通常状態では
ＣＴの起電圧によりＤ５．Ｒ１２に電流が流れるが、ツ
ェナーダイオードＺＤｊ雰 ÷オフ状態である。トランスの一次巻線電流が一定値を
超えたときＣＴの起電圧が増大することによりツェナー
ダイオードＺＤがオンし、Ｑ５にベース電流が流れ、Ｑ
５がオンする。
レギュレータ用ｔＣを用いて過電流保護を行った従来の
スイッチングレギュレータの主要部の回路図を第６図に
示す。同図において１はスイッチングレギュレータ用Ｉ
Ｃからなるスイッチング制御回路、２はトランスであり
、トランス２の一次巻線Ｎ１にスイッチングトランジス
タＱ４が接続されていて、スイッチング制御回路１のＥ
出力によってＱ４がオンオフ制御される。また、ＣＴは
トランスの一次巻線Ｎ１に流れる電流を検出するカレン
トトランスである。過電流保護が働かない通常状態では
ＣＴの起電圧によりＤ５．Ｒ１２に電流が流れるが、ツ
ェナーダイオードＺＤｊ雰 ÷オフ状態である。トランスの一次巻線電流が一定値を
超えたときＣＴの起電圧が増大することによりツェナー
ダイオードＺＤがオンし、Ｑ５にベース電流が流れ、Ｑ
５がオンする。
ところでスイッチング制御回路１のＲＥＦ端子からは基
準電圧が外部へ出力されていて、ＤＢ端子の入力電圧が
高くなるほどＥ端子から出力するＰＷＭ信号の最大デユ
ーティ比を制限する。従ってＱ５がオンすることにより
ＤＢ端子がＲＥＦ端子と時開−の電圧とな÷÷÷妊繋り
、Ｅ端子より出力されるＰＷＭ信号のデユーティ比が略
０％となってトランスの２次側に対する電力供給がしゃ
断される。
準電圧が外部へ出力されていて、ＤＢ端子の入力電圧が
高くなるほどＥ端子から出力するＰＷＭ信号の最大デユ
ーティ比を制限する。従ってＱ５がオンすることにより
ＤＢ端子がＲＥＦ端子と時開−の電圧とな÷÷÷妊繋り
、Ｅ端子より出力されるＰＷＭ信号のデユーティ比が略
０％となってトランスの２次側に対する電力供給がしゃ
断される。
（Ｃ１発明が解決しようとする課題
ところが、前述のように従来の過電流保護機能を有する
スイッチングレギュレータにおいては、トランスの一次
巻線電流を検出するために高価なカレントトランスを用
いていたためにスイッチングレギュレータ自体が高価な
ものとなっていた。
スイッチングレギュレータにおいては、トランスの一次
巻線電流を検出するために高価なカレントトランスを用
いていたためにスイッチングレギュレータ自体が高価な
ものとなっていた。
この発明の目的はカレントトランスを用いることなくス
イッチング制御回路に含まれている所謂デッドバンド制
御回路を利用した過電流保護機能を実現したスイッチン
グレギュレータを提供することにある。
イッチング制御回路に含まれている所謂デッドバンド制
御回路を利用した過電流保護機能を実現したスイッチン
グレギュレータを提供することにある。
（ｄ）課題を解決するための手段
この発明は、三角波発振器と、この三角波発振器の出力
電圧と誤差増幅回路の出力電圧との比較を行いＰＷＭ信
号を発生するコンパレータと、入力端子の増大に伴い前
記ＰＷＭ信号の最大デユーティ比を小さくする最大デユ
ーティ比制限回路を含み、スイッチングトランジスタを
オンオフ制御するスイッチング制御回路を有するスイッ
チングレギュレータにおいて、 スイッチングトランジスタに直列に電流検出抵抗を接続
するとともに、この電流検出抵抗の降下電圧を増幅して
前記最大デユーティ比制限回路の入力へ信号を与える増
幅回路を設けたことを特徴としている。
電圧と誤差増幅回路の出力電圧との比較を行いＰＷＭ信
号を発生するコンパレータと、入力端子の増大に伴い前
記ＰＷＭ信号の最大デユーティ比を小さくする最大デユ
ーティ比制限回路を含み、スイッチングトランジスタを
オンオフ制御するスイッチング制御回路を有するスイッ
チングレギュレータにおいて、 スイッチングトランジスタに直列に電流検出抵抗を接続
するとともに、この電流検出抵抗の降下電圧を増幅して
前記最大デユーティ比制限回路の入力へ信号を与える増
幅回路を設けたことを特徴としている。
（ｅ）作用
第１図にこの発明の構成例を示す。同図においてｌはス
イッチング制御回路、２はトランスである。トランス２
の一次１！−線ＮｌにはスイッチングトランジスタＱｌ
とともに電流検出抵抗Ｒ１が直列に接続されている。ス
イッチングトランジスタＱ１はスイッチング制御回路１
のＥ出力によりオンオフ制御される。増幅回路３はＱｌ
がオンのとき電流検出抵抗Ｒ１に流れる一次巻線電流に
よる降下電圧を増幅してスイッチング制御回路ｌ内の最
大デユーティ比制限回路の入力ＤＢに与える。
イッチング制御回路、２はトランスである。トランス２
の一次１！−線ＮｌにはスイッチングトランジスタＱｌ
とともに電流検出抵抗Ｒ１が直列に接続されている。ス
イッチングトランジスタＱ１はスイッチング制御回路１
のＥ出力によりオンオフ制御される。増幅回路３はＱｌ
がオンのとき電流検出抵抗Ｒ１に流れる一次巻線電流に
よる降下電圧を増幅してスイッチング制御回路ｌ内の最
大デユーティ比制限回路の入力ＤＢに与える。
ここでは増幅回路３はスイッチング制御回路１のＲＥＦ
端子から出力されている基準電圧を電源としている。
端子から出力されている基準電圧を電源としている。
以上のように構成したためトランスの一次巻線電流の増
大に伴いＤＢ端子の入力電圧が増大し、スイッチングト
ランジスタＱ１の最大デユーティ比が制限されることに
なる。なお、スイッチングトランジスタＱ１の接地電位
の上昇を抑え、また電流検出抵抗Ｒ１による電力損失を
抑えるために電流検出抵抗Ｒ１は低抵抗でなければなら
ず、これに伴いＲ１の降下電圧が低下するが、増幅回路
３の作用によりトランスの一次巻線電流に応じた最大デ
ユーティ比に制限される。
大に伴いＤＢ端子の入力電圧が増大し、スイッチングト
ランジスタＱ１の最大デユーティ比が制限されることに
なる。なお、スイッチングトランジスタＱ１の接地電位
の上昇を抑え、また電流検出抵抗Ｒ１による電力損失を
抑えるために電流検出抵抗Ｒ１は低抵抗でなければなら
ず、これに伴いＲ１の降下電圧が低下するが、増幅回路
３の作用によりトランスの一次巻線電流に応じた最大デ
ユーティ比に制限される。
（ｆ）実施例
この発明の実施例であるスイッチングレギュレータに用
いられるスイッチング制御回路の基本構成およびその各
部の電圧波形を第４図および第５図に示す。第４図にお
いて１０は端子ＲおよびＣに接続されるＣＲ定数により
定まる周波数で三角波信号を発生する三角波発振器、１
１は三角波信号と端子ＤＢの入力信号を入力とするコン
パレータ、１３は端子ＮｌおよびＩの入力電圧差を増幅
する誤差増幅回路、１２は三角波信号と誤差増幅回路１
３の出力信号を入力とするコンパレータ、１４はコンパ
レータ１１および１２の出力信号の論理積信号を発生す
るゲート回路、１５は出力トランジスタ、１６は端子Ｖ
ｃ ｃ−ＣｙＮＤ間に供給される電圧から基準電圧を
発生し各部に供給するとともに端子ＲＥＦから外部へ出
力する基準電圧発生回路である。
いられるスイッチング制御回路の基本構成およびその各
部の電圧波形を第４図および第５図に示す。第４図にお
いて１０は端子ＲおよびＣに接続されるＣＲ定数により
定まる周波数で三角波信号を発生する三角波発振器、１
１は三角波信号と端子ＤＢの入力信号を入力とするコン
パレータ、１３は端子ＮｌおよびＩの入力電圧差を増幅
する誤差増幅回路、１２は三角波信号と誤差増幅回路１
３の出力信号を入力とするコンパレータ、１４はコンパ
レータ１１および１２の出力信号の論理積信号を発生す
るゲート回路、１５は出力トランジスタ、１６は端子Ｖ
ｃ ｃ−ＣｙＮＤ間に供給される電圧から基準電圧を
発生し各部に供給するとともに端子ＲＥＦから外部へ出
力する基準電圧発生回路である。
第５図に示した（ａ）〜（ｄ）の各波形は第４図中Ｃ参
照で示す箇所の電圧信号である。誤差増幅回路１３の出
力電圧が第５図に示すｖｌであればコンパレータ１２の
出力信号Ｃは第５図中（Ｃ）に示すようなデユーティ比
を有する矩形波信号となる。ところが、ＤＢ端子の入力
電圧が第５図中■２で示す電圧であった場合、コンパレ
ータ１１の出力信号すは第５図中（ｂ）に示すようにデ
ユーティ比の低い矩形波信号となる。その結果、出力ト
ランジスタ１５は第５図中（ｄ）で示すように低いデユ
ーティ比で駆動されることになる。
照で示す箇所の電圧信号である。誤差増幅回路１３の出
力電圧が第５図に示すｖｌであればコンパレータ１２の
出力信号Ｃは第５図中（Ｃ）に示すようなデユーティ比
を有する矩形波信号となる。ところが、ＤＢ端子の入力
電圧が第５図中■２で示す電圧であった場合、コンパレ
ータ１１の出力信号すは第５図中（ｂ）に示すようにデ
ユーティ比の低い矩形波信号となる。その結果、出力ト
ランジスタ１５は第５図中（ｄ）で示すように低いデユ
ーティ比で駆動されることになる。
この発明の実施例であるスイッチングレギュレータの回
路図を第２図に示す。
路図を第２図に示す。
第２図において１はスイッチングレギュレータ用ＩＣか
らなるスイッチング制御回路、２はトランスである。ト
ランス２の一次巻線Ｎ１にはスイッチングトランジスタ
Ｑ１と共に電流検出抵抗Ｒ１が直列に接続されている。
らなるスイッチング制御回路、２はトランスである。ト
ランス２の一次巻線Ｎ１にはスイッチングトランジスタ
Ｑ１と共に電流検出抵抗Ｒ１が直列に接続されている。
スイッチング制御回路１０Ｅ端子からはＰ Ｗ Ｍ ｉ
ｌｌ ？１１された矩形波信号が出力され、抵抗Ｒ７，
Ｒ８を介してスイッチングトランジスタＱ１のゲートに
接続されている。
ｌｌ ？１１された矩形波信号が出力され、抵抗Ｒ７，
Ｒ８を介してスイッチングトランジスタＱ１のゲートに
接続されている。
トランス２の二次巻線Ｎ２には整流ダイオードＤ３、フ
リーホイールダイオードＤ４．チョークコイルＬおよび
平滑コンデンサＣ２による整流平滑回路が接続されてい
る。また出力端子間には抵抗Ｒ９，ＲＩＯからなる分圧
回路が設けられていて、スイッチング制御回路１ＯＮｌ
端子に帰還されている。スイッチング制御回路１のＲＥ
Ｆ端子からは基準電圧が出力されていて、■端子にその
基準電圧が入力され抵抗Ｒ６を介して接地されている。
リーホイールダイオードＤ４．チョークコイルＬおよび
平滑コンデンサＣ２による整流平滑回路が接続されてい
る。また出力端子間には抵抗Ｒ９，ＲＩＯからなる分圧
回路が設けられていて、スイッチング制御回路１ＯＮｌ
端子に帰還されている。スイッチング制御回路１のＲＥ
Ｆ端子からは基準電圧が出力されていて、■端子にその
基準電圧が入力され抵抗Ｒ６を介して接地されている。
従って基準電圧と出力電圧のＲ９，ＲＩＯによる分圧値
との差に応じてＰＷＭＩ＃］ｉされた矩形波がＥ端子か
ら出力される。
との差に応じてＰＷＭＩ＃］ｉされた矩形波がＥ端子か
ら出力される。
スイッチングトランジスタＱｌのソースと電流検出抵抗
Ｒ１の接続点には抵抗Ｒ２，コンデンサＣ１を介してト
ランジスタＱ２のベースが接続されている。Ｑ２のコレ
クタには抵抗Ｒ３を介してトランジスタＱ３のベースが
接続されている。スイッチング制御回路１のＲＥＦ端子
と接地間には抵抗Ｒ４，Ｒ５からなる分圧回路が接続さ
れていて、その分圧出力がＤＢ端子に接続されている。
Ｒ１の接続点には抵抗Ｒ２，コンデンサＣ１を介してト
ランジスタＱ２のベースが接続されている。Ｑ２のコレ
クタには抵抗Ｒ３を介してトランジスタＱ３のベースが
接続されている。スイッチング制御回路１のＲＥＦ端子
と接地間には抵抗Ｒ４，Ｒ５からなる分圧回路が接続さ
れていて、その分圧出力がＤＢ端子に接続されている。
また、抵抗Ｒ５に並列にトランジスタＱ３が接続されて
いる。なお、スイッチング制御回路１の電源は起動時に
おいて図外の起動回路よりダイオードＤ１を介して供給
され、起動後は図外の補助電源よりダイオードＤ２を介
して供給される。
いる。なお、スイッチング制御回路１の電源は起動時に
おいて図外の起動回路よりダイオードＤ１を介して供給
され、起動後は図外の補助電源よりダイオードＤ２を介
して供給される。
第２図に示した回路の動作は次のとおりである先ず、ス
イッチング制御回路１のＥ端子の出力電圧が高電位とな
ればスイッチングトランジスタＱ１がオンしてｔ流検出
抵抗Ｒ１にトランスの一次巻線電流が流れる。これによ
りＲ１の降下電圧に応じてＱ２にベース電流が流れ、さ
らにＱ３にベース電流が流れる。従ってスイッチング制
御回路１のＤＢ端子の入力電圧はＲ５とＱ３のオン抵抗
による合成抵抗とＲ４による基準電圧の分圧値が与えら
れることになる。
イッチング制御回路１のＥ端子の出力電圧が高電位とな
ればスイッチングトランジスタＱ１がオンしてｔ流検出
抵抗Ｒ１にトランスの一次巻線電流が流れる。これによ
りＲ１の降下電圧に応じてＱ２にベース電流が流れ、さ
らにＱ３にベース電流が流れる。従ってスイッチング制
御回路１のＤＢ端子の入力電圧はＲ５とＱ３のオン抵抗
による合成抵抗とＲ４による基準電圧の分圧値が与えら
れることになる。
いま、何らかの原因て負荷に過電流が流れたとすると、
トランス２の一次側換算インダクタンスが低下して一次
巻線電流が増大する。このことによりＲ１の降下電圧が
増大し、Ｑ２およびＱ３のオン抵抗が低下することによ
り、スイッチング制御回路１のＤＢ端子の入力電圧が上
昇する。このＤＢ端子の入力電圧がスイッチング制御回
路１内に設けられている誤差増幅回路の出力電圧（第４
図中Ｃ参照）を超えたとき、負荷供給電圧に係わらずス
イッチングトランジスタＱ１のデユーティ比が制限され
て過電流保護が図られる。
トランス２の一次側換算インダクタンスが低下して一次
巻線電流が増大する。このことによりＲ１の降下電圧が
増大し、Ｑ２およびＱ３のオン抵抗が低下することによ
り、スイッチング制御回路１のＤＢ端子の入力電圧が上
昇する。このＤＢ端子の入力電圧がスイッチング制御回
路１内に設けられている誤差増幅回路の出力電圧（第４
図中Ｃ参照）を超えたとき、負荷供給電圧に係わらずス
イッチングトランジスタＱ１のデユーティ比が制限され
て過電流保護が図られる。
なお、コンデンサＣ１はトランスの一次巻線電流に重畳
されているノイズ成分を除去するために設けているが、
これを例えば第３図に示すようにトランジスタＱ２のベ
ース−接地間に抵抗Ｒ１１とともに設けることによって
ノイズ成分を除去することも可能である。
されているノイズ成分を除去するために設けているが、
これを例えば第３図に示すようにトランジスタＱ２のベ
ース−接地間に抵抗Ｒ１１とともに設けることによって
ノイズ成分を除去することも可能である。
（ｇ１発明の効果
以上のようにこの発明によれば、カレントトランスを用
いることなく過電流を検出することができ、過電流検出
時にスイッチングトランジスタの最大オンデユーテイ比
が制限されるため、低価格で過電流保護機能を有するス
イッチングレギュレータを構成することができる。
いることなく過電流を検出することができ、過電流検出
時にスイッチングトランジスタの最大オンデユーテイ比
が制限されるため、低価格で過電流保護機能を有するス
イッチングレギュレータを構成することができる。
第１図はこの発明の構成例を示す図、第２図はこの発明
の実施例であるスイッチングレギュレータの回路図であ
る。第３図は他の実施例に係るスイッチングレギュレー
タの部分回路図である。第４図および第５図はこの発明
の実施例であるスイッチングレギュレータに用いられる
スイッチング制御回路の回路図および各部の電圧波形図
である。第６図は従来のスイッチングレギュレータの主
要部の回路図である。 １−スイッチング制御回路、 ２−トランス、 増幅回路、 Ｑｌ−スイッチングトランジスタ、 １−電流検出抵抗。
の実施例であるスイッチングレギュレータの回路図であ
る。第３図は他の実施例に係るスイッチングレギュレー
タの部分回路図である。第４図および第５図はこの発明
の実施例であるスイッチングレギュレータに用いられる
スイッチング制御回路の回路図および各部の電圧波形図
である。第６図は従来のスイッチングレギュレータの主
要部の回路図である。 １−スイッチング制御回路、 ２−トランス、 増幅回路、 Ｑｌ−スイッチングトランジスタ、 １−電流検出抵抗。
Claims (1)
- （１）三角波発振器と、この三角波発振器の出力電圧と
誤差増幅回路の出力電圧との比較を行いＰＷＭ信号を発
生するコンパレータと、入力電圧の増大に伴い前記ＰＷ
Ｍ信号の最大デューティ比を小さくする最大デューティ
比制限回路を含み、スイッチングトランジスタをオンオ
フ制御するスイッチング制御回路を有するスイッチング
レギュレータにおいて、 スイッチングトランジスタに直列に電流検出抵抗を接続
するとともに、この電流検出抵抗の降下電圧を増幅して
前記最大デューティ比制限回路の入力ヘ信号を与える増
幅回路を設けたことを特徴とするスイッチングレギュレ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27701490A JPH04150770A (ja) | 1990-10-15 | 1990-10-15 | スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27701490A JPH04150770A (ja) | 1990-10-15 | 1990-10-15 | スイッチングレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150770A true JPH04150770A (ja) | 1992-05-25 |
Family
ID=17577568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27701490A Pending JPH04150770A (ja) | 1990-10-15 | 1990-10-15 | スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150770A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60226772A (ja) * | 1984-04-24 | 1985-11-12 | Tdk Corp | スイツチング電源 |
| JPS61244269A (ja) * | 1985-04-19 | 1986-10-30 | Tdk Corp | スイツチング電源 |
| JPS6248263A (ja) * | 1985-08-27 | 1987-03-02 | Fujitsu Ltd | Ｄｃ−ｄｃコンバ−タ |
-
1990
- 1990-10-15 JP JP27701490A patent/JPH04150770A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60226772A (ja) * | 1984-04-24 | 1985-11-12 | Tdk Corp | スイツチング電源 |
| JPS61244269A (ja) * | 1985-04-19 | 1986-10-30 | Tdk Corp | スイツチング電源 |
| JPS6248263A (ja) * | 1985-08-27 | 1987-03-02 | Fujitsu Ltd | Ｄｃ−ｄｃコンバ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191965B1 (en) | Switching power supply | |
| JPS591066B2 (ja) | 定電圧電源装置の起動方式 | |
| JPH06121529A (ja) | スイッチング電源装置 | |
| US8466668B2 (en) | Transient differential switching regulator | |
| US7161814B2 (en) | DC-DC converter with inductance element for detecting output current with accuracy | |
| JP4853182B2 (ja) | 非安定絶縁型ｄｃ−ｄｃコンバータおよび電源装置 | |
| JPH04150770A (ja) | スイッチングレギュレータ | |
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| JP2003164146A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JPH01295670A (ja) | 過電流保護回路 | |
| JP3391201B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH11285245A (ja) | 電源装置 | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JPH06276734A (ja) | 過電流保護回路 | |
| JPH04150769A (ja) | スイッチングレギュレータ | |
| JPS6135564B2 (ja) | ||
| JP3469510B2 (ja) | 自励式スイッチング電源回路 | |
| JP2887107B2 (ja) | スイッチング電源 | |
| JPS585432Y2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0353597Y2 (ja) | ||
| JPH03851Y2 (ja) | ||
| JPH04101664A (ja) | 多出力スイツチングレギユレータ |