JPH06112112A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06112112A JPH06112112A JP4284065A JP28406592A JPH06112112A JP H06112112 A JPH06112112 A JP H06112112A JP 4284065 A JP4284065 A JP 4284065A JP 28406592 A JP28406592 A JP 28406592A JP H06112112 A JPH06112112 A JP H06112112A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor device
- exposure
- manufacturing
- layer resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【構成】 Ｔ型ゲート形成を行う２層レジストの下層レ
ジスト４のパターンを形成する際、例えば上部を低ドー
スで、下部を高ドースでＥＢ露光を行って、上部が広
く，下部が狭い下層レジスト４のレジストプロファイル
を得る。そしてゲート電極６を形成する。 【効果】 ゲート電極６の上部と下部の接合断面積が大
きくなり、ゲートの断線，剥がれが少なくなり機械的強
度が向上し、素子の信頼性が向上する。
ジスト４のパターンを形成する際、例えば上部を低ドー
スで、下部を高ドースでＥＢ露光を行って、上部が広
く，下部が狭い下層レジスト４のレジストプロファイル
を得る。そしてゲート電極６を形成する。 【効果】 ゲート電極６の上部と下部の接合断面積が大
きくなり、ゲートの断線，剥がれが少なくなり機械的強
度が向上し、素子の信頼性が向上する。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にＴ型ゲート電極の形成工程の改良に関する
ものである。
に関し、特にＴ型ゲート電極の形成工程の改良に関する
ものである。
【０００２】
【従来の技術】図７は従来の半導体装置の製造工程にお
けるＴ型ゲート電極の形成工程を示す工程別断面図であ
り、図において、１は半導体基板、２は半導体基板１上
に形成されたソース電極、３は半導体基板１上に形成さ
れたドレイン電極、４は半導体基板１上に形成された１
層目の下層レジスト、５は下層レジスト上に形成された
２層目の上層レジスト、６はＴ型のゲート電極、４ｂ，
５ａは開口部である。
けるＴ型ゲート電極の形成工程を示す工程別断面図であ
り、図において、１は半導体基板、２は半導体基板１上
に形成されたソース電極、３は半導体基板１上に形成さ
れたドレイン電極、４は半導体基板１上に形成された１
層目の下層レジスト、５は下層レジスト上に形成された
２層目の上層レジスト、６はＴ型のゲート電極、４ｂ，
５ａは開口部である。
【０００３】次に、Ｔ型ゲート電極の形成工程を説明す
る。先ず、図７(a) に示すように、半導体基板１の上に
ソース電極２，ドレイン電極３をリフトオフ法で形成し
た後、下層レジスト４，上層レジスト５を順に塗布し、
上層レジストを露光し、現像を行って開口パターン５ａ
を形成する。次に、図７(b) に示すように、下層レジス
ト４を電子ビーム（以下、ＥＢと称す）露光にて露光
し、現像を行って、開口パターン４ｂ形成をする。次に
図７(c) に示すように、半導体基板１にリセスエッチン
グを行った後、図７(d) に示すように、ゲート電極６を
リフトオフ法で形成し、上層，下層レジスト５，４を除
去する。
る。先ず、図７(a) に示すように、半導体基板１の上に
ソース電極２，ドレイン電極３をリフトオフ法で形成し
た後、下層レジスト４，上層レジスト５を順に塗布し、
上層レジストを露光し、現像を行って開口パターン５ａ
を形成する。次に、図７(b) に示すように、下層レジス
ト４を電子ビーム（以下、ＥＢと称す）露光にて露光
し、現像を行って、開口パターン４ｂ形成をする。次に
図７(c) に示すように、半導体基板１にリセスエッチン
グを行った後、図７(d) に示すように、ゲート電極６を
リフトオフ法で形成し、上層，下層レジスト５，４を除
去する。
【０００４】
【発明が解決しようとする課題】ところで、このような
二層レジストを用いてＴ型ゲート電極を形成する場合、
下層レジストの開口部は、上層レジストの開口部より細
く形成する必要があり、また、形成されるＴ型ゲート電
極の上部と下部が剥がれないようにするためには、下層
レジストはその膜厚を薄くする必要がある。
二層レジストを用いてＴ型ゲート電極を形成する場合、
下層レジストの開口部は、上層レジストの開口部より細
く形成する必要があり、また、形成されるＴ型ゲート電
極の上部と下部が剥がれないようにするためには、下層
レジストはその膜厚を薄くする必要がある。
【０００５】そこで、上記図７に示した従来のＴ型ゲー
ト電極の形成工程では、下層レジスト４の開口部４ｂを
細く形成するために、その露光にＥＢ露光を用いてい
る。しかしながら、ＥＢ露光で形成される開口部４ｂは
レジスト表面に対して垂直方向に切り立った形状にな
り、更に、上記下層レジスト４の膜厚を高精度に制御す
ることは困難であるため、この開口部４ｂに電極金属が
付着して形成されるＴ型ゲート電極はオーバーハング形
状になりやすく、電極上部と電極下部が剥がれてしまう
という問題点があった。特に、リセスが深く形成された
場合は、このような問題点がより顕著に表れ、上記レジ
スト４の膜厚を薄く形成できたとしても、このような問
題点ｈ軽減されなかった。
ト電極の形成工程では、下層レジスト４の開口部４ｂを
細く形成するために、その露光にＥＢ露光を用いてい
る。しかしながら、ＥＢ露光で形成される開口部４ｂは
レジスト表面に対して垂直方向に切り立った形状にな
り、更に、上記下層レジスト４の膜厚を高精度に制御す
ることは困難であるため、この開口部４ｂに電極金属が
付着して形成されるＴ型ゲート電極はオーバーハング形
状になりやすく、電極上部と電極下部が剥がれてしまう
という問題点があった。特に、リセスが深く形成された
場合は、このような問題点がより顕著に表れ、上記レジ
スト４の膜厚を薄く形成できたとしても、このような問
題点ｈ軽減されなかった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、上部と下部の接合断面積の大き
い、機械的強度の高いＴ型ゲート電極を備えた半導体装
置を再現性良く形成することができる半導体装置の製造
方法を得ることを目的とする。
ためになされたもので、上部と下部の接合断面積の大き
い、機械的強度の高いＴ型ゲート電極を備えた半導体装
置を再現性良く形成することができる半導体装置の製造
方法を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、２層のレジストを用いてＴ型ゲート電
極を形成する方法において、下層レジストの開口部の断
面形状を、Ｖ型形状、即ち、その上部が広く、その下部
が狭く深くなる形状に形成したものである。更に、この
発明に係る半導体装置の製造方法は、上記下層レジスト
の開口部を、その上部を低ドーズで広く浅くＥＢ露光
し、その下部分を高ドーズで狭く深くＥＢ露光して形成
するようにしたものである。更に、この発明に係る半導
体装置の製造方法は、上記下層レジストの開口部を、そ
の中央部を高ドーズＥＢ露光し、その両側を低ドーズで
ＥＢ露光して形成すするようにしたものである。
置の製造方法は、２層のレジストを用いてＴ型ゲート電
極を形成する方法において、下層レジストの開口部の断
面形状を、Ｖ型形状、即ち、その上部が広く、その下部
が狭く深くなる形状に形成したものである。更に、この
発明に係る半導体装置の製造方法は、上記下層レジスト
の開口部を、その上部を低ドーズで広く浅くＥＢ露光
し、その下部分を高ドーズで狭く深くＥＢ露光して形成
するようにしたものである。更に、この発明に係る半導
体装置の製造方法は、上記下層レジストの開口部を、そ
の中央部を高ドーズＥＢ露光し、その両側を低ドーズで
ＥＢ露光して形成すするようにしたものである。
【０００８】更に、この発明に係る半導体装置の製造方
法は、上記下層レジストの開口部を、その中央部を中心
にして、ＥＢ露光のドーズ量を３段階以上の多段階に変
えて露光して形成するようにしたものである。更に、こ
の発明に係る半導体装置の製造方法は、電子ビームのビ
ーム径が次第に大きくなるように、ＥＢ露光のビームプ
ロファイルを変えながら上記下層レジストに露光を行う
ようにしたものである。更に、この発明に係る半導体装
置の製造方法は、上記下層レジストにγ値の低いレジス
トを用いたものである。
法は、上記下層レジストの開口部を、その中央部を中心
にして、ＥＢ露光のドーズ量を３段階以上の多段階に変
えて露光して形成するようにしたものである。更に、こ
の発明に係る半導体装置の製造方法は、電子ビームのビ
ーム径が次第に大きくなるように、ＥＢ露光のビームプ
ロファイルを変えながら上記下層レジストに露光を行う
ようにしたものである。更に、この発明に係る半導体装
置の製造方法は、上記下層レジストにγ値の低いレジス
トを用いたものである。
【０００９】
【作用】この発明においては、２層レジストにおける下
層レジストの開口部の断面形状をＶ字型形状にすること
により、電極の上下の接合面積が大きくなり、リセス深
さやレジスト膜厚の影響を受けずに、精度良く、且つ、
Ｔ型ゲート電極の上部と下部の剥離がない、強度に優れ
た半導体装置を形成することができる。
層レジストの開口部の断面形状をＶ字型形状にすること
により、電極の上下の接合面積が大きくなり、リセス深
さやレジスト膜厚の影響を受けずに、精度良く、且つ、
Ｔ型ゲート電極の上部と下部の剥離がない、強度に優れ
た半導体装置を形成することができる。
【００１０】
【実施例】（実施例１）図１は、この発明の一実施例に
よる半導体装置のＴ型ゲート電極の形成工程を示す工程
別断面図であり、図において、図７と同一符号は同一又
は相当部分を示し、４ａは下層レジスト４に形成された
開口部である。
よる半導体装置のＴ型ゲート電極の形成工程を示す工程
別断面図であり、図において、図７と同一符号は同一又
は相当部分を示し、４ａは下層レジスト４に形成された
開口部である。
【００１１】また、図２は、図１(b) に示す下層レジス
ト４の開口部４ａを形成する工程を示す図であり、図に
おいて、図１と同一符号は同一又は相当部分を示し、７
ａは高ドースのＥＢで露光したＥＢ露光部、７ｂは低ド
ースのＥＢで露光したＥＢ露光部である。
ト４の開口部４ａを形成する工程を示す図であり、図に
おいて、図１と同一符号は同一又は相当部分を示し、７
ａは高ドースのＥＢで露光したＥＢ露光部、７ｂは低ド
ースのＥＢで露光したＥＢ露光部である。
【００１２】以下、Ｔ型ゲート電極の製造工程を図１，
図２に基づいて説明する。図１(a) に示すように、従来
例と同様、半導体基板１にソース電極２，ドレイン電極
３をリフトオフ法にて形成した後、Ｔ型ゲート電極形成
用の２層レジストとして下層レジスト４，上層レジスト
５を順次塗布し、そして上層部のみ露光し、上層レジス
ト５に開口部５ａを形成する。
図２に基づいて説明する。図１(a) に示すように、従来
例と同様、半導体基板１にソース電極２，ドレイン電極
３をリフトオフ法にて形成した後、Ｔ型ゲート電極形成
用の２層レジストとして下層レジスト４，上層レジスト
５を順次塗布し、そして上層部のみ露光し、上層レジス
ト５に開口部５ａを形成する。
【００１３】次に、図１(b) に示すように、ＥＢ露光に
より下層レジスト４にその上部分の開口幅が広く、その
下部分の開口幅が狭い断面形状がＶ型の開口部４ａを形
成する。この工程は、図２(a) に示すように、下層レジ
スト４の上部分を広く、即ちＥＢ露光部７ａの部分を低
ドーズのＥＢにて露光し、更に、ＥＢ露光部７ａの中央
部分、即ちＥＢ露光部７ｂを高ドーズのＥＢにて露光し
た後、現像を行って、図２(b) に示すその断面形状がＶ
型の開口部４ａを形成するものである。次に、図１(c)
に示すように、リセスエッチングした後、ゲート電極６
をリフトオフ法にて形成する。
より下層レジスト４にその上部分の開口幅が広く、その
下部分の開口幅が狭い断面形状がＶ型の開口部４ａを形
成する。この工程は、図２(a) に示すように、下層レジ
スト４の上部分を広く、即ちＥＢ露光部７ａの部分を低
ドーズのＥＢにて露光し、更に、ＥＢ露光部７ａの中央
部分、即ちＥＢ露光部７ｂを高ドーズのＥＢにて露光し
た後、現像を行って、図２(b) に示すその断面形状がＶ
型の開口部４ａを形成するものである。次に、図１(c)
に示すように、リセスエッチングした後、ゲート電極６
をリフトオフ法にて形成する。
【００１４】このような本実施例のＴ型ゲート電極の形
成工程では、下層レジスト４に低ドーズで広い幅にＥＢ
露光を行い、更に、高ドーズで狭い幅にＥＢ露光して、
その上部が広く、下部が狭いＶ型形状の開口部４ａを形
成するようにしたので、下層レジスト４の膜厚が厚くな
ったり、リセスエッチングが深くなっても、リフトオフ
によって形成されるＴ型ゲート電極はオーバーハング形
状にならず、上部と下部とが剥がれない機械的強度が向
上したＴ型ゲート電極を形成することができる。
成工程では、下層レジスト４に低ドーズで広い幅にＥＢ
露光を行い、更に、高ドーズで狭い幅にＥＢ露光して、
その上部が広く、下部が狭いＶ型形状の開口部４ａを形
成するようにしたので、下層レジスト４の膜厚が厚くな
ったり、リセスエッチングが深くなっても、リフトオフ
によって形成されるＴ型ゲート電極はオーバーハング形
状にならず、上部と下部とが剥がれない機械的強度が向
上したＴ型ゲート電極を形成することができる。
【００１５】（実施例２）図３は、この発明の第２の実
施例による半導体装置のＴ型ゲート電極の形成工程を示
す工程別断面図であり、図において、図１と同一符号は
同一又は相当部分を示し、７ｃは高ドースのＥＢで露光
したＥＢ露光部、７ｄは低ドースのＥＢで露光したＥＢ
露光部である。尚、図３は、Ｔ型ゲート電極の形成工程
における下層レジストに開口部を形成する工程のみを示
しているが、他の工程は図１に示す工程と同じである。
施例による半導体装置のＴ型ゲート電極の形成工程を示
す工程別断面図であり、図において、図１と同一符号は
同一又は相当部分を示し、７ｃは高ドースのＥＢで露光
したＥＢ露光部、７ｄは低ドースのＥＢで露光したＥＢ
露光部である。尚、図３は、Ｔ型ゲート電極の形成工程
における下層レジストに開口部を形成する工程のみを示
しているが、他の工程は図１に示す工程と同じである。
【００１６】以下、Ｔ型ゲート電極の製造工程を説明す
る。上記第１の実施例と同様に、上層レジスト５に開口
部５ａを形成した後、図３(a) に示すように、下層レジ
スト４の中央部のＥＢ露光部７ｃを高ドーズで、その両
側のＥＢ露光部７ｄを低ドーズでＥＢ露光する。中央部
のＥＢ露光部７ｃは現像時に完全に除去される程度に完
全に露光されているが、両側のＥＢ露光部７ｄは露光ア
ンダーとなり、その後現像するとＥＢ露光部７ｄの低部
が残り、図３(b) に示すようなその断面形状がＶ型の開
口部４ａが形成される。そして、リセスエッチングした
後、ゲート電極６をリフトオフ法にて形成する。
る。上記第１の実施例と同様に、上層レジスト５に開口
部５ａを形成した後、図３(a) に示すように、下層レジ
スト４の中央部のＥＢ露光部７ｃを高ドーズで、その両
側のＥＢ露光部７ｄを低ドーズでＥＢ露光する。中央部
のＥＢ露光部７ｃは現像時に完全に除去される程度に完
全に露光されているが、両側のＥＢ露光部７ｄは露光ア
ンダーとなり、その後現像するとＥＢ露光部７ｄの低部
が残り、図３(b) に示すようなその断面形状がＶ型の開
口部４ａが形成される。そして、リセスエッチングした
後、ゲート電極６をリフトオフ法にて形成する。
【００１７】このような本実施例のＴ型ゲート電極の製
造工程では、下層レジスト４の開口部を形成すべき領域
の中央部を高ドース、その両側を低ドースのＥＢで露光
し、その断面形状がＶ型の開口部４ａを形成するように
したので、上記第１の実施例と同様に上部と下部とが剥
がれない機械的強度が向上したＴ型ゲート電極を形成す
ることができる。
造工程では、下層レジスト４の開口部を形成すべき領域
の中央部を高ドース、その両側を低ドースのＥＢで露光
し、その断面形状がＶ型の開口部４ａを形成するように
したので、上記第１の実施例と同様に上部と下部とが剥
がれない機械的強度が向上したＴ型ゲート電極を形成す
ることができる。
【００１８】（実施例３）図４は、この発明の第３の実
施例による半導体装置のＴ型ゲート電極の形成工程を示
す工程別断面図であり、図において、図１と同一符号は
同一又は相当部分を示し、７ｅ，７ｆ，７ｇはＥＢ露光
部であり、これらＥＢ露光部７ｅ，７ｆ，７ｇは、ＥＢ
露光部７ｅからこの順に、順次ドース量が高くなり、且
つ，その露幅が小さくなるように形成されている。尚、
図４は、Ｔ型ゲート電極の形成工程における下層レジス
トに開口部を形成する工程のみを示しているが、他の工
程は図１に示す工程と同じである。
施例による半導体装置のＴ型ゲート電極の形成工程を示
す工程別断面図であり、図において、図１と同一符号は
同一又は相当部分を示し、７ｅ，７ｆ，７ｇはＥＢ露光
部であり、これらＥＢ露光部７ｅ，７ｆ，７ｇは、ＥＢ
露光部７ｅからこの順に、順次ドース量が高くなり、且
つ，その露幅が小さくなるように形成されている。尚、
図４は、Ｔ型ゲート電極の形成工程における下層レジス
トに開口部を形成する工程のみを示しているが、他の工
程は図１に示す工程と同じである。
【００１９】以下、Ｔ型ゲート電極の製造工程を説明す
る。上記第１の実施例と同様に、上層レジスト５に開口
部５ａを形成した後、図４(a) に示すように、下層レジ
スト４の上部のＥＢ露光部７ｅ部分を低ドーズのＥＢで
露光し、次にＥＢ露光部７ｆをＥＢ露光部７ｅより高い
ドース量で露光幅が大きくなるようにＥＢ露光し、次に
ＥＢ露光部７ｇをＥＢ露光部７ｆより高いドース量で露
光幅が大きくなるようにＥＢ露光する。そして現像を行
い、図４(b)に示すように、下層レジスト４にその断面
形状がＶ型の開口部４ａを形成する。そして、リセスエ
ッチングした後、ゲート電極６をリフトオフ法にて形成
する。
る。上記第１の実施例と同様に、上層レジスト５に開口
部５ａを形成した後、図４(a) に示すように、下層レジ
スト４の上部のＥＢ露光部７ｅ部分を低ドーズのＥＢで
露光し、次にＥＢ露光部７ｆをＥＢ露光部７ｅより高い
ドース量で露光幅が大きくなるようにＥＢ露光し、次に
ＥＢ露光部７ｇをＥＢ露光部７ｆより高いドース量で露
光幅が大きくなるようにＥＢ露光する。そして現像を行
い、図４(b)に示すように、下層レジスト４にその断面
形状がＶ型の開口部４ａを形成する。そして、リセスエ
ッチングした後、ゲート電極６をリフトオフ法にて形成
する。
【００２０】このような本実施例のＴ型ゲート電極の製
造工程では、下層レジスト４の開口部を形成すべき領域
に、ＥＢのドーズ量と露光幅を３段階に変え、先ず、低
ドーズで広範囲に浅く第１の露光を行い、次に、上記範
囲より狭い範囲に上記第１の露光より高ドーズ量で深く
第２の露光を行い、更に、露光範囲を狭くして上記第２
の露光より高ドーズで深く第３の露光を行うようにした
ので、下層レジスト４にその下部の開口幅が狭く、その
断面形状がゆるやかなＶ型形状の開口部４ａを形成する
ことができ、上記第１の実施例と同様に上部と下部とが
剥がれない機械的強度が向上したＴ型ゲート電極を形成
することができる。
造工程では、下層レジスト４の開口部を形成すべき領域
に、ＥＢのドーズ量と露光幅を３段階に変え、先ず、低
ドーズで広範囲に浅く第１の露光を行い、次に、上記範
囲より狭い範囲に上記第１の露光より高ドーズ量で深く
第２の露光を行い、更に、露光範囲を狭くして上記第２
の露光より高ドーズで深く第３の露光を行うようにした
ので、下層レジスト４にその下部の開口幅が狭く、その
断面形状がゆるやかなＶ型形状の開口部４ａを形成する
ことができ、上記第１の実施例と同様に上部と下部とが
剥がれない機械的強度が向上したＴ型ゲート電極を形成
することができる。
【００２１】（実施例４）図５は、この発明の第４の実
施例による半導体装置のＴ型ゲート電極の形成工程を示
す工程別断面図であり、図において、図１と同一符号は
同一又は相当部分を示し、８ａ，８ｂはＥＢのビーム径
の大きさを示すＥＢビームプロファイルである。尚、図
５は、Ｔ型ゲート電極の形成工程における下層レジスト
に開口部を形成する工程のみを示しているが、他の工程
は図１に示す工程と同じである。
施例による半導体装置のＴ型ゲート電極の形成工程を示
す工程別断面図であり、図において、図１と同一符号は
同一又は相当部分を示し、８ａ，８ｂはＥＢのビーム径
の大きさを示すＥＢビームプロファイルである。尚、図
５は、Ｔ型ゲート電極の形成工程における下層レジスト
に開口部を形成する工程のみを示しているが、他の工程
は図１に示す工程と同じである。
【００２２】以下、Ｔ型ゲート電極の製造工程を説明す
る。上記第１の実施例と同様に、上層レジスト５に開口
部５ａを形成した後、下層レジスト４をＥＢ露光する
際、レンズの励磁を変えることにより、図５(a) に示す
ように、ビーム径の小さいＥＢビームプロファイル８ｂ
から、ビーム径の大きいＥＢビームプロファイル８ａに
変更されるよう、ＥＢビームのビーム径を変更して露光
を行い、その後現像を行って、図５(b) に示すような盃
状の開口部４ａを下層レジスト４に形成する。そして、
リセスエッチングした後、ゲート電極６をリフトオフ法
にて形成する。
る。上記第１の実施例と同様に、上層レジスト５に開口
部５ａを形成した後、下層レジスト４をＥＢ露光する
際、レンズの励磁を変えることにより、図５(a) に示す
ように、ビーム径の小さいＥＢビームプロファイル８ｂ
から、ビーム径の大きいＥＢビームプロファイル８ａに
変更されるよう、ＥＢビームのビーム径を変更して露光
を行い、その後現像を行って、図５(b) に示すような盃
状の開口部４ａを下層レジスト４に形成する。そして、
リセスエッチングした後、ゲート電極６をリフトオフ法
にて形成する。
【００２３】このような本実施例のＴ型ゲート電極の製
造工程では、下層レジスト４を露光するＥＢのビームプ
ロファイルをビーム径が大きくなるように変えて露光を
行い、下層レジスト４にその上部が広く、その下部が狭
いその断面形状がＶ型の開口部４ａ形成するようにした
ので、上記第１の実施例と同様に上部と下部とが剥がれ
ない機械的強度が向上したＴ型ゲート電極を形成するこ
とができる。
造工程では、下層レジスト４を露光するＥＢのビームプ
ロファイルをビーム径が大きくなるように変えて露光を
行い、下層レジスト４にその上部が広く、その下部が狭
いその断面形状がＶ型の開口部４ａ形成するようにした
ので、上記第１の実施例と同様に上部と下部とが剥がれ
ない機械的強度が向上したＴ型ゲート電極を形成するこ
とができる。
【００２４】（実施例５）この発明の第５の実施例によ
る半導体装置のＴ型ゲート電極の形成工程は、下層レジ
ストとしてγ値が小さいレジスト（γ値：２〜４）を用
いる以外は、従来と同様にしてＴ型ゲート電極を形成す
る。ここで、レジストのγ値とは、レジスト内の感光剤
の量等によって決定されるレジストの露光感度を示す値
である。
る半導体装置のＴ型ゲート電極の形成工程は、下層レジ
ストとしてγ値が小さいレジスト（γ値：２〜４）を用
いる以外は、従来と同様にしてＴ型ゲート電極を形成す
る。ここで、レジストのγ値とは、レジスト内の感光剤
の量等によって決定されるレジストの露光感度を示す値
である。
【００２５】一般に、露光工程ではレジストの膜厚によ
ってレジスト内の異なる位置で露光量に差を生じ、従来
は、この露光量の差によってレジストの上部と下部で現
像量に差が生じないように、下層レジストとしてもγ値
が５〜７の露光感度の高いレジストを用いていた。
ってレジスト内の異なる位置で露光量に差を生じ、従来
は、この露光量の差によってレジストの上部と下部で現
像量に差が生じないように、下層レジストとしてもγ値
が５〜７の露光感度の高いレジストを用いていた。
【００２６】このような本実施例のＴ型ゲート電極の形
成工程では、γ値が２〜４の露光感度が小さいレジスト
を下層レジストとして用いるため、従来と同様の露光を
行った場合、下層レジストはその下部ほど現像量が少な
く、得られる開口部はその断面形状がＶ型になり、その
結果、上記記第１の実施例と同様に、上部と下部とが剥
がれない機械的強度が向上したＴ型ゲート電極を形成す
ることができる。
成工程では、γ値が２〜４の露光感度が小さいレジスト
を下層レジストとして用いるため、従来と同様の露光を
行った場合、下層レジストはその下部ほど現像量が少な
く、得られる開口部はその断面形状がＶ型になり、その
結果、上記記第１の実施例と同様に、上部と下部とが剥
がれない機械的強度が向上したＴ型ゲート電極を形成す
ることができる。
【００２７】
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、２層のレジストを用いてＴ型ゲ
ート電極を形成する際、下層レジストの上部分を低ドー
ズで広くＥＢ露光し、下部分を高ドーズで狭くＥＢ露光
する、または下層レジストのＥＢ露光を中央部を高ドー
ズ、両側を低ドーズで露光する、または該ＥＢ露光のド
ーズ量を３段階以上の多段階に変えて露光する、または
下層レジストのＥＢ露光時にビーム径が大きくなるよう
ＥＢのビームプロファイルを変えて露光を行う、または
下層レジストにγ値が小さくレジストの上部と下部で現
像時の現像量が異なるレジストを用いるようにしたの
で、リセス深さ，下層レジストの膜厚の影響を受けする
ことなく、剥がれのない機械的強度の向上したＴ型ゲー
ト電極を再現性良く作製でき、信頼性の高い半導体装置
を精度よく製造できるという効果がある。
置の製造方法によれば、２層のレジストを用いてＴ型ゲ
ート電極を形成する際、下層レジストの上部分を低ドー
ズで広くＥＢ露光し、下部分を高ドーズで狭くＥＢ露光
する、または下層レジストのＥＢ露光を中央部を高ドー
ズ、両側を低ドーズで露光する、または該ＥＢ露光のド
ーズ量を３段階以上の多段階に変えて露光する、または
下層レジストのＥＢ露光時にビーム径が大きくなるよう
ＥＢのビームプロファイルを変えて露光を行う、または
下層レジストにγ値が小さくレジストの上部と下部で現
像時の現像量が異なるレジストを用いるようにしたの
で、リセス深さ，下層レジストの膜厚の影響を受けする
ことなく、剥がれのない機械的強度の向上したＴ型ゲー
ト電極を再現性良く作製でき、信頼性の高い半導体装置
を精度よく製造できるという効果がある。
【図１】この発明の第１の実施例による半導体装置のＴ
型ゲート電極の形成工程を示す断面図である。
型ゲート電極の形成工程を示す断面図である。
【図２】図１の下層レジストに開口部を形成する工程を
示す断面図である。
示す断面図である。
【図３】この発明の第２の実施例による半導体装置のＴ
型ゲート電極の形成工程におけるレジスト開口パターン
の形成工程を示す断面図である。
型ゲート電極の形成工程におけるレジスト開口パターン
の形成工程を示す断面図である。
【図４】この発明の第３の実施例による半導体装置のＴ
型ゲート電極の形成工程におけるレジスト開口パターン
の形成工程を示す断面図である。
型ゲート電極の形成工程におけるレジスト開口パターン
の形成工程を示す断面図である。
【図５】この発明の第４の実施例による半導体装置のＴ
型ゲート電極の形成工程におけるレジスト開口パターン
の形成工程を示す断面図である。
型ゲート電極の形成工程におけるレジスト開口パターン
の形成工程を示す断面図である。
【図６】従来の半導体装置の製造方法を示す断面図であ
る。
る。
１ 半導体基板 ２ ソース電極 ３ ドレイン電極 ４ 下層レジスト ４ａ 開口部 ４ｂ 開口部 ５ 上層レジスト ５ａ 開口部 ６ ゲート電極 ７ａ，７ｂ，７ｃ，７ｄ，７ｆ，７ｇ，７ｈ ＥＢ露光
部 ８ａ，８ｂ ＥＢビームプロファイル
部 ８ａ，８ｂ ＥＢビームプロファイル
Claims (6)
- 【請求項１】 半導体基板上に上下２層のレジストを形
成し、該上下２層のレジストにリフトオフ用の開口部を
形成してＴ型ゲート電極を形成する半導体装置の製造方
法において、 電子ビーム露光によって、上記下層レジストの開口部
を、その断面形状がＶ型形状になるように形成すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 上記下層レジストの上部を低ドースの電子ビームで広い
範囲に露光する工程と、 上記下層レジストの下部を高ドースの電子ビームで狭い
範囲に露光する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 上記下層レジストの開口部が形成されるべき領域の中央
部を高ドーズの電子ビームで露光する工程と、 上記中央部の両側を低ドーズの電子ビームで露光する工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１に記載の半導体装置の製造方法
において、 電子ビームのドーズ量及び露光幅を３段以上の多段階に
変え、第１段階から順次各段階毎にドーズ量を高く、露
光幅を狭くして露光する工程を含むことを特徴とする半
導体装置の製造方法。 - 【請求項５】 請求項１記載の半導体装置の製造方法に
おいて、 電子ビームのビームプロファイルを、次第にそのビーム
径が大きくなるように変化させて露光することを特徴と
する半導体装置の製造方法。 - 【請求項６】 請求項１記載の半導体装置の製造方法に
おいて、 上記下層レジストにγ値が小さい低感度のレジストを用
いること特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284065A JPH06112112A (ja) | 1992-09-28 | 1992-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284065A JPH06112112A (ja) | 1992-09-28 | 1992-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112112A true JPH06112112A (ja) | 1994-04-22 |
Family
ID=17673840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4284065A Pending JPH06112112A (ja) | 1992-09-28 | 1992-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112112A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186128A (ja) * | 1994-12-19 | 1996-07-16 | Korea Electron Telecommun | 電界効果トランジスタのゲート形成方法 |
| JP2003077803A (ja) * | 2001-09-03 | 2003-03-14 | Konica Corp | 電子ビーム描画方法及びその方法にて描画された基材並びに電子ビーム描画装置 |
| KR100675301B1 (ko) * | 2006-01-17 | 2007-01-29 | 삼성전자주식회사 | 전자빔을 이용한 패턴 형성 방법들 및 전자빔 묘화에사용되는 셀 마스크들 |
-
1992
- 1992-09-28 JP JP4284065A patent/JPH06112112A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186128A (ja) * | 1994-12-19 | 1996-07-16 | Korea Electron Telecommun | 電界効果トランジスタのゲート形成方法 |
| JP2003077803A (ja) * | 2001-09-03 | 2003-03-14 | Konica Corp | 電子ビーム描画方法及びその方法にて描画された基材並びに電子ビーム描画装置 |
| KR100675301B1 (ko) * | 2006-01-17 | 2007-01-29 | 삼성전자주식회사 | 전자빔을 이용한 패턴 형성 방법들 및 전자빔 묘화에사용되는 셀 마스크들 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06112112A (ja) | 半導体装置の製造方法 | |
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| JPS6222463B2 (ja) | ||
| JP2000098593A (ja) | ステンシルマスク製造方法 | |
| JPS6211491B2 (ja) | ||
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| KR100213227B1 (ko) | 반도체장치의 오버레이 키 및 그 제조방법 | |
| JPH0844040A (ja) | 露光マスク | |
| JP2867248B2 (ja) | 位相シフトマスクの製造方法 | |
| JPH02158160A (ja) | リードフレームの製造方法 | |
| JPS5941832A (ja) | 位置検出用マ−クの形成方法 | |
| JPH05243233A (ja) | バンプの形成方法 | |
| JPS5972724A (ja) | 位置合せ方法 | |
| JPS60113929A (ja) | 微細パタ−ンの形成方法 | |
| JPS63181322A (ja) | 半導体装置の製造方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPS62177922A (ja) | 半導体装置の製造方法 | |
| JPS6226812A (ja) | 半導体装置の製造方法 | |
| KR19990086370A (ko) | 반도체 장치의 사진식각 방법 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPS63187628A (ja) | 電子ビ−ム露光用位置合せマ−クの形成方法 | |
| JPH02117126A (ja) | 半導体装置の製造方法 | |
| JPH01138762A (ja) | 電極形成方法 | |
| JPH0644550B2 (ja) | 半導体装置の製造方法 | |
| JPS63221628A (ja) | 半導体装置の製造方法 |