JPS6226812A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6226812A JPS6226812A JP60166507A JP16650785A JPS6226812A JP S6226812 A JPS6226812 A JP S6226812A JP 60166507 A JP60166507 A JP 60166507A JP 16650785 A JP16650785 A JP 16650785A JP S6226812 A JPS6226812 A JP S6226812A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- metal thin
- semiconductor substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法（−係り、例えば高
周波高出力トランジスタの電極構造が安易（二改善でき
る製造方法に関するものである。
周波高出力トランジスタの電極構造が安易（二改善でき
る製造方法に関するものである。
第７図は、この種従来の半導体装置を示す高周波高出力
トランジスタの断面図であり、図に於て（１１はシリコ
ンのエピタキシャル層（２：が形成された半導体基板、
（３）はこの半導体基板（１）の−主面上に形成された
シリコン酸化膜、（４）及び（５）は各々このシリコン
酸化膜（３１をエツチングして形成された工ミッタコン
タクト及びベースコンタクト、（６Ｉはこれらエミッタ
コンタクト（４１及びベースコンタクト１５１部の半導
体基板（１１−主面上に上記エピタキシャル層（２）に
接してくし形（二形成されたチタンタングステンからな
るバリアメタル薄膜、（７）はこのバリアメタル薄膜（
６）上に形成されたスパッタ金からなる電極薄膜、（８
）はこの電極薄膜（７）上に形成されて電極薄膜（７）
とともに電極を構成するメッキ金からなる幅１．２５０
ｔｍ）程度の金属厚膜、（９；はこの金属厚膜（８）及
びシリコン酸化膜（３）上の半導体基板（１１−主面全
面に形成されたガラスコートである。
トランジスタの断面図であり、図に於て（１１はシリコ
ンのエピタキシャル層（２：が形成された半導体基板、
（３）はこの半導体基板（１）の−主面上に形成された
シリコン酸化膜、（４）及び（５）は各々このシリコン
酸化膜（３１をエツチングして形成された工ミッタコン
タクト及びベースコンタクト、（６Ｉはこれらエミッタ
コンタクト（４１及びベースコンタクト１５１部の半導
体基板（１１−主面上に上記エピタキシャル層（２）に
接してくし形（二形成されたチタンタングステンからな
るバリアメタル薄膜、（７）はこのバリアメタル薄膜（
６）上に形成されたスパッタ金からなる電極薄膜、（８
）はこの電極薄膜（７）上に形成されて電極薄膜（７）
とともに電極を構成するメッキ金からなる幅１．２５０
ｔｍ）程度の金属厚膜、（９；はこの金属厚膜（８）及
びシリコン酸化膜（３）上の半導体基板（１１−主面全
面に形成されたガラスコートである。
以上の様に構成された半導体装置の製造方法を第２図（
ａｔ ７；Ｃいし￥Ｊ２図（ｆｌに従い説明する。まず
、半導体基板（１）−主面上全面に酸化膜（３）を形成
した後にこの酸化膜（３１をエツチングしてエミッタコ
ンタクト（４）及びベースコンタクト（５１を形成し、
次にこれらエミッタコンタクト（４）及びベースコンタ
クトＩ５）を埋める形で半導体基板（１１−主面上全面
にバリアメタル薄膜（６ａ）を形成、更にスバッタ蒸着
装置Ｃ：よって電極薄膜（７ａ）を形成して第２図（ａ
）に示す様なものを得る。その後、上記電極薄膜（７ａ
）上全面にレジスト（１０ａ）を塗布し、マスク合せを
行い現像して第２図（ｂｌに示す様なエミッタコンタク
ト（４）とベースコンタクト（５）との間に形成された
レジスト（ＩＩを得る。更にこのレジスト凹を利用して
このレジスト（１０１の間にメッキ法（二よりメッキ金
を成長させその後レジスト（ＩＣ１を除去して第２図（
Ｃ）に示す様な金属厚膜＋８１を形成する。次にこの金
属厚膜（８）をマスクとして電極薄膜（７）をエツチン
グし〔第２図（ｄｌ ） 、更にバリアメタル（６）を
エツチングした後〔第２図（ｅ）〕、最後；；ガラスコ
ート９）を金属厚膜（８）及び酸化膜（３）上の半導体
主面全面（−形成して第２図（ｆ）（コ示す様な半導体
装置を得る。
ａｔ ７；Ｃいし￥Ｊ２図（ｆｌに従い説明する。まず
、半導体基板（１）−主面上全面に酸化膜（３）を形成
した後にこの酸化膜（３１をエツチングしてエミッタコ
ンタクト（４）及びベースコンタクト（５１を形成し、
次にこれらエミッタコンタクト（４）及びベースコンタ
クトＩ５）を埋める形で半導体基板（１１−主面上全面
にバリアメタル薄膜（６ａ）を形成、更にスバッタ蒸着
装置Ｃ：よって電極薄膜（７ａ）を形成して第２図（ａ
）に示す様なものを得る。その後、上記電極薄膜（７ａ
）上全面にレジスト（１０ａ）を塗布し、マスク合せを
行い現像して第２図（ｂｌに示す様なエミッタコンタク
ト（４）とベースコンタクト（５）との間に形成された
レジスト（ＩＩを得る。更にこのレジスト凹を利用して
このレジスト（１０１の間にメッキ法（二よりメッキ金
を成長させその後レジスト（ＩＣ１を除去して第２図（
Ｃ）に示す様な金属厚膜＋８１を形成する。次にこの金
属厚膜（８）をマスクとして電極薄膜（７）をエツチン
グし〔第２図（ｄｌ ） 、更にバリアメタル（６）を
エツチングした後〔第２図（ｅ）〕、最後；；ガラスコ
ート９）を金属厚膜（８）及び酸化膜（３）上の半導体
主面全面（−形成して第２図（ｆ）（コ示す様な半導体
装置を得る。
従来の半導体装置の製造方法は以上の様であり、金属厚
膜（８）を形成した後、これをマスクとして電極薄膜（
７）及びバリアメタル薄膜（６）をエツチングしている
ので、各々の膜の幅は金属厚膜（８）の幅（こよって決
まり、しかも、このとき、サイドエッチにより、電極薄
膜（７）、バリアメタル膜（６１の順に約０、２５ Ｘ
２ （／’り程度ずつ狭くなるから、上記電極薄膜（
７）の幅が小さい場合（二は上記バリアメタル薄膜（６
）と半導体基板（１）及び電極薄膜（７）との接触面積
が小さくなって付着力が弱くなり、電極薄膜（７）の浮
きという現象が生じ、信頼性に欠けるという問題点があ
った。
膜（８）を形成した後、これをマスクとして電極薄膜（
７）及びバリアメタル薄膜（６）をエツチングしている
ので、各々の膜の幅は金属厚膜（８）の幅（こよって決
まり、しかも、このとき、サイドエッチにより、電極薄
膜（７）、バリアメタル膜（６１の順に約０、２５ Ｘ
２ （／’り程度ずつ狭くなるから、上記電極薄膜（
７）の幅が小さい場合（二は上記バリアメタル薄膜（６
）と半導体基板（１）及び電極薄膜（７）との接触面積
が小さくなって付着力が弱くなり、電極薄膜（７）の浮
きという現象が生じ、信頼性に欠けるという問題点があ
った。
この発明は、上記の様な問題点を解決するためになされ
たもので、信頼性上問題のない半導体装置が得られる半
導体装置の製造方法を得ることを目的とする。
たもので、信頼性上問題のない半導体装置が得られる半
導体装置の製造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、半導体基板上
に金属薄膜を形成した後、この金属薄膜上に選択的にレ
ジスト膜を形成し、このレジスト膜をマスクとして上記
金属薄膜をエツチングし、その後、この金属薄膜がエツ
チングされた部分Ｃ；レジスト膜を形成しこのレジスト
膜形成部を除く部分に金属厚膜を形成する方法である。
に金属薄膜を形成した後、この金属薄膜上に選択的にレ
ジスト膜を形成し、このレジスト膜をマスクとして上記
金属薄膜をエツチングし、その後、この金属薄膜がエツ
チングされた部分Ｃ；レジスト膜を形成しこのレジスト
膜形成部を除く部分に金属厚膜を形成する方法である。
この発明における半導体装置の製造方法は、金属薄膜を
エツチングして所望の形状を得た後【：、この金属薄膜
上（二金属厚膜な形成するようにしているから、上記金
属厚膜の幅より上記金属薄膜の幅を大きくでき、半導体
基板との接着面積が大きくなって付着力を増すことがで
きる。
エツチングして所望の形状を得た後【：、この金属薄膜
上（二金属厚膜な形成するようにしているから、上記金
属厚膜の幅より上記金属薄膜の幅を大きくでき、半導体
基板との接着面積が大きくなって付着力を増すことがで
きる。
以下（＝この発明の実施例を高周波高出力トランジスタ
に適用した場合（二ついて第１図（ａｌないし第１図（
ｆ） Ｃ従い説明する。まず、半導体基板（１）−主面
上全面（二酸化膜（３１を形成した後にこの酸化膜（３
）をエツチングしてエミッタコンタクト（４）及びベー
スコンタクト（５）を形成し、次（−これらエミッタコ
ンタクト（４）及びベースコンタクト（５）を埋める形
で半導体基板（１１−主面上全面にバリアメタル薄膜（
５ａ）を形成、更にスパッタ蒸着装置Ｃ二よって電極薄
膜（７ａ）を形成してバリアメタル薄膜（６ａ）及び電
極薄膜（７ａ）からなる金属薄膜（ｌｌａ）を形成し第
１図（ａｌに示す様なものを得る。その後、上記金属薄
膜（ｌｌａ） 上全面（ユネガのレジスト膜を塗布し、
マスク合せを行い現像して第１図（ｂｌｃ示す様なエミ
ツタコンタクト（４）及びベースコンタクト１５）上に
選択的に形成されたネガのレジスト膜αりを得る。更に
このレジスト膜（１のをマスクとして上記金属薄膜（ｌ
ｌａ）をエツチングし第１図（Ｃ）に示すような形状の
金属薄膜αυを得るが、この時のエツチング方法は、ま
ず、上記レジスト膜α２をマスクとして電極薄膜（７ａ
）をエツチングして第１図（Ｃ１に示す様な電極薄膜（
７）を得、次に上記レジスト膜ａつをポストベークによ
りだれさせて上記電極薄膜（７）の断面を被覆した後、
バリアメタル薄膜（６ａ）をエツチングして第１図（Ｃ
） ＋：示す様なバリアメタル薄膜（６）を得るもので
ある。その後、ネガのレジスト膜＠を除去し、ポジタイ
プのレジスト膜を半導体基板（１）−主面上全面に塗布
し、マスク合せなして現像を行って上記金属薄膜（ｌｌ
ａ）がエツチングされた部分の上記半導体基板（１）−
主面上（＝レジスト膜住３を形成しこのレジスト膜Ｃ１
３形成部を除く部分の上記金属薄膜αυ上１ニメッキ金
をメッキ成長させて第１図（ｄ）に示す様な金属厚膜（
８）を形成する。そして最後ζニレジスト膜（ｔＳを除
去し〔％１図（ｅ）〕半導体基板（１１−主面上全面１
：ガラスコー） ＋９１を形成して第１図（ｆ）に示す
ような半導体装置を得るものである。
に適用した場合（二ついて第１図（ａｌないし第１図（
ｆ） Ｃ従い説明する。まず、半導体基板（１）−主面
上全面（二酸化膜（３１を形成した後にこの酸化膜（３
）をエツチングしてエミッタコンタクト（４）及びベー
スコンタクト（５）を形成し、次（−これらエミッタコ
ンタクト（４）及びベースコンタクト（５）を埋める形
で半導体基板（１１−主面上全面にバリアメタル薄膜（
５ａ）を形成、更にスパッタ蒸着装置Ｃ二よって電極薄
膜（７ａ）を形成してバリアメタル薄膜（６ａ）及び電
極薄膜（７ａ）からなる金属薄膜（ｌｌａ）を形成し第
１図（ａｌに示す様なものを得る。その後、上記金属薄
膜（ｌｌａ） 上全面（ユネガのレジスト膜を塗布し、
マスク合せを行い現像して第１図（ｂｌｃ示す様なエミ
ツタコンタクト（４）及びベースコンタクト１５）上に
選択的に形成されたネガのレジスト膜αりを得る。更に
このレジスト膜（１のをマスクとして上記金属薄膜（ｌ
ｌａ）をエツチングし第１図（Ｃ）に示すような形状の
金属薄膜αυを得るが、この時のエツチング方法は、ま
ず、上記レジスト膜α２をマスクとして電極薄膜（７ａ
）をエツチングして第１図（Ｃ１に示す様な電極薄膜（
７）を得、次に上記レジスト膜ａつをポストベークによ
りだれさせて上記電極薄膜（７）の断面を被覆した後、
バリアメタル薄膜（６ａ）をエツチングして第１図（Ｃ
） ＋：示す様なバリアメタル薄膜（６）を得るもので
ある。その後、ネガのレジスト膜＠を除去し、ポジタイ
プのレジスト膜を半導体基板（１）−主面上全面に塗布
し、マスク合せなして現像を行って上記金属薄膜（ｌｌ
ａ）がエツチングされた部分の上記半導体基板（１）−
主面上（＝レジスト膜住３を形成しこのレジスト膜Ｃ１
３形成部を除く部分の上記金属薄膜αυ上１ニメッキ金
をメッキ成長させて第１図（ｄ）に示す様な金属厚膜（
８）を形成する。そして最後ζニレジスト膜（ｔＳを除
去し〔％１図（ｅ）〕半導体基板（１１−主面上全面１
：ガラスコー） ＋９１を形成して第１図（ｆ）に示す
ような半導体装置を得るものである。
以上の製造方法によって形成された半導体装置に於ては
、金属薄膜（ｌｌａ）をエツチングして所望の形状の金
属薄膜住υを得た後に、この金属簿膜ａυ上に金属厚膜
（８）を形成する様にしているから、上記金属厚膜（８
）の幅より上記金属厚膜（８）の幅を大きくすることが
でき、半導体基板（１）との接着面積が大きくなって付
着力を増すことができるものであり、このとき、更にこ
の付着力に浮きを生じさせない範囲での余裕が有れば、
高周波高集積トランジスタの特性同上の理由からコンタ
クトホール間の間隔を狭くするため金属薄膜（Ｌｌ）の
幅を上記実施例の幅より狭くすることができるものであ
る。また、金属薄膜（ｌｌａ）をエツチングする工程で
は、電極薄膜（７ａ）をエツチングした後、レジスト膜
αのをだれさせて電極薄膜（７）の断面を被覆し、バリ
アメタル薄膜（１３ａ）をエツチングするよう（−シて
いる、レジスト膜住りがだれてバリアメタル薄膜（＆Ｌ
）を被覆した分エツチングの幅が少なくなるから、すも
つバリアメタル薄膜を形成することができるものである
。
、金属薄膜（ｌｌａ）をエツチングして所望の形状の金
属薄膜住υを得た後に、この金属簿膜ａυ上に金属厚膜
（８）を形成する様にしているから、上記金属厚膜（８
）の幅より上記金属厚膜（８）の幅を大きくすることが
でき、半導体基板（１）との接着面積が大きくなって付
着力を増すことができるものであり、このとき、更にこ
の付着力に浮きを生じさせない範囲での余裕が有れば、
高周波高集積トランジスタの特性同上の理由からコンタ
クトホール間の間隔を狭くするため金属薄膜（Ｌｌ）の
幅を上記実施例の幅より狭くすることができるものであ
る。また、金属薄膜（ｌｌａ）をエツチングする工程で
は、電極薄膜（７ａ）をエツチングした後、レジスト膜
αのをだれさせて電極薄膜（７）の断面を被覆し、バリ
アメタル薄膜（１３ａ）をエツチングするよう（−シて
いる、レジスト膜住りがだれてバリアメタル薄膜（＆Ｌ
）を被覆した分エツチングの幅が少なくなるから、すも
つバリアメタル薄膜を形成することができるものである
。
なお、上記実施例に於ては、半導体基板［１１をシリコ
ンのエピタキシャル層（２）が形成されたものとしたが
、化合物件導体基板等信の材料からなるものとしても良
い。
ンのエピタキシャル層（２）が形成されたものとしたが
、化合物件導体基板等信の材料からなるものとしても良
い。
また、上記実施例（二於ては、バリアメタル薄膜（６）
をチタンタングステンからなるものとしたが、白金等の
他の金属からなるものとしても良い。
をチタンタングステンからなるものとしたが、白金等の
他の金属からなるものとしても良い。
更に、上記実施例に於ては、レジスト膜＠をネガのレジ
スト膜を用いているが、ポジのレジスト膜としても良い
。
スト膜を用いているが、ポジのレジスト膜としても良い
。
以上説明した様Ｃ：、この発明によれば金属薄膜をエツ
チングして所望の形状を得た後（二、この金属薄膜上（
二金属厚膜を形成するようにしているから、上記金属厚
膜の幅より上記金属薄膜の幅を大きくすることができ、
半導体基板との接着面積が大きくなって付着力を増すこ
とができるから信頼性に富んだ半導体装置が得られると
いう効果がある。
チングして所望の形状を得た後（二、この金属薄膜上（
二金属厚膜を形成するようにしているから、上記金属厚
膜の幅より上記金属薄膜の幅を大きくすることができ、
半導体基板との接着面積が大きくなって付着力を増すこ
とができるから信頼性に富んだ半導体装置が得られると
いう効果がある。
第１図はこの発明の一実施例を高周波高出力トランジス
タＣ：適用した場合を製造工程順響：示す半導体装置の
断面図、第２図は従来の高周波高出力トランジスタの製
造方法を製造工程順（；示す半導体装置の断面図である
。 図において、（１１は半導体基板、（８）は金属厚膜、
住υは金属薄膜、α３（１３はレジスト膜である。 なお、各図中同一符号は同一または相当部分を示すもの
である。
タＣ：適用した場合を製造工程順響：示す半導体装置の
断面図、第２図は従来の高周波高出力トランジスタの製
造方法を製造工程順（；示す半導体装置の断面図である
。 図において、（１１は半導体基板、（８）は金属厚膜、
住υは金属薄膜、α３（１３はレジスト膜である。 なお、各図中同一符号は同一または相当部分を示すもの
である。
Claims (3)
- （１）半導体基板の一主面上全面に金属薄膜を形成する
工程、この金属薄膜上に選択的にレジスト膜を形成する
工程、このレジスト膜をマスクとして上記金属薄膜をエ
ッチングする工程、上記レジスト膜を除去する工程、上
記金属薄膜がエッチングされた部分の上記半導体基板一
主面上にレジスト膜を形成する工程、このレジスト膜形
成部を除く部分の上記金属薄膜上に金属厚膜を形成する
工程を有する半導体装置の製造方法。 - （２）金属薄膜は、バリアメタル薄膜とこのバリアメタ
ル薄膜上に形成された電極薄膜とからなり、レジスト膜
をマスクとして上記金属薄膜をエッチングする工程は、
レジスト膜をマスクとして上記電極薄膜をエッチングす
る工程と、上記レジスト膜を溶解してエッチングされた
電極薄膜の断面を被覆する工程と、この電極薄膜の断面
を被覆した後のレジスト膜をマスクとして上記バリアメ
タル薄膜をエッチングする工程とからなることを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。 - （３）金属厚膜及び電極薄膜は金からなり、上記金属厚
膜はメッキ法により形成されることを特徴とする特許請
求の範囲第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166507A JPS6226812A (ja) | 1985-07-26 | 1985-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166507A JPS6226812A (ja) | 1985-07-26 | 1985-07-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6226812A true JPS6226812A (ja) | 1987-02-04 |
Family
ID=15832628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60166507A Pending JPS6226812A (ja) | 1985-07-26 | 1985-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6226812A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393696A (en) * | 1990-12-03 | 1995-02-28 | Grumman Aerosace Corp. | Method for forming multilayer indium bump contacts |
| WO1997020342A1 (en) * | 1995-11-29 | 1997-06-05 | Simage Oy | Forming contacts on semiconductor substrates for radiation detectors and imaging devices |
-
1985
- 1985-07-26 JP JP60166507A patent/JPS6226812A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393696A (en) * | 1990-12-03 | 1995-02-28 | Grumman Aerosace Corp. | Method for forming multilayer indium bump contacts |
| WO1997020342A1 (en) * | 1995-11-29 | 1997-06-05 | Simage Oy | Forming contacts on semiconductor substrates for radiation detectors and imaging devices |
| US6046068A (en) * | 1995-11-29 | 2000-04-04 | Simage Oy | Forming contacts on semiconductor substrates radiation detectors and imaging devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| JPS6226812A (ja) | 半導体装置の製造方法 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| KR100499622B1 (ko) | 반도체소자의셀투사형마스크제조방법 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS6025255A (ja) | 半導体装置の製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH01209765A (ja) | 薄膜トランジスタ | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 | |
| JPH04174522A (ja) | 半導体装置のバンプ形成メッキの製造方法 | |
| JPS6240770A (ja) | 半導体装置の製造方法 | |
| JPS63240073A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0340469A (ja) | メサ型半導体装置の製造方法 | |
| JPS60101946A (ja) | 半導体装置の製造方法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JPH04372163A (ja) | 貼り合わせ基板の製造方法 | |
| JPH01289136A (ja) | 半導体装置の製造方法 | |
| JPH0463434A (ja) | 半導体装置 | |
| JP2000216375A (ja) | 半導体装置及びその製造方法 | |
| JPS59148340A (ja) | 半導体装置及びその製造方法 | |
| JPH06204217A (ja) | 半導体装置の製造方法 | |
| JPS60157259A (ja) | 薄膜トランジスタとその製造方法 |