JPH08186128A - 電界効果トランジスタのゲート形成方法 - Google Patents

電界効果トランジスタのゲート形成方法

Info

Publication number
JPH08186128A
JPH08186128A JP6315386A JP31538694A JPH08186128A JP H08186128 A JPH08186128 A JP H08186128A JP 6315386 A JP6315386 A JP 6315386A JP 31538694 A JP31538694 A JP 31538694A JP H08186128 A JPH08186128 A JP H08186128A
Authority
JP
Japan
Prior art keywords
gate
resist
electron beam
forming
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6315386A
Other languages
English (en)
Other versions
JP2746539B2 (ja
Inventor
Shinki Ri
▲進▼煕 李
Sang-Soo Choi
相洙 崔
Kyosho In
亨燮 尹
Chiyurujun Boku
▲ちゅる▼淳 朴
Hyung Joun Yoo
炯濬 兪
Hyung-Moo Park
亨茂 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Priority to JP6315386A priority Critical patent/JP2746539B2/ja
Publication of JPH08186128A publication Critical patent/JPH08186128A/ja
Application granted granted Critical
Publication of JP2746539B2 publication Critical patent/JP2746539B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • Y02B60/50—

Landscapes

  • Electron Beam Exposure (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】微細ゲートをもつ電解効果トランジスタから、
ゲートの抵抗と寄生キャパシタンスを大幅に減らして素
子の電気的な性能を改善する。 【構成】基板上に、電子ビーム露光用第１レジストおよ
び第２レジストを順に塗布し、ゲート形状に応じ電子ビ
ームにより第１および第２レジストのゲート領域を露光
するとともに、ゲート上部の形成のために照射される電
子ビームのエネルギーの大きさとゲート下部の形成のた
めに照射される電子ビームのエネルギーの大きさを異に
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタの
ゲートを形成する方法に関するもので、より具体的には
高電子移動度のトランジスタ等のように通信装置または
高速コンピューター等に使用される電界効果トランジス
タのゲートパターンをサブミクロン（sub micron scale
）以下のレベルで形成するにあたり工程が簡易化し再
現性のあるゲート線幅を得ることができるゲート形成方
法に関するものである。
【０００２】
【従来の技術】半導体装置の製造技術における、光学ス
テッパーを利用した既存の技術によってサブミクロンレ
ベル以下の微細パターンを形成することは光学ステッパ
ーの解像度の限界に因って困難である。
【０００３】このような光学ステッパー技術の限界を克
服するために、エキシマレーザ等によってステッパー光
源の波長を短くする技術，位相反転マスクを利用する技
術，パターンを形成した後にドライエッチングによって
パターンの大きさを減少させる技術，Ｘ線を光源として
利用する技術，電子ビームを光源として利用してパター
ンを直接描画する技術等が開発されている。
【０００４】以上の技術はすべて既存の光学ステッパー
技術よりもさらに小さいパターンの形成を可能にする。
【０００５】しかし、これらのうち、第１番目ないし第
３番目の技術では０．２μｍ以下のパターンを得ること
が困難であり、第４番目の技術ではマスクの製作が困難
である。
【０００６】したがって、現在では、０．２μｍ以下の
パターンを形成するためには、第５番目終りの電子ビー
ムの直接描画技術が主に使用されている。
【０００７】例えば、日本の平２−２６６５３５とＵＳ
Ｐ４，７００，４６２には、Ｔ型ゲートをもつ電界効果
トランジスタの製造技術が開示されている。
【０００８】日本の平２−２６６５３５においては、電
子ビームを使用して微細パターンを形成し、レジストを
使用してリセスエッチング（ recess etching ）してか
ら金属を蒸着し、レジストを塗布して上層部のパターン
を形成し、これを利用して金属をエッチングした後にリ
フト−オフ（ lift off ）する。
【０００９】このようにすると、ゲートの抵抗を減らす
ことはできるが、露光工程が２回にわたって行わなけれ
ばならないし、金属エッチング工程の実行に困難が伴
う。
【００１０】ＵＳＰ４，７００，４６２は、基板に酸化
膜を形成した後に電子ビーム用レジストを塗布してゲー
トの形状を形成する。
【００１１】そして、このレジストのゲート形状を利用
して酸化膜をＲＩＥ（ reactive ion etching ）によっ
てエッチングし、過度の現像工程によって上層レジスト
にアンダカッティング（ under cutting ）を形成した
後に金属を蒸着し、リフト−オフする。
【００１２】このようにすると、微細パターンの形成が
比較的に順調に行われるが、酸化膜をエッチングするこ
とに困難が伴い、Ｔ型ゲートの上部金属の幅が底面の金
属の幅に比べ大幅に広くならない。
【００１３】一般的に、微細ゲートの形成を必要とした
素子において、ゲート幅が狭い程ゲート抵抗と寄生容量
が大きなものとなる。
【００１４】このような問題を解決するためにゲートパ
ターンを変化させようとする相当の試みがあった。
【００１５】『L.D.Nguyen,P.J.Tasker,D.C.Radulescu,
and L.F.Estman, “Design, Fabrication, and Charac
terization of Ultra High Speed AlGaAs/InGaAs MOSFE
T's,”IDEM Tech. Dig., December 1988, pp.176-17
9.』，『Chao et al., “Electron Beam Fabrication o
f Quater-Micron T-shaped Gate FETs Using a New Tri
-Layer Resist System”, IDEM Tech. Dig., December
1983, pp.613-616.』にはＴ型ゲートの形成のためのレ
ジスト構造が開示されている。
【００１６】図１および図２は従来の技術による電界効
果トランジスタのＴ型ゲートの形成方法を示している断
面図である。
【００１７】図１において、参照番号１は半絶縁性ガリ
ウム砒素基板を示しており、２は２次元電子ガス（ 2-d
imensional electron gas ）の層を示しており、３はア
ルミニウムガリウム砒素（ AlGaAs ）の層，４はキャッ
プ（ cap ）の層、５ａおよび５ｂはオーム層，６およ
び７はレジストをそれぞれ示している。
【００１８】図１および図２を参照して、電子ビーム露
光技術を利用してＴ型ゲートを形成する従来の方法につ
いて詳細に説明すると次のとおりである。
【００１９】まず、基板１の上に、２次元電子ガス２，
アルミニウムガリウム砒素層３，キャップ層４を順次に
形成してから、オーム層５ａ，５ｂを形成する。
【００２０】キャップ層４の上に第１レジスト６を塗布
して熱処理した後に第２レジスト７を塗布して熱処理す
る。
【００２１】その後、電子ビームを用いたリソグラフィ
技術によってレジスト６，７にＴ字型の形状を形成す
る。
【００２２】このとき、各レジスト６，７の露光は均一
のエネルギーの電子ビームによって遂行される。
【００２３】最後に、図２に示すように、真空状態で、
電子線蒸着方法によってゲート金属１２を蒸着する。
【００２４】この方法によると、ゲート金属の抵抗値が
電子ビームの露光技術によって形成されたゲート金属の
断面によって決定されるのでゲート抵抗値を減らすのに
は限界がある。
【００２５】本発明の目的は微細ゲートの抵抗と寄生キ
ャパシタンスを大幅に減らして素子の電気的な性能を改
善するものである。
【００２６】
【発明が解決しようとする課題】本発明の方法は基板上
に、電子ビーム露光用の第１レジストおよび第２レジス
トを順に塗布する工程と；ゲート形状に応じ電子ビーム
により前記第１および第２レジストのゲート領域を露光
するとともに、ゲート上部の形成のために照射される前
記電子ビームのエネルギーの大きさとゲート下部の形成
のために照射される前記電子ビームのエネルギーの大き
さを異にする工程を含む。
【００２７】
【課題を解決するための手段】いま、添付の図３ないし
図７を参照して本発明の一実施例について詳細に説明す
る。
【００２８】図３ないし図７は本発明の一実施例により
微細Ｔ型のゲートを形成する方法を工程の順序に従って
示しているものである。
【００２９】図３において、まず、基板１の上に、２次
元電子ガス層２，アルミニウムガリウム砒素層３，ドー
ピングされたショットキー層であるキャップ層４を順次
に形成してから、オーム層５ａ，５ｂを形成する。続い
て、キャップ層４の上に約２０００オングストローム程
度の厚さに第１レジスト６を塗布し、約１９０℃程度の
温度から熱処理する。
【００３０】このとき、第１レジスト６としてはＰＭＭ
Ａ（ポリメチルメタクリレート）が使用される。
【００３１】続いて、第１レジスト６の上に第２レジス
ト７を塗布する。
【００３２】このとき、第２レジスト７としてはＰ（ M
MA-MAA ）が使用される。
【００３３】次に、不均一のエネルギーの電子ビームを
利用した露光工程が実行される。
【００３４】このとき、レジスト６，７にゲートの形状
に応じたゲート形成領域を形成するために、パターンの
直接描画時において、所定の距離を置いて空間的に分離
され、かつ不均一に設定されたエネルギーをそれぞれも
つ電子ビームを利用する。
【００３５】図３において、符号８ａと８ｂおよび８ｃ
はレジストに照射される第１ないし第３電子ビームをそ
れぞれ示しているが、相互に隣接する二つの電子ビーム
は所定の距離８ｃと８ｄを置いて空間的に分離されてい
ることが分る。
【００３６】これらの距離は０から数描画点（本実施例
の場合、１描画点＝０．０２５μｍ）まで変化させるこ
とが可能である。
【００３７】電子ビームのエネルギーが３０ＫＶの場合
には１から３描画点が適切である。
【００３８】Ｔ型ゲートを形成するために、第１電子ビ
ーム８ａと第３電子ビーム８ｃは第２レジスト７のみを
露光させることができる程度のエネルギーをもち、第２
電子ビーム８ｂは第２および第１レジスト６，７のすべ
てを露光させることができる程度のエネルギーをもって
いる。
【００３９】このように、第１ないし第３電子ビーム８
ａ，８ｂ，８ｃそれぞれのエネルギーを適切に調整する
と任意の形状（例えば、Ｔ型，ガンマ型）をもつゲート
を形成することが可能になる。
【００４０】以上のような電子ビーム露光工程のための
パターンを描くときにはパターンの各部分の大きさのみ
定めてやり、露光時にお互に異なるエネルギーのみ指定
してやればよい。
【００４１】図４には電子ビーム露光工程によって形成
されたレジストのＴ型ゲート形状をもつゲート形成領域
が図示されている。
【００４２】ゲート形成領域８の逆傾斜面７ａは次後の
リフト−オフ工程から使用される。電子ビーム露光工程
が実行された後にも、図４に示されるように、ゲートが
形成される領域には、未現像のレジストの残留膜９，９
ａ，９ｂが存在する。
【００４３】このような未現像のレジスト残留膜９，９
ａ，９ｂは均一の大きさのパターンを形成することを不
可能にする。
【００４４】したがって、酸素プラズマを使用するドラ
イエッチングによって未現像のレジスト残留膜９，９
ａ，９ｂを除去する。
【００４５】これにより、図５に示されるように、ゲー
ト底面の幅１０が決定される。
【００４６】次に、図６に示されるように、キャップ層
４を選択的にリセスエッチングしてキャップ層４がゲー
ト領域から４５度の程度に傾斜した傾斜面１１をもつよ
うにしてから、ゲート金属１２，１２ａ，１２ｂを蒸着
する。
【００４７】次に、図７に示されるように、第１レジス
ト７をリフト−オフすることによってゲートを形成し、
リセスエッチングされたキャップ層４の酸化を防止する
ために絶縁膜１３を蒸着する。
【００４８】
【発明の効果】以上より、上記実施例を通じて説明され
た本発明によると次のような利点が得られる。
【００４９】一つのデータファイルによって直接描画が
行われるので数回の露光工程が必要な従来の技術と比較
するとき工程が簡易化し経済的である。
【００５０】一回の直接描画が行われるだけであるの
で、エネルギーおよび整列の変化に因る誤差の発生が減
少される。
【００５１】Ｔ型またはГ型ゲートの上部を形成するた
めのレジストパターンを形成する時、異なるエネルギー
をもつ電子ビームを使用するのでゲート上部の大きさを
所望のとおりに調節することが可能になってゲートの抵
抗と寄生キャパシタンスを低減することができる。
【００５２】ゲート下部の幅はドライエッチングによっ
て決定されるので、均一のゲートパターンを得ることが
でき、ゲート線幅の再現性が優れる。
【図面の簡単な説明】
【図１】図１は従来の例によるＴ型ゲートの形成工程を
示す断面図である。
【図２】図２は従来の例によるＴ型ゲートの形成工程を
示す断面図である。
【図３】図３は本発明の一実施例によるＴ型ゲートの形
成工程を示する断面図である。
【図４】図４は本発明の一実施例によるＴ型ゲートの形
成工程を示する断面図である。
【図５】図５は本発明の一実施例によるＴ型ゲートの形
成工程を示する断面図である。
【図６】図６は本発明の一実施例によるＴ型ゲートの形
成工程を示する断面図である。
【図７】図７は本発明の一実施例によるＴ型ゲートの形
成工程を示する断面図である。
【符号の説明】
１ 基板 ２ ２次元電子ガス層 ３ アルミニウムガリウム砒素層 ４ キャップ層 ５ａ，５ｂ オーム層 ６，７ レジスト層 ８ａ，８ｂ，８ｃ 電子ビーム ９，９ａ，９ｂ レジストの残留膜 １１ 傾斜面 １２，１２ａ，１２ｂ ゲート金属 １３ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 29/786 21/336 29/778 Ｈ０１Ｌ 29/78 ３０１ Ｇ ６１７ Ｊ ６１７ Ｖ 7376−4Ｍ 29/80 Ｈ (72)発明者 朴 ▲ちゅる▼淳 大韓民国大田直轄市儒城区新城洞ハヌルア パート110−1604 (72)発明者 兪 炯濬 大韓民国大田直轄市儒城区漁隱洞ハンビト アパート130−1206 (72)発明者 朴 亨茂 大韓民国大田直轄市儒城区新城洞ハヌルア パート109−501

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電界効果トランジスタのゲートを形成す
    る方法において、 基板上に、電子ビーム露光用の第１レジスト及び第２レ
    ジストを順に塗布する工程と、 ゲート形状に応じ電子ビームにより前記第１および第２
    レジストのゲート領域を露光するとともに、ゲート上部
    の形成のために照射される前記電子ビームのエネルギー
    の大きさとゲート下部の形成のために照射される前記電
    子ビームのエネルギーの大きさを異にする工程を含む電
    界効果トランジスタのゲート形成方法。
  2. 【請求項２】 基板（１）上に、順に２次元電子ガス層
    （２），アルミニウムガリウム砒素層（３），キャップ
    層（４）を順に形成してから、オーム層（５ａ，５ｂ）
    を形成する工程と、 前記キャップ層（４）の上に約２０００オングストロー
    ム程度の厚さに電子ビーム露光用の第１レジスト（６）
    を塗布し、約１９０℃程度の温度から、熱処理する工程
    と、 前記第１レジスト（６）の上に、電子ビーム露光用の第
    ２レジスト（７）を塗布する工程と、 前記第１および第２レジスト（６，７）にゲートの形状
    に応じたゲート形成領域を形成するために、所定の距離
    を置いて空間的に分離され、かつ不均一に設定されたエ
    ネルギーをそれぞれもつ電子ビームを前記第１および第
    ２レジスト（６，７）に照射する工程と、 ドライエッチングによって前記第１および第２レジスト
    （６，７）の前記ゲート形成領域から未現像レジスト残
    留膜（９，９ａ，９ｂ）を除去する工程と、 前記キャップ層（４）を選択的にリセスエッチングして
    前記キャップ層（４）がゲート領域から傾斜面（１１）
    をもつようにしてから、ゲート金属（１２，１２ａ，１
    ２ｂ）を蒸着する工程と、 前記第１レジスト（７）をリフト−オフすることによっ
    てゲートを形成し、リセスエッチングされた前記キャッ
    プ層（４）の酸化を防止するために絶縁膜（１３）を蒸
    着する工程を含む電界効果トランジスタのゲート形成方
    法。
  3. 【請求項３】 前記電子ビーム露光工程は前記第２レジ
    スト（７）が逆傾斜面（７ａ）をもつように実行される
    ことを特徴とする請求項２記載の電界効果トランジスタ
    のゲート形成方法。
JP6315386A 1994-12-19 1994-12-19 電界効果トランジスタのゲート形成方法とその形成領域の形成方法 Expired - Lifetime JP2746539B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6315386A JP2746539B2 (ja) 1994-12-19 1994-12-19 電界効果トランジスタのゲート形成方法とその形成領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6315386A JP2746539B2 (ja) 1994-12-19 1994-12-19 電界効果トランジスタのゲート形成方法とその形成領域の形成方法

Publications (2)

Publication Number Publication Date
JPH08186128A true JPH08186128A (ja) 1996-07-16
JP2746539B2 JP2746539B2 (ja) 1998-05-06

Family

ID=18064782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6315386A Expired - Lifetime JP2746539B2 (ja) 1994-12-19 1994-12-19 電界効果トランジスタのゲート形成方法とその形成領域の形成方法

Country Status (1)

Country Link
JP (1) JP2746539B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187164A (ja) * 2007-01-30 2008-08-14 Postech Academy-Industry Foundation Ｔ−ゲート形成方法及びこれを用いたメタモーフィック高電子移動度トランジスタの製造方法
CN103296079A (zh) * 2012-02-28 2013-09-11 英飞凌科技奥地利有限公司 常关闭型化合物半导体隧道晶体管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55105326A (en) * 1979-02-07 1980-08-12 Matsushita Electronics Corp Manufacturing method of electrode of semiconductor device
JPS6177370A (ja) * 1984-09-21 1986-04-19 Fujitsu Ltd パタ−ン形成方法
JPH01220829A (ja) * 1988-02-29 1989-09-04 Nec Corp パターン形成方法
JPH01243476A (ja) * 1988-03-25 1989-09-28 Nec Corp 電極形成方法
JPH0298147A (ja) * 1988-10-04 1990-04-10 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06112112A (ja) * 1992-09-28 1994-04-22 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55105326A (en) * 1979-02-07 1980-08-12 Matsushita Electronics Corp Manufacturing method of electrode of semiconductor device
JPS6177370A (ja) * 1984-09-21 1986-04-19 Fujitsu Ltd パタ−ン形成方法
JPH01220829A (ja) * 1988-02-29 1989-09-04 Nec Corp パターン形成方法
JPH01243476A (ja) * 1988-03-25 1989-09-28 Nec Corp 電極形成方法
JPH0298147A (ja) * 1988-10-04 1990-04-10 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06112112A (ja) * 1992-09-28 1994-04-22 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187164A (ja) * 2007-01-30 2008-08-14 Postech Academy-Industry Foundation Ｔ−ゲート形成方法及びこれを用いたメタモーフィック高電子移動度トランジスタの製造方法
CN103296079A (zh) * 2012-02-28 2013-09-11 英飞凌科技奥地利有限公司 常关闭型化合物半导体隧道晶体管
CN103296079B (zh) * 2012-02-28 2016-01-20 英飞凌科技奥地利有限公司 常关闭型化合物半导体隧道晶体管

Also Published As

Publication number Publication date
JP2746539B2 (ja) 1998-05-06

Similar Documents

Publication Publication Date Title
JPH0620062B2 (ja) 半導体デバイスの製造方法
US5300445A (en) Production method of an HEMT semiconductor device
US4774206A (en) Method for the manufacture of a self-aligned metal contact
US4136434A (en) Fabrication of small contact openings in large-scale-integrated devices
JP2550412B2 (ja) 電界効果トランジスタの製造方法
JPH0358173B2 (ja)
US6635404B1 (en) Structure and process method of gamma gate for HEMT
EP0940719A2 (en) Photoresist film and method for forming a pattern thereof
US5693548A (en) Method for making T-gate of field effect transistor
KR100228385B1 (ko) 반도체 소자의 게이트 전극 제조 방법
JPH05206025A (ja) 微細加工方法
JP2746539B2 (ja) 電界効果トランジスタのゲート形成方法とその形成領域の形成方法
JPH07201889A (ja) 二重露光によるｔ形のゲートの製造方法
JPS6031909B2 (ja) エツチング加工法
US5093225A (en) Processing method for fabricating electrical contacts to mesa structures in semiconductor devices
KR0137573B1 (ko) 전계효과 트랜지스터의 게이트 형성방법
JP2664736B2 (ja) 半導体装置用電極の形成方法
JP2714026B2 (ja) 半導体装置用電極の形成方法
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
EP0613174A2 (en) Method for making fine-line semiconductor devices
JPH0358176B2 (ja)
JPS63254728A (ja) レジストパタ−ンの形成方法
CA1260627A (en) Lithographic image size reduction photomask
JPH0658875B2 (ja) Ｘ線マスク及びそれを用いたパタン形成方法
JPH11317345A (ja) 微細パターンの転写加工方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980120

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140213

Year of fee payment: 16

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140213

Year of fee payment: 16

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term