JPH06112336A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06112336A JPH06112336A JP25874492A JP25874492A JPH06112336A JP H06112336 A JPH06112336 A JP H06112336A JP 25874492 A JP25874492 A JP 25874492A JP 25874492 A JP25874492 A JP 25874492A JP H06112336 A JPH06112336 A JP H06112336A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor device
- polyparaxylylene
- interlayer insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の層間絶縁膜に関し、カバレジが
良く且つ誘電率の小さな有機絶縁材料を提供することを
目的とする。 【構成】 ジパラキシリレンガスを熱分解して得たパラ
キシリレンラジカルを第１の配線層が形成してある半導
体基板上に導入し、第１の配線層上で重合させてポリパ
ラキリシレンの薄膜を形成した後にこの薄膜を弗素化し
て弗素化ポリパラキリシレンとし、この薄膜を層間絶縁
膜として使用することを特徴として半導体装置の製造方
法を構成する。
良く且つ誘電率の小さな有機絶縁材料を提供することを
目的とする。 【構成】 ジパラキシリレンガスを熱分解して得たパラ
キシリレンラジカルを第１の配線層が形成してある半導
体基板上に導入し、第１の配線層上で重合させてポリパ
ラキリシレンの薄膜を形成した後にこの薄膜を弗素化し
て弗素化ポリパラキリシレンとし、この薄膜を層間絶縁
膜として使用することを特徴として半導体装置の製造方
法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は弗素化ポリパラキシリレ
ンを層間絶縁膜として使用する半導体装置の製造方法に
関する。
ンを層間絶縁膜として使用する半導体装置の製造方法に
関する。
【０００２】大量の情報を迅速に処理する必要から、情
報処理装置の主体を構成する半導体装置は単位素子の小
形化による集積化が進んでＬＳＩやＶＬＳＩが実用化さ
れている。
報処理装置の主体を構成する半導体装置は単位素子の小
形化による集積化が進んでＬＳＩやＶＬＳＩが実用化さ
れている。
【０００３】こゝで、単位素子の小形化による集積化は
配線パターンの微細化と多層化により行なわれている。
すなわち、導体線路の最小線幅はサブミクロン（Sub-mi
cron) に及んでおり、また、各単位素子間を結ぶ導体線
路は錯綜することから立体配線構造がとられている。
配線パターンの微細化と多層化により行なわれている。
すなわち、導体線路の最小線幅はサブミクロン（Sub-mi
cron) に及んでおり、また、各単位素子間を結ぶ導体線
路は錯綜することから立体配線構造がとられている。
【０００４】一方、これら半導体装置を装着する多層配
線基板についても高密度実装が可能なマルチチップモジ
ール（ＭＣＭ）の開発が進められている。本発明は立体
構造を構成する層間絶縁膜に関するものである。
線基板についても高密度実装が可能なマルチチップモジ
ール（ＭＣＭ）の開発が進められている。本発明は立体
構造を構成する層間絶縁膜に関するものである。
【０００５】
【従来の技術】層間絶縁膜を構成する材料の必要条件
は、 絶縁抵抗値が高いこと、 誘電率が小さなこ
と、 耐熱性が優れていること、などであり、無機絶
縁材料としては二酸化硅素（SiO2），窒化硅素（Si3N4)
, 燐硅酸ガラス( 略称PSG)などが、また、有機絶縁材料
としてはポリイミドなどが使用されている。
は、 絶縁抵抗値が高いこと、 誘電率が小さなこ
と、 耐熱性が優れていること、などであり、無機絶
縁材料としては二酸化硅素（SiO2），窒化硅素（Si3N4)
, 燐硅酸ガラス( 略称PSG)などが、また、有機絶縁材料
としてはポリイミドなどが使用されている。
【０００６】こゝで、集積化が進み、また信号の周波数
が増加するに従って、誘電率の小さなことの必要性が益
々増加してきた。すなわち、高集積化によって層間絶縁
膜の厚さが１μm 以下になっている現在、層間絶縁膜を
挟んで上下に対向して電極や配線が存在する場合は次式
で表される静電容量（Ｃ）のために漏話（Cross-talk)
が生ずるが、この場合、静電容量（Ｃ）の大きさは誘電
率（ε）に比例している。
が増加するに従って、誘電率の小さなことの必要性が益
々増加してきた。すなわち、高集積化によって層間絶縁
膜の厚さが１μm 以下になっている現在、層間絶縁膜を
挟んで上下に対向して電極や配線が存在する場合は次式
で表される静電容量（Ｃ）のために漏話（Cross-talk)
が生ずるが、この場合、静電容量（Ｃ）の大きさは誘電
率（ε）に比例している。
【０００７】 Ｃ＝εＡ／3.6 πd (pF)・・・・・・・（１） こゝで Ａは対向する電極の面積(cm2) ｄは厚さ(cm) また、電子回路を通る信号の遅延時間（τ) はできるだ
け小さいことが必要であるが、この遅延時間（τ) は次
式で表されるように電子回路が形成されている基板の誘
電率（ε）に比例することから、誘電率の少ない材料を
使用する必要がある。
け小さいことが必要であるが、この遅延時間（τ) は次
式で表されるように電子回路が形成されている基板の誘
電率（ε）に比例することから、誘電率の少ない材料を
使用する必要がある。
【０００８】 τ∝＝ε1/2 ／ｃ ・・・・・・・（２） こゝでｃは光の速度 以上のことから、層間絶縁膜の構成材料としては誘電率
（ε）の小さなことが必要であるが、SiO2やSi3N4 など
の無機絶縁材料は一般に耐熱性が優れ、また高い絶縁抵
抗値を示すものゝ、一般に誘電率が大きく、最も小さな
材料であるSiO2でも誘電率値は3.8 である。
（ε）の小さなことが必要であるが、SiO2やSi3N4 など
の無機絶縁材料は一般に耐熱性が優れ、また高い絶縁抵
抗値を示すものゝ、一般に誘電率が大きく、最も小さな
材料であるSiO2でも誘電率値は3.8 である。
【０００９】一方、有機絶縁材料であるポリイミドは誘
電率が3.2 と無機絶縁材料に較べると小さく、層間絶縁
膜の構成材料として適している。然し、ポリイミドなど
有機絶縁材料を使用する上での問題はカバレッジ(Cover
age)の悪いことである。
電率が3.2 と無機絶縁材料に較べると小さく、層間絶縁
膜の構成材料として適している。然し、ポリイミドなど
有機絶縁材料を使用する上での問題はカバレッジ(Cover
age)の悪いことである。
【００１０】すなわち、被処理基板への被覆法として
は、有機溶媒に溶解した有機絶縁材料をスピンコート法
により被処理基板上に被覆する方法が一般的であり、ポ
リイミドの場合はヒドラジンなどの溶媒に溶解してスピ
ンコートが行なわれているが、この特徴として図３に示
すように半導体基板１の上にパターン形成されている第
１層目の配線２による凹凸に拘らず、ポリイミド膜３の
表面は平坦に形成されることである。
は、有機溶媒に溶解した有機絶縁材料をスピンコート法
により被処理基板上に被覆する方法が一般的であり、ポ
リイミドの場合はヒドラジンなどの溶媒に溶解してスピ
ンコートが行なわれているが、この特徴として図３に示
すように半導体基板１の上にパターン形成されている第
１層目の配線２による凹凸に拘らず、ポリイミド膜３の
表面は平坦に形成されることである。
【００１１】こゝで、配線２の線幅は集積度の向上と共
に微小化しているが、半導体素子を駆動するに必要な電
流量は一定に保持する必要があることから、配線のアス
ペクト比（高さ／幅）は益々大きくなる傾向にある。
に微小化しているが、半導体素子を駆動するに必要な電
流量は一定に保持する必要があることから、配線のアス
ペクト比（高さ／幅）は益々大きくなる傾向にある。
【００１２】こゝで、第１層の配線２の直上に第２層の
配線２が存在する場合は、介在するポリイミド膜３の厚
さが極端に薄くなるために相互間の静電容量が増大する
と云う問題がある。
配線２が存在する場合は、介在するポリイミド膜３の厚
さが極端に薄くなるために相互間の静電容量が増大する
と云う問題がある。
【００１３】一方、気相成長法で成膜する場合は下地基
板の凹凸に比例して相似形の膜成長が行なわれることか
ら、この目的に適している。そこで、ポリイミドよりも
更に誘電率が少なく且つ気相成長法で成膜が可能な有機
絶縁材料が層間絶縁膜の構成材料として必要である。
板の凹凸に比例して相似形の膜成長が行なわれることか
ら、この目的に適している。そこで、ポリイミドよりも
更に誘電率が少なく且つ気相成長法で成膜が可能な有機
絶縁材料が層間絶縁膜の構成材料として必要である。
【００１４】
【発明が解決しようとする課題】集積度が向上し多層構
造をとる半導体装置の層間絶縁膜としては誘電率が小さ
く、且つカバレジの良い材料が必要である。
造をとる半導体装置の層間絶縁膜としては誘電率が小さ
く、且つカバレジの良い材料が必要である。
【００１５】こゝで、スパッタ法や気相成長法で成膜が
可能な材料としてSiO2，Si3N4 ，PSG などの無機絶縁材
料が公知であるが、これらの材料はカバレジは良いもの
ゝ、誘電率が大きく、一方、ポリイミドは誘電率は比較
的小さいものゝ、カバレジが悪いと云う問題がある。
可能な材料としてSiO2，Si3N4 ，PSG などの無機絶縁材
料が公知であるが、これらの材料はカバレジは良いもの
ゝ、誘電率が大きく、一方、ポリイミドは誘電率は比較
的小さいものゝ、カバレジが悪いと云う問題がある。
【００１６】そこで、ポリイミドよりも誘電率が小さく
且つカバレジの良い材料を実用化することが課題であ
る。
且つカバレジの良い材料を実用化することが課題であ
る。
【００１７】
【課題を解決するための手段】上記の課題はジパラキシ
リレンガスを熱分解して得たパラキシリレンラジカルを
第１の配線層が形成してある半導体基板上に導入し、第
１の配線層上で重合させてポリパラキシリレンの薄膜を
形成した後に、この薄膜を弗素化して弗素化ポリパラキ
シリレンとし、この薄膜を層間絶縁膜として使用するこ
とを特徴として半導体装置の製造方法を構成することに
より解決することができる。
リレンガスを熱分解して得たパラキシリレンラジカルを
第１の配線層が形成してある半導体基板上に導入し、第
１の配線層上で重合させてポリパラキシリレンの薄膜を
形成した後に、この薄膜を弗素化して弗素化ポリパラキ
シリレンとし、この薄膜を層間絶縁膜として使用するこ
とを特徴として半導体装置の製造方法を構成することに
より解決することができる。
【００１８】
【作用】発明者は図１の一般式（５）で表されるポリパ
ラキシリレンに着目した。ポリパラキシリレンはパリレ
ンの名でユニオン・カーバイド社より市販されている材
料であって、誘電率は約2.6 とポリイミドより小さく、
気相成長法により作ることができる。
ラキシリレンに着目した。ポリパラキシリレンはパリレ
ンの名でユニオン・カーバイド社より市販されている材
料であって、誘電率は約2.6 とポリイミドより小さく、
気相成長法により作ることができる。
【００１９】その作り方を述べると、図１の（３）式に
示すジパラキシリレンを原料とし、この原料を入れた容
器内を真空排気して減圧すると共にに加熱して蒸発せし
め、この蒸気を約700 ℃に加熱すると（４）式に示すパ
ラキシリレンラジカルに分解する。
示すジパラキシリレンを原料とし、この原料を入れた容
器内を真空排気して減圧すると共にに加熱して蒸発せし
め、この蒸気を約700 ℃に加熱すると（４）式に示すパ
ラキシリレンラジカルに分解する。
【００２０】次に、このパラキシリレンラジカルを室温
に導くと重合が進行して（５）式に示すポリパラキシリ
レンを得ることができる。このポリパラキシリレンはカ
バレジ性が優れていることから、ＬＳＩなどの半導体装
置において、パッケージの表面に被覆してα線などによ
る放射線障害を防ぐ方法が提案されている。（例えば特
開昭57-99758)然し、ポリパラキシリレンの問題点は耐
熱性は約400 ℃と優れているものゝ、この値はN2中或い
はH2中のような不活性ガス雰囲気中での値であって、大
気中での耐熱性は不充分である。
に導くと重合が進行して（５）式に示すポリパラキシリ
レンを得ることができる。このポリパラキシリレンはカ
バレジ性が優れていることから、ＬＳＩなどの半導体装
置において、パッケージの表面に被覆してα線などによ
る放射線障害を防ぐ方法が提案されている。（例えば特
開昭57-99758)然し、ポリパラキシリレンの問題点は耐
熱性は約400 ℃と優れているものゝ、この値はN2中或い
はH2中のような不活性ガス雰囲気中での値であって、大
気中での耐熱性は不充分である。
【００２１】そこで、発明者はこのポリパラキシリレン
を弗素化し、図１の（６）式に示すようにフェニール基
を構成する水素（Ｈ）原子を弗素（Ｆ）原子に置換する
ことにより大気中での耐熱性を向上するものである。
を弗素化し、図１の（６）式に示すようにフェニール基
を構成する水素（Ｈ）原子を弗素（Ｆ）原子に置換する
ことにより大気中での耐熱性を向上するものである。
【００２２】なお、フェニール基のＨ原子の置換位置と
置換量は任意であって（６）式は一例に過ぎない。この
ように弗素化すると、これにより耐熱性が向上すると共
に誘電率も約2.3程度にまで低下させることができる。
置換量は任意であって（６）式は一例に過ぎない。この
ように弗素化すると、これにより耐熱性が向上すると共
に誘電率も約2.3程度にまで低下させることができる。
【００２３】
【実施例】実施例１：図２は半導体基板上の層間絶縁膜
としてポリパラキシリレン膜を気相成長法で形成する装
置の構成を示している。
としてポリパラキシリレン膜を気相成長法で形成する装
置の構成を示している。
【００２４】すなわち、試料管５にジパラキシリレン６
を入れ、ヒータ７により160 ℃に加熱すると、ジパラキ
シリレン６は昇華を始める。コック８を開き、昇華して
きたジパラキシリレン６をヒータ９で約600 ℃に加熱す
るとジパラキシリレンは分解してパラキシリレンラジカ
ルとなる。
を入れ、ヒータ７により160 ℃に加熱すると、ジパラキ
シリレン６は昇華を始める。コック８を開き、昇華して
きたジパラキシリレン６をヒータ９で約600 ℃に加熱す
るとジパラキシリレンは分解してパラキシリレンラジカ
ルとなる。
【００２５】このパラキシリレンラジカルを減圧してい
る堆積チャンバ10の中に導くと、そこには約25℃の温度
に水冷されているステージ11があり、この上に半導体基
板12が載置してあるが、この上でパラキシリレンラジカ
ルの重合が進行してポリパラキシリレンの薄膜を得るこ
とができる。
る堆積チャンバ10の中に導くと、そこには約25℃の温度
に水冷されているステージ11があり、この上に半導体基
板12が載置してあるが、この上でパラキシリレンラジカ
ルの重合が進行してポリパラキシリレンの薄膜を得るこ
とができる。
【００２６】この状態で30分処理して厚さが３μm の薄
膜を得ることができた。次に、ポリパラキシリレンの薄
膜の付いた基板をF2ガス５％濃度のN2ガス中で常温で30
分処理することにより弗素化を行なうことができた。
膜を得ることができた。次に、ポリパラキシリレンの薄
膜の付いた基板をF2ガス５％濃度のN2ガス中で常温で30
分処理することにより弗素化を行なうことができた。
【００２７】このようにして得た弗素化ポリパラキシリ
レンは大気中で400 ℃以上の耐熱性をもち、また誘電率
も約2.3 程度に下げることができた。 実施例２：実施例１の方法によりSi半導体基板上に厚さ
が３μm のポリパラキシリレン薄膜を形成した後、この
基板をプラズマ処理装置の下流位置に置き、プラズマ処
理装置に三弗化窒素（NF3)を供給すると共に排気系によ
り１torrに減圧した状態でマイクロ波を750 Ｗの出力で
照射してプラズマを作り、ダウンフロー位置で40分処理
して弗素化を行なった。
レンは大気中で400 ℃以上の耐熱性をもち、また誘電率
も約2.3 程度に下げることができた。 実施例２：実施例１の方法によりSi半導体基板上に厚さ
が３μm のポリパラキシリレン薄膜を形成した後、この
基板をプラズマ処理装置の下流位置に置き、プラズマ処
理装置に三弗化窒素（NF3)を供給すると共に排気系によ
り１torrに減圧した状態でマイクロ波を750 Ｗの出力で
照射してプラズマを作り、ダウンフロー位置で40分処理
して弗素化を行なった。
【００２８】このようにして得た弗素化ポリパラキシリ
レンは大気中で400 ℃以上の耐熱性を示し、また誘電率
も約2.3 程度にすることができた。
レンは大気中で400 ℃以上の耐熱性を示し、また誘電率
も約2.3 程度にすることができた。
【００２９】
【発明の効果】本発明の実施により耐熱性が優れ、また
低誘電率の示す層間絶縁膜を得ることができる。
低誘電率の示す層間絶縁膜を得ることができる。
【図１】本発明に係る弗素化ポリパラキシリレンの形成
を説明した一般式を表わす図
を説明した一般式を表わす図
【図２】ポリパラキシリレン膜形成装置の構成を示す断
面図である。
面図である。
【図３】スピンコート法の問題点を説明する断面図であ
る。
る。
２ 配線 ３ ポリイミド膜 ６ ジパラキシリレン 12 半導体基板
Claims (2)
- 【請求項１】 ジパラキシリレンガスを熱分解して得た
パラキシリレンラジカルを第１の配線層が形成してある
半導体基板上に導入し、該第１の配線層上で重合させて
ポリパラキシリレンの薄膜を形成した後に該薄膜を弗素
化して弗素化ポリパラキシリレンとし、該薄膜を層間絶
縁膜として使用することを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記薄膜の弗素化が弗素化合物ガスプラ
ズマのダウンフローによることを特徴とする請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25874492A JPH06112336A (ja) | 1992-09-29 | 1992-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25874492A JPH06112336A (ja) | 1992-09-29 | 1992-09-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112336A true JPH06112336A (ja) | 1994-04-22 |
Family
ID=17324484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25874492A Withdrawn JPH06112336A (ja) | 1992-09-29 | 1992-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112336A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041519A (ja) * | 1996-03-26 | 1998-02-13 | Lg Electron Inc | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 |
| US5888905A (en) * | 1997-11-06 | 1999-03-30 | Texas Instruments Incorporated | Integrated circuit insulator and method |
| US6130171A (en) * | 1997-11-18 | 2000-10-10 | Nec Corporation | Residue removal process for forming inter-level insulating layer of paraylene polymer without peeling |
| US6150284A (en) * | 1997-06-20 | 2000-11-21 | Nec Corporation | Method of forming an organic polymer insulating film in a semiconductor device |
| EP0966039A3 (en) * | 1998-06-15 | 2002-10-16 | Kishimoto Sangyo Co., Ltd. | Insulating film for semiconductor device and semiconductor device |
| JP2004072049A (ja) * | 2002-08-09 | 2004-03-04 | Ricoh Co Ltd | 有機ｔｆｔ素子及びその製造方法 |
-
1992
- 1992-09-29 JP JP25874492A patent/JPH06112336A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041519A (ja) * | 1996-03-26 | 1998-02-13 | Lg Electron Inc | 液晶表示装置の製造方法及びその製造方法による液晶表示装置 |
| US6150284A (en) * | 1997-06-20 | 2000-11-21 | Nec Corporation | Method of forming an organic polymer insulating film in a semiconductor device |
| US5888905A (en) * | 1997-11-06 | 1999-03-30 | Texas Instruments Incorporated | Integrated circuit insulator and method |
| US6130171A (en) * | 1997-11-18 | 2000-10-10 | Nec Corporation | Residue removal process for forming inter-level insulating layer of paraylene polymer without peeling |
| US6368412B1 (en) | 1997-11-18 | 2002-04-09 | Nec Corporation | Apparatus with high temperature gas releasing means for vapor deposition of parylene polymer without peeling |
| EP0966039A3 (en) * | 1998-06-15 | 2002-10-16 | Kishimoto Sangyo Co., Ltd. | Insulating film for semiconductor device and semiconductor device |
| JP2004072049A (ja) * | 2002-08-09 | 2004-03-04 | Ricoh Co Ltd | 有機ｔｆｔ素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2697315B2 (ja) | フッ素含有シリコン酸化膜の形成方法 | |
| JP3418458B2 (ja) | 半導体装置の製造方法 | |
| US6724086B1 (en) | Hydrogenated oxidized silicon carbon material | |
| JP3276963B2 (ja) | 誘電体フィルムを基盤上に形成する方法 | |
| JP3463416B2 (ja) | 絶縁膜の製造方法および半導体装置 | |
| JP2003502845A (ja) | 化学気相成長前に電子線処理を用いて薄膜を処理する方法 | |
| JP2002505803A (ja) | パリレンコーティングの製造方法 | |
| US7488507B2 (en) | Capacitor with plasma deposited dielectric | |
| US7056839B2 (en) | Method of forming a silica insulation film with a reduced dielectric constant | |
| JPH06112336A (ja) | 半導体装置の製造方法 | |
| JPH11233513A (ja) | 強誘電体膜を用いた装置の製造方法及び装置 | |
| JPH1140554A (ja) | 絶縁膜形成材料、並びにこれを用いた絶縁膜形成方法及び半導体装置 | |
| US6946405B2 (en) | Polyparaxylylene film, production method therefor and semiconductor device | |
| JPH0950993A (ja) | 絶縁膜形成方法と半導体装置 | |
| JP3485425B2 (ja) | 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置 | |
| JP5007511B2 (ja) | 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置 | |
| JP2004296476A (ja) | 半導体装置の製造方法 | |
| JP3396791B2 (ja) | 絶縁膜の形成方法 | |
| JP3489946B2 (ja) | 半導体装置の絶縁膜形成方法及び絶縁膜形成材料 | |
| US7541296B2 (en) | Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device | |
| US20050156287A1 (en) | Organic polymer film, method for producing the same and semiconductor device using the same | |
| JP2001230244A (ja) | 絶縁膜の形成方法および多層配線 | |
| JP3521645B2 (ja) | 誘電体膜の製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JP2004111688A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |