JPH06112624A - 表面実装方法 - Google Patents
表面実装方法Info
- Publication number
- JPH06112624A JPH06112624A JP4258058A JP25805892A JPH06112624A JP H06112624 A JPH06112624 A JP H06112624A JP 4258058 A JP4258058 A JP 4258058A JP 25805892 A JP25805892 A JP 25805892A JP H06112624 A JPH06112624 A JP H06112624A
- Authority
- JP
- Japan
- Prior art keywords
- soj
- package
- surface mounting
- terminal row
- mounting method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 ＩＣを重ね合わせることで基板面積を小さく
する。 【構成】 複数のＩＣ(101，105〜111)に対して表面(通
常メーカーの捺印がある側)と裏面とを重ね合わせ、各
端子辺が出ている面にプリント基板104，113を半田付け
した構成。
する。 【構成】 複数のＩＣ(101，105〜111)に対して表面(通
常メーカーの捺印がある側)と裏面とを重ね合わせ、各
端子辺が出ている面にプリント基板104，113を半田付け
した構成。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装用ＩＣの実装
方法で、特に Small Outline J-Lead (以下、ＳＯＪと
称す)および Plastic Lead Chip Carrier (以下、ＰＬ
ＣＣと称す)と呼ばれるパッケージの表面実装方法に関
するものである。
方法で、特に Small Outline J-Lead (以下、ＳＯＪと
称す)および Plastic Lead Chip Carrier (以下、ＰＬ
ＣＣと称す)と呼ばれるパッケージの表面実装方法に関
するものである。
【０００２】
【従来の技術】図５は、従来の表面実装用ＩＣの実装方
法の一例を示したものである。表面実装は一般的に、図
５に示すような形で実装される。すなわち基板301表面
に対してＩＣパッケージ302〜309の表面(通常メーカー
の捺印が施してある面)を上にして実装される。ここで
はＳＯＪパッケージの例を示している。同様の実装方法
がＰＬＣＣ等の、所謂表面実装ＩＣで行われる。このＩ
Ｃパッケージ302〜309およびこの実装方法は、これらＩ
Ｃパッケージ302〜309を使用する電子機器の小型化を進
めるには非常に重要な、かつ有用なやり方である。すな
わち、パッケージそのものも小型化しており、またＤＩ
Ｐ(Dual Inline Package)ＩＣに比べ基板の両面にＩＣ
を実装することができ、基板の小型化にさらに貢献でき
る。
法の一例を示したものである。表面実装は一般的に、図
５に示すような形で実装される。すなわち基板301表面
に対してＩＣパッケージ302〜309の表面(通常メーカー
の捺印が施してある面)を上にして実装される。ここで
はＳＯＪパッケージの例を示している。同様の実装方法
がＰＬＣＣ等の、所謂表面実装ＩＣで行われる。このＩ
Ｃパッケージ302〜309およびこの実装方法は、これらＩ
Ｃパッケージ302〜309を使用する電子機器の小型化を進
めるには非常に重要な、かつ有用なやり方である。すな
わち、パッケージそのものも小型化しており、またＤＩ
Ｐ(Dual Inline Package)ＩＣに比べ基板の両面にＩＣ
を実装することができ、基板の小型化にさらに貢献でき
る。
【０００３】この方法を使用している典型的な例として
パーソナルコンピュータやワークステーション等に使用
されるＤＲＡＭ(Dynamic RAM)モジュールが提案されて
いる。この方法を用いることで、ＩＣの実装に関して従
来ＤＩＰＩＣ(Dual InlinePackage IC)を使用する場合
に比べ、基板の両面を使用することができ、約半分の基
板面積で基板作成が可能である。
パーソナルコンピュータやワークステーション等に使用
されるＤＲＡＭ(Dynamic RAM)モジュールが提案されて
いる。この方法を用いることで、ＩＣの実装に関して従
来ＤＩＰＩＣ(Dual InlinePackage IC)を使用する場合
に比べ、基板の両面を使用することができ、約半分の基
板面積で基板作成が可能である。
【０００４】しかし、従来はこれが限界でＤＩＰＩＣの
半分以上の基板面積削減が望めない。そこで提案されて
いるのが、ＭＣＭ(Multi Chip Module)法である。ＭＣ
Ｍは図６に示すような形状をしており、これは１パッケ
ージ401内に複数のベアチップ 402〜405と呼ばれる所謂
ＩＣチップそのものを複数実装し、ミクロンオーダのパ
ターン406をパッケージ内のセラミック基板407上に引く
ことにより、今まで複数のパッケージを実装していたＩ
Ｃチップを、一つのパッケージにまとめ基板面積を小さ
くするという技術である。しかしこの方法は、まだ研究
段階であり、実使用上、パッケージ信頼性，コスト等ま
だまだ解決すべき問題が多数ある。
半分以上の基板面積削減が望めない。そこで提案されて
いるのが、ＭＣＭ(Multi Chip Module)法である。ＭＣ
Ｍは図６に示すような形状をしており、これは１パッケ
ージ401内に複数のベアチップ 402〜405と呼ばれる所謂
ＩＣチップそのものを複数実装し、ミクロンオーダのパ
ターン406をパッケージ内のセラミック基板407上に引く
ことにより、今まで複数のパッケージを実装していたＩ
Ｃチップを、一つのパッケージにまとめ基板面積を小さ
くするという技術である。しかしこの方法は、まだ研究
段階であり、実使用上、パッケージ信頼性，コスト等ま
だまだ解決すべき問題が多数ある。
【０００５】
【発明が解決しようとする課題】しかしながら上記した
ように、現状の技術ではせいぜい従来のＤＩＰＩＣで作
成していた基板の面積の半分程度の大きさまでしか小さ
くならず、更なる小型化が望まれているが、それに対し
有効かつ簡単に実現できる方法はいまだない。本発明
は、上記従来の問題を解決するものであり、信頼性が高
く小型で低コストの表面実装方法を提供することを目的
とするものである。
ように、現状の技術ではせいぜい従来のＤＩＰＩＣで作
成していた基板の面積の半分程度の大きさまでしか小さ
くならず、更なる小型化が望まれているが、それに対し
有効かつ簡単に実現できる方法はいまだない。本発明
は、上記従来の問題を解決するものであり、信頼性が高
く小型で低コストの表面実装方法を提供することを目的
とするものである。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、ＰＬＣＣおよびＳＯＪパッケージについて
のみであるが、複数のパッケージを表面(通常メーカー
の捺印がある側)とその裏側とを重ねて固定し、同一方
向に出ている端子列(ＳＯＪの場合二辺、ＰＬＣＣの場
合四辺)を１枚以上のプリント基板でつなぐ(以下、つな
いだ状態をモジュールと呼ぶ)実装方法を使用する。モ
ジュールの各プリント基板(ＳＯＪの場合２枚、ＰＬＣ
Ｃの場合４枚)からは他の基板と接続するためのカード
エッジ状もしくはピン状の端子があり、それを利用して
他の基板に実装するようにしたものである。
するために、ＰＬＣＣおよびＳＯＪパッケージについて
のみであるが、複数のパッケージを表面(通常メーカー
の捺印がある側)とその裏側とを重ねて固定し、同一方
向に出ている端子列(ＳＯＪの場合二辺、ＰＬＣＣの場
合四辺)を１枚以上のプリント基板でつなぐ(以下、つな
いだ状態をモジュールと呼ぶ)実装方法を使用する。モ
ジュールの各プリント基板(ＳＯＪの場合２枚、ＰＬＣ
Ｃの場合４枚)からは他の基板と接続するためのカード
エッジ状もしくはピン状の端子があり、それを利用して
他の基板に実装するようにしたものである。
【０００７】
【実施例】本発明の一実施例であるＳＯＪの実装方法に
ついて、図１，２を用いて説明する。まず、座標軸を明
確にするために図２のような形で方向を決める。すなわ
ち、一辺の端子列方向をＸ軸、相対する端子列への法線
方向をＹ軸、Ｘ軸とＹ軸に垂直な方向をＺ軸とする。
ついて、図１，２を用いて説明する。まず、座標軸を明
確にするために図２のような形で方向を決める。すなわ
ち、一辺の端子列方向をＸ軸、相対する端子列への法線
方向をＹ軸、Ｘ軸とＹ軸に垂直な方向をＺ軸とする。
【０００８】図１でさらに詳細に本発明の内容を示す。
ここで101，105〜111はＩＣのＳＯＪパッケージを示
し、102，112はＳＯＪパッケージ(ＩＣ)101の端子列(Ｓ
ＯＪパッケージ一辺の端子列)、103は端子列102に対応
したプリント基板上の配線パターン(通常ＰＡＤと呼ば
れ、以下ＰＡＤと称す)であり、104，113はＰＡＤ103や
基板配線パターン117，118を含むモジュール用プリント
基板である。また、119，120はモジュール用プリント基
板104，113を他の基板116とを繋ぐために配置されてい
るピンタイプの端子群114，115に対応した穴(通常ラン
ドと呼ばれ、以下ランドと称す)である。ピンタイプの
端子群114，115とＰＡＤ103等は配線パターン117，118
で電気的に接続されている。
ここで101，105〜111はＩＣのＳＯＪパッケージを示
し、102，112はＳＯＪパッケージ(ＩＣ)101の端子列(Ｓ
ＯＪパッケージ一辺の端子列)、103は端子列102に対応
したプリント基板上の配線パターン(通常ＰＡＤと呼ば
れ、以下ＰＡＤと称す)であり、104，113はＰＡＤ103や
基板配線パターン117，118を含むモジュール用プリント
基板である。また、119，120はモジュール用プリント基
板104，113を他の基板116とを繋ぐために配置されてい
るピンタイプの端子群114，115に対応した穴(通常ラン
ドと呼ばれ、以下ランドと称す)である。ピンタイプの
端子群114，115とＰＡＤ103等は配線パターン117，118
で電気的に接続されている。
【０００９】まずＳＯＪパッケージ(ＩＣ)101の一辺の
端子列102(図１ではＳＯＪパッケージ101の向う側)に対
応したＰＡＤ103にクリーム半田を塗布したモジュール
用プリント基板104を用意し、ＰＡＤ103に対応した位置
にＳＯＪパッケージ(ＩＣ)101のＹ軸をモジュール用プ
リント基板104の面に垂直方向に合わせて配置する。同
様に複数のＳＯＪパッケージ(ＩＣ)105〜111までを、各
々のＳＯＪパッケージ(ＩＣ)101，105〜111表面(通常メ
ーカーの捺印がある側)とその裏側とを、つまりＺ軸方
向に重ねて固定する。さらにＳＯＪパッケージの一辺の
端子列102に相対するもう一方の端子列112(ＳＯＪパッ
ケージの一辺の端子列)にも、同様にクリーム半田を塗
布したプリント基板113を配置し、これを炉に通すこと
で半田付けを行い、モジュールが完成する。このモジュ
ール用プリント基板104，113の端には、パターンエッジ
タイプの端子群、もしくはピンタイプの端子群114，115
が用意されており、他の基板116とランド119，120を利
用して容易に接続可能となっている。
端子列102(図１ではＳＯＪパッケージ101の向う側)に対
応したＰＡＤ103にクリーム半田を塗布したモジュール
用プリント基板104を用意し、ＰＡＤ103に対応した位置
にＳＯＪパッケージ(ＩＣ)101のＹ軸をモジュール用プ
リント基板104の面に垂直方向に合わせて配置する。同
様に複数のＳＯＪパッケージ(ＩＣ)105〜111までを、各
々のＳＯＪパッケージ(ＩＣ)101，105〜111表面(通常メ
ーカーの捺印がある側)とその裏側とを、つまりＺ軸方
向に重ねて固定する。さらにＳＯＪパッケージの一辺の
端子列102に相対するもう一方の端子列112(ＳＯＪパッ
ケージの一辺の端子列)にも、同様にクリーム半田を塗
布したプリント基板113を配置し、これを炉に通すこと
で半田付けを行い、モジュールが完成する。このモジュ
ール用プリント基板104，113の端には、パターンエッジ
タイプの端子群、もしくはピンタイプの端子群114，115
が用意されており、他の基板116とランド119，120を利
用して容易に接続可能となっている。
【００１０】さらに、各ＳＯＪパッケージＩＣの間隔を
開けることで、換気により冷却効果が上がることは明白
である。なお、実施例ではＳＯＪパッケージＩＣについ
て述べたが、本発明は図３に示すようなＰＬＣＣパッケ
ージＩＣについても、同様の効果があることは明白であ
る。このような構成のモジュールを用いれば、他の基板
116の面積を大幅に削減できる。本実施例では、他の基
板116のＳＯＪパッケージ(ＩＣ)101の部分において約１
／７の基板面積の削減が実施できた（図４に図示)。
開けることで、換気により冷却効果が上がることは明白
である。なお、実施例ではＳＯＪパッケージＩＣについ
て述べたが、本発明は図３に示すようなＰＬＣＣパッケ
ージＩＣについても、同様の効果があることは明白であ
る。このような構成のモジュールを用いれば、他の基板
116の面積を大幅に削減できる。本実施例では、他の基
板116のＳＯＪパッケージ(ＩＣ)101の部分において約１
／７の基板面積の削減が実施できた（図４に図示)。
【００１１】
【発明の効果】今回の発明での実施例においては、ＰＬ
ＣＣおよびＳＯＪパッケージについてのみであるが、チ
ップを重ねて固定し、端子部分を基板でつなぎ、その基
板からメイン基板と接続するための端子を用い、三次元
的に実装する手段を用いることにより、ＳＯＪ部分のみ
の基板面積を１／７程度小さくすることができるという
効果を有する。
ＣＣおよびＳＯＪパッケージについてのみであるが、チ
ップを重ねて固定し、端子部分を基板でつなぎ、その基
板からメイン基板と接続するための端子を用い、三次元
的に実装する手段を用いることにより、ＳＯＪ部分のみ
の基板面積を１／７程度小さくすることができるという
効果を有する。
【図１】本発明の一実施例における表面実装方法を用い
た基板の分解斜視図である。
た基板の分解斜視図である。
【図２】ＳＯＪパッケージの方向を示す図である。
【図３】本発明をＰＬＣＣパッケージに適応した実施例
を示した図である。
を示した図である。
【図４】本発明の一実施例の実装方法と、従来の実装方
法と従来のモジュール方式での実装方法での基板占有面
積の違いを示した図である。
法と従来のモジュール方式での実装方法での基板占有面
積の違いを示した図である。
【図５】従来のＤＲＡＭモジュールを示す図である。
【図６】従来のマルチチップモジュール(ＭＣＭ)を示す
図である。
図である。
101，105〜111…ＳＯＪパッケージ、 102，112…ＳＯ
Ｊパッケージの一辺の端子列、 103…プリント基板上
の配線パターン(ＰＡＤ)、 104，113…モジュール用プ
リント基板、114，115…ピンタイプの端子群、 116…
他の基板、 117，118…基板配線パターン、 119，120
…穴(ランド)、 301…基板、 302〜309…ＩＣパッケ
ージ、 401…パッケージ、 402〜405…ベアチップ、
406…パターン、 407…セラミック基板。
Ｊパッケージの一辺の端子列、 103…プリント基板上
の配線パターン(ＰＡＤ)、 104，113…モジュール用プ
リント基板、114，115…ピンタイプの端子群、 116…
他の基板、 117，118…基板配線パターン、 119，120
…穴(ランド)、 301…基板、 302〜309…ＩＣパッケ
ージ、 401…パッケージ、 402〜405…ベアチップ、
406…パターン、 407…セラミック基板。
Claims (3)
- 【請求項１】 表面実装用集積回路(表面実装用ＩＣ)の
表面実装方法であって、該ＩＣの両側面にある全端子と
接する面をＸＹ面とし、その垂直方向をＺ軸とすると、
該ＩＣを実装する少なくとも一枚以上のプリント基板は
一辺の端子列に全て接触し、かつＺ軸に平行に配置さ
れ、残りの一つまたは三つの端子列にも各々少なくとも
一枚以上のプリント基板をＺ軸に平行に配し、該ＩＣの
表(ＸＹ平面であり、かつ通常メーカーの捺印がある面)
と裏を重ね合わせた形状で該ＩＣ群を実装することを特
徴とする表面実装方法。 - 【請求項２】 前記プリント基板は、他の基板に実装で
きるように、カードエッジ状もしくはピン状に端子が配
されていることを特徴とする請求項１記載の表面実装方
法。 - 【請求項３】 換気のために前記ＩＣ群の間隔を開けた
ことを特徴とする請求項１記載の表面実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4258058A JPH06112624A (ja) | 1992-09-28 | 1992-09-28 | 表面実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4258058A JPH06112624A (ja) | 1992-09-28 | 1992-09-28 | 表面実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112624A true JPH06112624A (ja) | 1994-04-22 |
Family
ID=17314953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4258058A Pending JPH06112624A (ja) | 1992-09-28 | 1992-09-28 | 表面実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0729753A1 (en) * | 1995-02-01 | 1996-09-04 | Suntory Limited | Agents for treatment or prevention of hypertension and related symptons and disorders; their preparation and use |
-
1992
- 1992-09-28 JP JP4258058A patent/JPH06112624A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0729753A1 (en) * | 1995-02-01 | 1996-09-04 | Suntory Limited | Agents for treatment or prevention of hypertension and related symptons and disorders; their preparation and use |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405471B2 (en) | Carrier-based electronic module | |
| EP1264347B1 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| US7812436B2 (en) | Methods for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice | |
| US7193310B2 (en) | Stacking system and method | |
| US6908792B2 (en) | Chip stack with differing chip package types | |
| US5514907A (en) | Apparatus for stacking semiconductor chips | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
| US7863091B2 (en) | Planar array contact memory cards | |
| US20020086459A1 (en) | Circuit mounting method, circuit mounted board, and semiconductor device | |
| US7126829B1 (en) | Adapter board for stacking Ball-Grid-Array (BGA) chips | |
| US6108228A (en) | Quad in-line memory module | |
| JPH06112624A (ja) | 表面実装方法 | |
| JP2001185648A (ja) | 半導体装置 | |
| CN2374980Y (zh) | 集成电路构件立体组合结构 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPS63284844A (ja) | コネクタ端子付き高密度集積素子 | |
| JPS587841A (ja) | 集積回路実装装置 | |
| JPH01272492A (ja) | Ｉｃ実装装置 | |
| HK1057645B (en) | Electronic module having canopy-type carriers |