JPH06112634A - 厚膜回路基板の製造方法 - Google Patents
厚膜回路基板の製造方法Info
- Publication number
- JPH06112634A JPH06112634A JP4282286A JP28228692A JPH06112634A JP H06112634 A JPH06112634 A JP H06112634A JP 4282286 A JP4282286 A JP 4282286A JP 28228692 A JP28228692 A JP 28228692A JP H06112634 A JPH06112634 A JP H06112634A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- electrode
- circuit board
- groove
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目 的】 はんだ、上部電極、および絶縁膜の熱膨張
の差による熱応力が一点に集中しないようにした厚膜回
路基板の製造方法を提供する。 【構 成】 厚膜回路基板の製造方法は、絶縁基板１上
に厚膜電極５を形成する工程と、上記厚膜電極５の輪郭
に沿った周縁部の上面に溝部１０を形成する工程と、前
記厚膜電極５に形成された溝部１０の内側にはんだペー
ストを塗布する工程とからなる。前記溝部１０は、厚膜
電極５にレーザ光線を照射することによって形成され
る。
の差による熱応力が一点に集中しないようにした厚膜回
路基板の製造方法を提供する。 【構 成】 厚膜回路基板の製造方法は、絶縁基板１上
に厚膜電極５を形成する工程と、上記厚膜電極５の輪郭
に沿った周縁部の上面に溝部１０を形成する工程と、前
記厚膜電極５に形成された溝部１０の内側にはんだペー
ストを塗布する工程とからなる。前記溝部１０は、厚膜
電極５にレーザ光線を照射することによって形成され
る。
Description
【０００１】
【産業上の利用分野】本発明は、厚膜電極と回路部品と
をリフローはんだ付けする際に、高い信頼性を得ること
ができる厚膜回路基板の製造方法に関するものである。
をリフローはんだ付けする際に、高い信頼性を得ること
ができる厚膜回路基板の製造方法に関するものである。
【０００２】
【従来の技術】図５は従来例における厚膜回路基板の電
極とチップ部品とのはんだ付けを説明するための図であ
る。図５において、アルミナからなる絶縁基板１は、主
面の所定部分に下部導体２となる銀パラジウムペースト
がスクリーン印刷される。この銀パラジウムのペースト
は、その後焼成されて下部導体２となる。その後、絶縁
基板１上に絶縁部材からなるペーストを塗布し、乾燥焼
成した後、絶縁膜３を形成する。絶縁膜３には、下部導
体２と上部電極５とを接続するための貫通孔が形成され
る。当該貫通孔には、上部電極５と上部電極５とを接続
するビア導体４となる銀パラジウムペーストがスクリー
ン印刷によって埋め込まれ後、焼成することによってビ
ア導体４が形成される。そして、上記上部電極５以外の
部分には、ソルダーレジスト膜６が形成される。上記絶
縁膜３は、結晶化ガラス等が使用される。また、ソルダ
ーレジスト膜６は、非結晶ガラスによって形成される。
極とチップ部品とのはんだ付けを説明するための図であ
る。図５において、アルミナからなる絶縁基板１は、主
面の所定部分に下部導体２となる銀パラジウムペースト
がスクリーン印刷される。この銀パラジウムのペースト
は、その後焼成されて下部導体２となる。その後、絶縁
基板１上に絶縁部材からなるペーストを塗布し、乾燥焼
成した後、絶縁膜３を形成する。絶縁膜３には、下部導
体２と上部電極５とを接続するための貫通孔が形成され
る。当該貫通孔には、上部電極５と上部電極５とを接続
するビア導体４となる銀パラジウムペーストがスクリー
ン印刷によって埋め込まれ後、焼成することによってビ
ア導体４が形成される。そして、上記上部電極５以外の
部分には、ソルダーレジスト膜６が形成される。上記絶
縁膜３は、結晶化ガラス等が使用される。また、ソルダ
ーレジスト膜６は、非結晶ガラスによって形成される。
【０００３】以上のようにして作られた絶縁基板１上に
形成された上部電極５の上には、はんだ７が載置され、
さらにその上にチップ部品８が載置される。この状態
で、絶縁基板１は、図示されていないリフロー炉を通過
することによって、上部電極５とチップ部品８の電極
８′とがはんだ付けされる。図６は絶縁基板上に形成さ
れた上部電極と絶縁膜との拡大説明図を示す。上部電極
５とチップ部品８の電極８′とを接続するはんだ７は、
たとえばリフロー処理によって、図６に示す符号１１の
ように上部電極５の端部から上方に向かって形成されて
いる。
形成された上部電極５の上には、はんだ７が載置され、
さらにその上にチップ部品８が載置される。この状態
で、絶縁基板１は、図示されていないリフロー炉を通過
することによって、上部電極５とチップ部品８の電極
８′とがはんだ付けされる。図６は絶縁基板上に形成さ
れた上部電極と絶縁膜との拡大説明図を示す。上部電極
５とチップ部品８の電極８′とを接続するはんだ７は、
たとえばリフロー処理によって、図６に示す符号１１の
ように上部電極５の端部から上方に向かって形成されて
いる。
【０００４】
【発明が解決しようとする課題】図５および図６に示す
従来例によって製造した絶縁基板１は、急激な温度変化
が繰り返されると、図６に示すａ′の部分に熱応力がか
かる。すなわち、はんだ７、上部電極５、および絶縁膜
３は、全て熱膨張係数が異なるため、ヒートサイクルに
よって、ａ′の部分にこれらの熱応力が集中する。この
結果、図６に示すように、結晶化ガラス等で形成された
絶縁膜３にはクラックが入り、チップ部品８の接着強度
の劣化や上下導体間の絶縁劣化等による事故が発生す
る。特に、本出願人は、厚膜回路基板上の電極とチップ
部品とのはんだ付けについて多くの実験を行なった結
果、図６において符号１１で示すはんだ７の傾きと上部
電極５の端部における傾きとがある程度一致した場合
に、絶縁基板１上に形成された絶縁膜３にクラックが多
く発生することを発見した。
従来例によって製造した絶縁基板１は、急激な温度変化
が繰り返されると、図６に示すａ′の部分に熱応力がか
かる。すなわち、はんだ７、上部電極５、および絶縁膜
３は、全て熱膨張係数が異なるため、ヒートサイクルに
よって、ａ′の部分にこれらの熱応力が集中する。この
結果、図６に示すように、結晶化ガラス等で形成された
絶縁膜３にはクラックが入り、チップ部品８の接着強度
の劣化や上下導体間の絶縁劣化等による事故が発生す
る。特に、本出願人は、厚膜回路基板上の電極とチップ
部品とのはんだ付けについて多くの実験を行なった結
果、図６において符号１１で示すはんだ７の傾きと上部
電極５の端部における傾きとがある程度一致した場合
に、絶縁基板１上に形成された絶縁膜３にクラックが多
く発生することを発見した。
【０００５】本発明は、以上のような課題を解決するた
めのもので、はんだ、上部電極、および絶縁膜の熱膨張
の差による熱応力が一点に集中しないようにした厚膜回
路基板の製造方法を提供することを目的とする。
めのもので、はんだ、上部電極、および絶縁膜の熱膨張
の差による熱応力が一点に集中しないようにした厚膜回
路基板の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】（第１発明）前記目的を
達成するために、本発明の厚膜回路基板の製造方法は、
主面上の厚膜電極に回路部品がリフローはんだ付けされ
るもので、絶縁基板（図１ないし図３の１）上に厚膜電
極（図１ないし図３の５）を形成する工程と、上記厚膜
電極（５）の上面の周縁部に溝部（図２および図３の１
０）を形成する工程とからなり、前記溝部（１０）より
内側の厚膜電極（５）の部分にはんだ被膜が形成される
ことを特徴とする。
達成するために、本発明の厚膜回路基板の製造方法は、
主面上の厚膜電極に回路部品がリフローはんだ付けされ
るもので、絶縁基板（図１ないし図３の１）上に厚膜電
極（図１ないし図３の５）を形成する工程と、上記厚膜
電極（５）の上面の周縁部に溝部（図２および図３の１
０）を形成する工程とからなり、前記溝部（１０）より
内側の厚膜電極（５）の部分にはんだ被膜が形成される
ことを特徴とする。
【０００７】（第２発明）本発明の厚膜回路基板の製造
方法において、厚膜電極（５）に設けられる溝部（１
０）は、厚膜電極（５）にレーザ光線を照射することに
よって形成されることを特徴とする。
方法において、厚膜電極（５）に設けられる溝部（１
０）は、厚膜電極（５）にレーザ光線を照射することに
よって形成されることを特徴とする。
【０００８】
【作 用】（第１発明）厚膜電極の輪郭に沿った周縁
部の上面に溝部が形成されているため、厚膜電極とチッ
プ部品等の電極との間に形成されたはんだの縁が厚膜電
極の端部と一致しない。したがって、はんだと厚膜電極
との熱膨張係数の差に基づく熱応力と、厚膜電極と絶縁
膜との熱膨張係数の差に基づく熱応力とは、異なった場
所にかかる。すなわち、はんだと厚膜電極が接する場
所、および厚膜電極と絶縁膜とが接する場所は、異なり
熱応力が分散するため、急激な温度変化が起きても絶縁
膜にクラックが発生しない。
部の上面に溝部が形成されているため、厚膜電極とチッ
プ部品等の電極との間に形成されたはんだの縁が厚膜電
極の端部と一致しない。したがって、はんだと厚膜電極
との熱膨張係数の差に基づく熱応力と、厚膜電極と絶縁
膜との熱膨張係数の差に基づく熱応力とは、異なった場
所にかかる。すなわち、はんだと厚膜電極が接する場
所、および厚膜電極と絶縁膜とが接する場所は、異なり
熱応力が分散するため、急激な温度変化が起きても絶縁
膜にクラックが発生しない。
【０００９】（第２発明）厚膜電極に形成する溝部は、
レーザ光線を照射することによってその部分が溶融され
て形成されるため、熱膨張係数の差に基づく熱応力がか
かる位置を正確に制御することができる。
レーザ光線を照射することによってその部分が溶融され
て形成されるため、熱膨張係数の差に基づく熱応力がか
かる位置を正確に制御することができる。
【００１０】
【実 施 例】図１は本発明における一実施例で、絶縁
基板上に上下電極および絶縁膜を形成するための説明図
である。図２は本発明における一実施例で、上部電極上
に溝部を形成する際の説明図である。図３は本発明にお
ける一実施例で、上部電極上にチップ部品をはんだ付け
する際の説明図である。図４は図３におけるＡ部分の拡
大図である。絶縁基板１は、たとえばアルミナ等からな
り、その上部の所定位置に銀パラジウムペーストがスク
リーン印刷される。そして、これを焼成することによっ
て、下部導体２が形成される。その後、絶縁基板１と前
記形成された下部導体２の上には、たとえば結晶化ガラ
スからなる絶縁膜３が形成される。そして、絶縁膜３に
は、前記下部導体２と接続する貫通孔４′が形成され
る。
基板上に上下電極および絶縁膜を形成するための説明図
である。図２は本発明における一実施例で、上部電極上
に溝部を形成する際の説明図である。図３は本発明にお
ける一実施例で、上部電極上にチップ部品をはんだ付け
する際の説明図である。図４は図３におけるＡ部分の拡
大図である。絶縁基板１は、たとえばアルミナ等からな
り、その上部の所定位置に銀パラジウムペーストがスク
リーン印刷される。そして、これを焼成することによっ
て、下部導体２が形成される。その後、絶縁基板１と前
記形成された下部導体２の上には、たとえば結晶化ガラ
スからなる絶縁膜３が形成される。そして、絶縁膜３に
は、前記下部導体２と接続する貫通孔４′が形成され
る。
【００１１】次に、前記貫通孔４′および所望の上部電
極５が形成される位置にスクリーン印刷によって銀パラ
ジウムが形成される。銀パラジウムは、スクリーン印刷
の際スキージによって、貫通孔４′に充填され、焼成さ
れるとビア導体４となる。絶縁膜３上に形成された銀パ
ラジウムは、同時に焼成されて上部電極５となる。リフ
ローはんだ付けに際し、上部電極５が形成された絶縁膜
３上に、はんだが付着しないようにソルダーレジスト６
が形成される。ソルダーレジスト６は、たとえば非結晶
ガラスで形成される。また、上部電極５の膜厚は、１５
μｍ±１μｍとした。
極５が形成される位置にスクリーン印刷によって銀パラ
ジウムが形成される。銀パラジウムは、スクリーン印刷
の際スキージによって、貫通孔４′に充填され、焼成さ
れるとビア導体４となる。絶縁膜３上に形成された銀パ
ラジウムは、同時に焼成されて上部電極５となる。リフ
ローはんだ付けに際し、上部電極５が形成された絶縁膜
３上に、はんだが付着しないようにソルダーレジスト６
が形成される。ソルダーレジスト６は、たとえば非結晶
ガラスで形成される。また、上部電極５の膜厚は、１５
μｍ±１μｍとした。
【００１２】次に、図２ないし図４に示すように、上部
電極５の輪郭に沿った周縁部の上面には、たとえばＹＡ
Ｇレーザ（λ＝１．０６μｍ）によって溝部１０が形成
される。この溝部１０は、上部電極５の周縁部から内部
に０．１ｍｍの所に、幅１００μｍ、深さ５μｍで形成
される。一方、上部電極５を形成した後、図示されてい
ない抵抗体がスクリーン印刷によって形成される。この
抵抗体を焼成した後の抵抗値は、レーザ光線を照射する
ことによって、抵抗体の一部を溶融して調整する。この
時、前記溝部１０の形成も同時に行なうことができる。
その後、前記上部電極５に形成された溝部１０の内側に
は、たとえば厚さ０．２ｍｍのはんだペーストがスクリ
ーン印刷によって形成される。
電極５の輪郭に沿った周縁部の上面には、たとえばＹＡ
Ｇレーザ（λ＝１．０６μｍ）によって溝部１０が形成
される。この溝部１０は、上部電極５の周縁部から内部
に０．１ｍｍの所に、幅１００μｍ、深さ５μｍで形成
される。一方、上部電極５を形成した後、図示されてい
ない抵抗体がスクリーン印刷によって形成される。この
抵抗体を焼成した後の抵抗値は、レーザ光線を照射する
ことによって、抵抗体の一部を溶融して調整する。この
時、前記溝部１０の形成も同時に行なうことができる。
その後、前記上部電極５に形成された溝部１０の内側に
は、たとえば厚さ０．２ｍｍのはんだペーストがスクリ
ーン印刷によって形成される。
【００１３】このようにして製造された回路基板の上部
電極５上には、チップ部品８、たとえば積層コンデンサ
を載置する。その後、図示されていないリフロー炉を通
過させることによって、チップ部品８の電極８′と上部
電極５とは、はんだ付けされる。この時のはんだ付け状
態は、図３のＡで示す拡大図である図４に示されてい
る。すなわち、溝部１０に形成されたはんだペースト
は、その表面張力によってチップ部品８の電極８′に上
昇する。この時のはんだ７の側面は、上部電極５に形成
された溝部１０の内側の端部１２と一致する。したがっ
て、はんだ７と上部電極５との熱膨張係数の差に基づく
熱応力は、図４におけるｃの部分にかかる。そして、上
部電極５と絶縁膜３との熱膨張係数の差に基づく熱応力
は、図４におけるａの部分にかかる。また、図４におけ
るａの部分にかかった熱応力とｃの部分にかかった熱応
力とは、ｂの部分によって一部が吸収される。
電極５上には、チップ部品８、たとえば積層コンデンサ
を載置する。その後、図示されていないリフロー炉を通
過させることによって、チップ部品８の電極８′と上部
電極５とは、はんだ付けされる。この時のはんだ付け状
態は、図３のＡで示す拡大図である図４に示されてい
る。すなわち、溝部１０に形成されたはんだペースト
は、その表面張力によってチップ部品８の電極８′に上
昇する。この時のはんだ７の側面は、上部電極５に形成
された溝部１０の内側の端部１２と一致する。したがっ
て、はんだ７と上部電極５との熱膨張係数の差に基づく
熱応力は、図４におけるｃの部分にかかる。そして、上
部電極５と絶縁膜３との熱膨張係数の差に基づく熱応力
は、図４におけるａの部分にかかる。また、図４におけ
るａの部分にかかった熱応力とｃの部分にかかった熱応
力とは、ｂの部分によって一部が吸収される。
【００１４】以上、本実施例を詳述したが、前記本実施
例に限定されるものではない。そして、特許請求の範囲
に記載された本発明を逸脱することがなければ、種々の
設計変更を行うことが可能である。たとえば、実施例
は、厚膜多層回路基板によって説明したが、厚膜多層回
路基板に限定されない。また、厚膜電極の輪郭に沿った
周縁部の上面に溝部が形成されていれば、その溝部の形
状に限定されない。
例に限定されるものではない。そして、特許請求の範囲
に記載された本発明を逸脱することがなければ、種々の
設計変更を行うことが可能である。たとえば、実施例
は、厚膜多層回路基板によって説明したが、厚膜多層回
路基板に限定されない。また、厚膜電極の輪郭に沿った
周縁部の上面に溝部が形成されていれば、その溝部の形
状に限定されない。
【００１５】
【発明の効果】本発明によれば、厚膜電極の輪郭に沿っ
た周縁部の上面に溝部が形成されているため、リフロー
はんだ付けに際し、溶融はんだが溝部より内側にあり、
熱膨張係数の差に基づく熱応力は、溝部を挟んで内側と
外側とに分散されるため、絶縁膜にクラックが発生し難
い。また、溝部の形成をレーザ光線の照射によって行な
うため、溝部の内壁には、厚膜電極中に含まれている無
機成分が溶融して析出する。溝部に析出し形成された無
機成分は、はんだの濡れ性を悪くするため、リフローは
んだ付けに際し、溶融はんだが厚膜電極の周縁部に移動
するのを妨げる。
た周縁部の上面に溝部が形成されているため、リフロー
はんだ付けに際し、溶融はんだが溝部より内側にあり、
熱膨張係数の差に基づく熱応力は、溝部を挟んで内側と
外側とに分散されるため、絶縁膜にクラックが発生し難
い。また、溝部の形成をレーザ光線の照射によって行な
うため、溝部の内壁には、厚膜電極中に含まれている無
機成分が溶融して析出する。溝部に析出し形成された無
機成分は、はんだの濡れ性を悪くするため、リフローは
んだ付けに際し、溶融はんだが厚膜電極の周縁部に移動
するのを妨げる。
【図１】本発明における一実施例で、絶縁基板上に上下
電極および絶縁膜を形成するための説明図である。
電極および絶縁膜を形成するための説明図である。
【図２】本発明における一実施例で、上部電極上に溝部
を形成する際の説明図である。
を形成する際の説明図である。
【図３】本発明における一実施例で、上部電極上にチッ
プ部品をはんだ付けする際の説明図である。
プ部品をはんだ付けする際の説明図である。
【図４】図３におけるＡ部分の拡大図である。
【図５】従来例における厚膜回路基板の電極とチップ部
品とのはんだ付けを説明するための図である。
品とのはんだ付けを説明するための図である。
【図６】絶縁基板上に形成された上部電極と絶縁膜との
拡大説明図を示す。
拡大説明図を示す。
１・・・絶縁基板 ６・・・ソルダーレ
ジスト ２・・・下部導体 ７・・・ばんだ ３・・・絶縁膜 ８・・・チップ部品 ４・・・ビア導体 ８′・・・チップ部
品の電極 ４′・・・貫通孔 ９・・・クラック ５・・・上部電極 １０・・・溝部
ジスト ２・・・下部導体 ７・・・ばんだ ３・・・絶縁膜 ８・・・チップ部品 ４・・・ビア導体 ８′・・・チップ部
品の電極 ４′・・・貫通孔 ９・・・クラック ５・・・上部電極 １０・・・溝部
Claims (2)
- 【請求項１】 主面上に形成された厚膜電極に回路部品
がリフローはんだ付けされる厚膜回路基板の製造方法に
おいて、 絶縁基板上に厚膜電極を形成する工程と、 上記厚膜電極の上面の周縁部に溝部を形成する工程とか
らなり、 前記溝部より内側の厚膜電極の部分にはんだ被膜が形成
されることを特徴とする厚膜回路基板の製造方法。 - 【請求項２】厚膜電極に設けられる溝部は、厚膜電極に
レーザ光線を照射することによって形成されることを特
徴とする請求項１記載の厚膜回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4282286A JPH06112634A (ja) | 1992-09-29 | 1992-09-29 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4282286A JPH06112634A (ja) | 1992-09-29 | 1992-09-29 | 厚膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112634A true JPH06112634A (ja) | 1994-04-22 |
Family
ID=17650454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4282286A Pending JPH06112634A (ja) | 1992-09-29 | 1992-09-29 | 厚膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112634A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014069305A1 (ja) * | 2012-11-01 | 2014-05-08 | 株式会社 豊田自動織機 | 基板及び基板の製造方法 |
-
1992
- 1992-09-29 JP JP4282286A patent/JPH06112634A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014069305A1 (ja) * | 2012-11-01 | 2014-05-08 | 株式会社 豊田自動織機 | 基板及び基板の製造方法 |
| JP2014093360A (ja) * | 2012-11-01 | 2014-05-19 | Toyota Industries Corp | 基板 |
| CN104756614A (zh) * | 2012-11-01 | 2015-07-01 | 株式会社丰田自动织机 | 基板以及基板的制造方法 |
| US9655240B2 (en) | 2012-11-01 | 2017-05-16 | Kabushiki Kaisha Toyota Jidoshokki | Substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023217A (en) | Resistor and its manufacturing method | |
| JPH0888470A (ja) | 電子部品実装用セラミック多層基板及びその製造方法 | |
| JP4222015B2 (ja) | 電子部品の製造方法 | |
| US4694568A (en) | Method of manufacturing chip resistors with edge around terminations | |
| JP3231370B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JP3136682B2 (ja) | 多層配線基板の製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JP3659432B2 (ja) | 電子部品の製造方法 | |
| JPS63283189A (ja) | 部品の半田付け方法 | |
| JP2685890B2 (ja) | チツプ部品の電極形成方法 | |
| JP2003142812A (ja) | チップ部品の実装方法 | |
| JP4059967B2 (ja) | チップ型複合機能部品 | |
| JP2509489Y2 (ja) | 混成集積回路基板 | |
| JP2775718B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2757948B2 (ja) | チップ型複合電子部品の製造方法 | |
| JP3905355B2 (ja) | チップ部品の実装方法 | |
| JPS6114913B2 (ja) | ||
| JP2866808B2 (ja) | チップ抵抗器の製造方法 | |
| JPH0722222A (ja) | チップ型電子部品 | |
| JPH0521934A (ja) | 混成集積回路用基板およびその製造方法 | |
| JPH05267817A (ja) | 電子部品の実装方法 | |
| JPH02220382A (ja) | クリップリードの半田付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020813 |