JPH02220382A - クリップリードの半田付け方法 - Google Patents
クリップリードの半田付け方法Info
- Publication number
- JPH02220382A JPH02220382A JP3930089A JP3930089A JPH02220382A JP H02220382 A JPH02220382 A JP H02220382A JP 3930089 A JP3930089 A JP 3930089A JP 3930089 A JP3930089 A JP 3930089A JP H02220382 A JPH02220382 A JP H02220382A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- lead
- solder
- clip
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3468—Application of molten solder, e.g. dip soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は混成集積回路装置の製造工程等で採用され得る
クリップリードの半田付は方法に関し、さらに詳しくは
、前記回路基板のリード電極にクリップリードを半田付
けする等の場合に好都合に採用でき、しかも、チップ部
品の実装密度を改善できる等の利点をも持つクリップリ
ードの半田付は方法に関する。
クリップリードの半田付は方法に関し、さらに詳しくは
、前記回路基板のリード電極にクリップリードを半田付
けする等の場合に好都合に採用でき、しかも、チップ部
品の実装密度を改善できる等の利点をも持つクリップリ
ードの半田付は方法に関する。
［従来の技術］
従来、リードを備えた混成集積回路装置の製造は、回路
基板の部品電礪上にクリーム半田を印刷してからチップ
部品を搭載し、リフロー炉で熱処理して部品重陽にチッ
プ部品を半田付けした後、回路基板縁辺部に設けられて
いるリード電極にクリップリードな浸漬法で半田付けす
ることにより行なっている。この浸漬法では、リードの
先端が下方になるようにし、基板をリード電極が完全に
埋没するまで溶融半田中に浸漬する。溶融半田はクリッ
プリードの付いたリード電極を濡らし、半田は基板が半
田槽から引き上げられた後、硬化して基板のリード電極
にクリップリードが半田付けされる。
基板の部品電礪上にクリーム半田を印刷してからチップ
部品を搭載し、リフロー炉で熱処理して部品重陽にチッ
プ部品を半田付けした後、回路基板縁辺部に設けられて
いるリード電極にクリップリードな浸漬法で半田付けす
ることにより行なっている。この浸漬法では、リードの
先端が下方になるようにし、基板をリード電極が完全に
埋没するまで溶融半田中に浸漬する。溶融半田はクリッ
プリードの付いたリード電極を濡らし、半田は基板が半
田槽から引き上げられた後、硬化して基板のリード電極
にクリップリードが半田付けされる。
［発明が解決しようとする課題］
しかしながら、上記従来の方法により混成集積回路基板
のリード電極にクリップリートの半田付けを行なう場合
、例えば第２図及び第３図に示すように、回路基板ｌの
縁辺部に設けたリード電極２と、回路基板面上に搭載さ
れたチップ部品５の半田付けされている部分である部品
ｔ［＝４との間隔ｄを狭くすると、リード電極２にクリ
ップリード３を半田付けする工程において、回路基板ｌ
の縁辺部を溶融半田中に没する際、チップ部品の半田付
は部分である部品電極の少なくとも一部が溶融半田液面
に極めて接近することになり、時には溶融半田の液面に
接触したりする。このため、これら半田付は部分が再加
熱され、半田が溶け、搭載チップ部品が位置ずれを起こ
したり脱落したりしてしまうという現象が生じ得る。こ
れを防ぐために、従来の方法では、回路基板縁辺部に設
けられるリード電極とチップ部品搭載用の部品電極との
末端間隔ｄを少なくとも１．５＋＋ｍ程度とることが必
要であると考えられていた。この間隔ｄは、結局チップ
部品搭載不可能部分すなわちデッドスペースの大きさを
表わすことになるので、間隔が大きいほと回路基板の実
装密度が制限されることを意味する。
のリード電極にクリップリートの半田付けを行なう場合
、例えば第２図及び第３図に示すように、回路基板ｌの
縁辺部に設けたリード電極２と、回路基板面上に搭載さ
れたチップ部品５の半田付けされている部分である部品
ｔ［＝４との間隔ｄを狭くすると、リード電極２にクリ
ップリード３を半田付けする工程において、回路基板ｌ
の縁辺部を溶融半田中に没する際、チップ部品の半田付
は部分である部品電極の少なくとも一部が溶融半田液面
に極めて接近することになり、時には溶融半田の液面に
接触したりする。このため、これら半田付は部分が再加
熱され、半田が溶け、搭載チップ部品が位置ずれを起こ
したり脱落したりしてしまうという現象が生じ得る。こ
れを防ぐために、従来の方法では、回路基板縁辺部に設
けられるリード電極とチップ部品搭載用の部品電極との
末端間隔ｄを少なくとも１．５＋＋ｍ程度とることが必
要であると考えられていた。この間隔ｄは、結局チップ
部品搭載不可能部分すなわちデッドスペースの大きさを
表わすことになるので、間隔が大きいほと回路基板の実
装密度が制限されることを意味する。
本発明の目的は、上記従来の欠点を克服し、従来の方法
に比しデッドスペースが実質的に小さく、リード電極の
末端縁の近くまでチップ部品が搭載されていても溶融半
田の熱的影響で搭載チップ部品に落下や位置ずれを生じ
させることなく、クリップリードな回路基板のリード電
極に半田付けすることのできる改善されたクリップリー
ドの半田付は方法を提供することである。
に比しデッドスペースが実質的に小さく、リード電極の
末端縁の近くまでチップ部品が搭載されていても溶融半
田の熱的影響で搭載チップ部品に落下や位置ずれを生じ
させることなく、クリップリードな回路基板のリード電
極に半田付けすることのできる改善されたクリップリー
ドの半田付は方法を提供することである。
チップ部品を搭載した混成集積回路基板のり−ド電庵に
、クリップリードのクリップ都を嵌合させた１＆、該ク
リップ嵌合部を溶融半田中に浸漬することによって、ク
リップリードをリード電極に半田付けする際に、前記リ
ード電極２と前記部品電極４との間（第２図のｄで示す
部分）に、半田Ｊに濡れにくく耐熱性に優れ、熱伝導率
の小さい耐半田性の材料（例えばガラスエポキシ板）で
つくられたスリットを有する薄い平板状の遮断用治具（
スペーサー）を、スリットで回路基板をその厚さ方向に
挾むように取り付けて半田付けを行なうことにより、回
路基板上の搭載チップ部品半田付は部分（部品電橋上に
ある）と溶融半田との直接接触を避けると共に溶融半田
から搭載チップ部品半田付は部分への熱の伝達を充分に
遮断することによって上記課題を解決した。すなわち、
上述のようにすることによって、前記リード電極２と前
記部品電極４との木端間隔ｄを従来法の場合より小さく
することができ、回路基板の実装密度を実質的に改善す
ることができた。
、クリップリードのクリップ都を嵌合させた１＆、該ク
リップ嵌合部を溶融半田中に浸漬することによって、ク
リップリードをリード電極に半田付けする際に、前記リ
ード電極２と前記部品電極４との間（第２図のｄで示す
部分）に、半田Ｊに濡れにくく耐熱性に優れ、熱伝導率
の小さい耐半田性の材料（例えばガラスエポキシ板）で
つくられたスリットを有する薄い平板状の遮断用治具（
スペーサー）を、スリットで回路基板をその厚さ方向に
挾むように取り付けて半田付けを行なうことにより、回
路基板上の搭載チップ部品半田付は部分（部品電橋上に
ある）と溶融半田との直接接触を避けると共に溶融半田
から搭載チップ部品半田付は部分への熱の伝達を充分に
遮断することによって上記課題を解決した。すなわち、
上述のようにすることによって、前記リード電極２と前
記部品電極４との木端間隔ｄを従来法の場合より小さく
することができ、回路基板の実装密度を実質的に改善す
ることができた。
本発明の方法で使用するスペーサーは５半田に濡れにく
く耐熱性に優れ、熱伝導率の小さい耐半田性の材料でつ
くられた、回路基板を挟める幅のやＳ長いスリットを有
する薄い平板状の遮断用治具である。すなわちスペーサ
ー６は回路基１１１ｉｊｌをその厚さ方向にスリット９
で挟んで、簡単に基板ｌに取り付け、基板に垂直に固定
することができ、基板上のすべての部品型Ｉｉ！４をす
べてのリード電極２から確実に隔離できる長さを有して
いる薄板状部材である（第１ａ図及び第１ｂ図参照）。
く耐熱性に優れ、熱伝導率の小さい耐半田性の材料でつ
くられた、回路基板を挟める幅のやＳ長いスリットを有
する薄い平板状の遮断用治具である。すなわちスペーサ
ー６は回路基１１１ｉｊｌをその厚さ方向にスリット９
で挟んで、簡単に基板ｌに取り付け、基板に垂直に固定
することができ、基板上のすべての部品型Ｉｉ！４をす
べてのリード電極２から確実に隔離できる長さを有して
いる薄板状部材である（第１ａ図及び第１ｂ図参照）。
［作 用 ］
本発明に従って、混成集積回路基板縁辺部に設けらけた
リード電極にクリップリードな半田付けする場合は、搭
載チップ部品の半田付は部分である部品電極とクリップ
リードの半田付は部分であるリード電極との間を、半田
に濡れにくく耐熱性に優れ、熱伝導率の小さい耐半田性
の材料で作られたスリットを持つ薄い平板状のスペーサ
ーで遮断して半田付けを行なうので、前記部品重陽と溶
融半田との接触が回避され、半田の熱もスペーサーで遮
られるため搭載チップ部品の半田付は部分が再溶融する
のを防ぐことができ、更にスペーサーは半田に濡れにく
い材料で作られているので、スペーサー縁辺部における
溶融半田液面は、半田の表面張力により第１ｂ図に示す
ような形となり、半田の持つ熱は回路基板上のチップ部
品に伝達されにくくなる。したがって、搭載チップ部品
の位置ずれや脱落が起こりにくいし、チップ部品の搭載
可能領域も回路基板のリード電極近接部分にまで広がり
、回路基板の実装密度を高めることができる。
リード電極にクリップリードな半田付けする場合は、搭
載チップ部品の半田付は部分である部品電極とクリップ
リードの半田付は部分であるリード電極との間を、半田
に濡れにくく耐熱性に優れ、熱伝導率の小さい耐半田性
の材料で作られたスリットを持つ薄い平板状のスペーサ
ーで遮断して半田付けを行なうので、前記部品重陽と溶
融半田との接触が回避され、半田の熱もスペーサーで遮
られるため搭載チップ部品の半田付は部分が再溶融する
のを防ぐことができ、更にスペーサーは半田に濡れにく
い材料で作られているので、スペーサー縁辺部における
溶融半田液面は、半田の表面張力により第１ｂ図に示す
ような形となり、半田の持つ熱は回路基板上のチップ部
品に伝達されにくくなる。したがって、搭載チップ部品
の位置ずれや脱落が起こりにくいし、チップ部品の搭載
可能領域も回路基板のリード電極近接部分にまで広がり
、回路基板の実装密度を高めることができる。
大−−］］Ｌ−−
例第５図及び第６図に示すように、チップ部品５′ （
積層コンデンサ１６０８タイプ）をリフロー半田付けし
た回路基板ｌのリード電極２にクリップリード３のクリ
ップ部を嵌合させ、前記クリップリードと搭載チップ部
品の部品電橋との間に第６図に示すようにガラスエキポ
キシ板のスペーサー６を挿入した。この時のり−ド電橋
２と積層コンデンサー５′の取り付は部である部品重陽
４との間隔は後に詳しく示すように０．６ｍｍ〜１．５
＋＋ｍの範囲の値であった。
積層コンデンサ１６０８タイプ）をリフロー半田付けし
た回路基板ｌのリード電極２にクリップリード３のクリ
ップ部を嵌合させ、前記クリップリードと搭載チップ部
品の部品電橋との間に第６図に示すようにガラスエキポ
キシ板のスペーサー６を挿入した。この時のり−ド電橋
２と積層コンデンサー５′の取り付は部である部品重陽
４との間隔は後に詳しく示すように０．６ｍｍ〜１．５
＋＋ｍの範囲の値であった。
本実施例に使用したスペーサー及び回路基板の仕様は以
下の通りである。
下の通りである。
スペーサー
断面形状：第４図に示す通り
材質ニガラスエポキシ板
寸法： ｊ！＝７０．０ｍｍ、 ｗ＝７．０ａｍ 、
ｘ＝５．０ＬＩａ＋ｙ＝１１口ａ＋ｕ、 ｔ＝０
．５ｍｍ （厚さ）０ 基 び チップ。口 外観：第５図及び第６図に示す通り 基板材質：セラミックス基板 （ＡｇＰｄ厚膜電極） 寸法： Ｌ ＝ ６０．０＋＊ｓ＋、Ｗ ＝ １０．０
ｍｍ、ｔ ’ ＝ ０．６３５ｍｍ （厚さ）搭載
チップ部品：積層コンデンサ１６０８タイプ部品電極寸
法： １．Ｏｍｍ Ｘ １．Ｏｍｍリード？ｔ［ｉ寸
法：１．４ｍ鳳Ｘ １．６１ｍｍ使用リード：クリッ
プリード２．５４ｍｍ ピッチリード電極とチップ部
品重陽との間隔：ｄ＝０．６． ０．８．１．０． １
．５． （ｍｍ）■比較用として、スペーサーを取
り付けていない上記■と同様の回路基板を作成した。
ｘ＝５．０ＬＩａ＋ｙ＝１１口ａ＋ｕ、 ｔ＝０
．５ｍｍ （厚さ）０ 基 び チップ。口 外観：第５図及び第６図に示す通り 基板材質：セラミックス基板 （ＡｇＰｄ厚膜電極） 寸法： Ｌ ＝ ６０．０＋＊ｓ＋、Ｗ ＝ １０．０
ｍｍ、ｔ ’ ＝ ０．６３５ｍｍ （厚さ）搭載
チップ部品：積層コンデンサ１６０８タイプ部品電極寸
法： １．Ｏｍｍ Ｘ １．Ｏｍｍリード？ｔ［ｉ寸
法：１．４ｍ鳳Ｘ １．６１ｍｍ使用リード：クリッ
プリード２．５４ｍｍ ピッチリード電極とチップ部
品重陽との間隔：ｄ＝０．６． ０．８．１．０． １
．５． （ｍｍ）■比較用として、スペーサーを取
り付けていない上記■と同様の回路基板を作成した。
■上記■、■で得られた回路基板を各々予熱（１５０℃
、３０秒）後、第１ａ図及び第１ｂ図に示すような配置
となるようビンセット等で持ち半田槽７内の溶融半田８
中に３秒間浸漬した。浸漬深さはリード電極２が完全に
浸漬する深さであった。引き上げ後嵌合したクリップリ
ードが完全に半田で覆われていることを確認した。
、３０秒）後、第１ａ図及び第１ｂ図に示すような配置
となるようビンセット等で持ち半田槽７内の溶融半田８
中に３秒間浸漬した。浸漬深さはリード電極２が完全に
浸漬する深さであった。引き上げ後嵌合したクリップリ
ードが完全に半田で覆われていることを確認した。
■上記で得られた結果を整理して第１表に示した０表中
の数字は個数を表わす、各試験につき、被験体の全数は
６０個であった。
の数字は個数を表わす、各試験につき、被験体の全数は
６０個であった。
部品ｔ［ｉ４とリード電ｈ２との間にガラスエポキシ仮
のスペーサー６を取り付けた場合、回路基板のチップ部
品の落下、位置ずれなどによる不良品発生数はゼロであ
り、チップ部品半田付は部分の再溶融によるチップ部品
の離脱は起らず、クリップリードとリード電極との接続
はきわめてＱ好であった。さらに、部品型？ＩＩ４とリ
ード電極２との末端間隔も従来の方法による場合に比較
し、きわめて小さくできた。
のスペーサー６を取り付けた場合、回路基板のチップ部
品の落下、位置ずれなどによる不良品発生数はゼロであ
り、チップ部品半田付は部分の再溶融によるチップ部品
の離脱は起らず、クリップリードとリード電極との接続
はきわめてＱ好であった。さらに、部品型？ＩＩ４とリ
ード電極２との末端間隔も従来の方法による場合に比較
し、きわめて小さくできた。
（以下余白）
［Ｒ明の効果］
本発明によれば、混成集積回路基板の縁辺部に設けられ
ているリート電極に、クリップリードの半田付けを行な
う際、搭載チップ部品が溶融半田の熱的影響を受けるこ
とが少ないので、チップ部品の半田付は部分が再溶融さ
れ難く、このため搭載チップ部品が落下したり、位置ず
れを起こしたりすることが防がれる。また、従来デッド
スペースとなっていたり−ド重陽近接領域にまでチップ
部品搭載可能領域を広げることができるので、チップ部
品の回路基板への実装密度を高めることができる。
ているリート電極に、クリップリードの半田付けを行な
う際、搭載チップ部品が溶融半田の熱的影響を受けるこ
とが少ないので、チップ部品の半田付は部分が再溶融さ
れ難く、このため搭載チップ部品が落下したり、位置ず
れを起こしたりすることが防がれる。また、従来デッド
スペースとなっていたり−ド重陽近接領域にまでチップ
部品搭載可能領域を広げることができるので、チップ部
品の回路基板への実装密度を高めることができる。
第１ａ図は、本発明に従ってスペーサーを混成集積回路
基板縁辺部のリード電極と搭載チップ部品の部品電掘と
の間に取り付けた状態を示す斜視図である。 第１ｂ図は、第１ａ図に示した回路基板を基板面を垂直
にして溶融半田中に浸漬させた状態を示す概念図である
。 第２図は、従来の方法で回路基板のリード電極にクリッ
プリードを半田付けするために、溶融半田中に回路基板
の一部を浸漬させた状態を正面から見た場合を示す概念
図である。 第３図は、第２図の状態を側面から見た場合の概念図で
ある。 第４図は、本発明の方法で使用することの出来るスペー
サーの一例の断面形状を示す図である。 第５図は、本発明に従って回路基板にスペーサーを取り
付けた状態について、回路基板を垂直にして正面から見
た場合を示す概念図である。 第６図は、本発明に従ってスペーサーを混成集積回路基
板縁辺部のリード電極とチップ部品の部品電極との開に
取り付けた状態を示す概念図である。 図中の記号は次
のものを表わす。 １−・回路基板 ２・・・リード電極３・・
・クリップリード ４−・部品電極５・−チップ部
品 ５′−積層コンデンサ１６０８タイプ
基板縁辺部のリード電極と搭載チップ部品の部品電掘と
の間に取り付けた状態を示す斜視図である。 第１ｂ図は、第１ａ図に示した回路基板を基板面を垂直
にして溶融半田中に浸漬させた状態を示す概念図である
。 第２図は、従来の方法で回路基板のリード電極にクリッ
プリードを半田付けするために、溶融半田中に回路基板
の一部を浸漬させた状態を正面から見た場合を示す概念
図である。 第３図は、第２図の状態を側面から見た場合の概念図で
ある。 第４図は、本発明の方法で使用することの出来るスペー
サーの一例の断面形状を示す図である。 第５図は、本発明に従って回路基板にスペーサーを取り
付けた状態について、回路基板を垂直にして正面から見
た場合を示す概念図である。 第６図は、本発明に従ってスペーサーを混成集積回路基
板縁辺部のリード電極とチップ部品の部品電極との開に
取り付けた状態を示す概念図である。 図中の記号は次
のものを表わす。 １−・回路基板 ２・・・リード電極３・・
・クリップリード ４−・部品電極５・−チップ部
品 ５′−積層コンデンサ１６０８タイプ
Claims (1)
- チップ部品を搭載した混成集積回路基板のリード電極に
クリップリードを半田付けするに際し、回路基板上のリ
ード電極と部品電極との間に、半田に濡れにくく熱伝導
率の小さい耐半田性の耐熱性材料でつくられたスリット
を有する薄い平板状のスペーサーを、スリットが回路基
板を回路基板の厚さ方向に挟むように取り付け、回路基
板上に搭載されたチップ部品の半田付け部分と溶融半田
との直接接触が完全に防止できるようにしてリード電極
部分を溶融半田中に浸漬することを特徴とするクリップ
リードの半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3930089A JPH02220382A (ja) | 1989-02-21 | 1989-02-21 | クリップリードの半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3930089A JPH02220382A (ja) | 1989-02-21 | 1989-02-21 | クリップリードの半田付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02220382A true JPH02220382A (ja) | 1990-09-03 |
Family
ID=12549276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3930089A Pending JPH02220382A (ja) | 1989-02-21 | 1989-02-21 | クリップリードの半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02220382A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107181069A (zh) * | 2017-05-12 | 2017-09-19 | 番禺得意精密电子工业有限公司 | 电连接器组件及电连接器组件的制造方法 |
-
1989
- 1989-02-21 JP JP3930089A patent/JPH02220382A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107181069A (zh) * | 2017-05-12 | 2017-09-19 | 番禺得意精密电子工业有限公司 | 电连接器组件及电连接器组件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172852A (en) | Soldering method | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| GB2026234A (en) | Circuit element package having lead patterns | |
| US4580030A (en) | Thick film resistor, method of trimming thick film resistor, and printed circuit board having thick film resistor | |
| GB2134026A (en) | A method of joining a component part to an integrated circuit | |
| JPH02220382A (ja) | クリップリードの半田付け方法 | |
| JPH0142154B2 (ja) | ||
| JPH01312892A (ja) | 回路基板の製造方法 | |
| JP3523418B2 (ja) | 配線基板 | |
| JPH01290293A (ja) | 半田付け装置 | |
| JPS6153852B2 (ja) | ||
| JPH0446381Y2 (ja) | ||
| JPH08222478A (ja) | チップ型電子部品 | |
| JPS60163496A (ja) | 印刷回路基板 | |
| JPS6179294A (ja) | 部品の実装方法 | |
| JPH0122260Y2 (ja) | ||
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JPH0621276U (ja) | セラミックコンデンサの実装 | |
| JPH0536302Y2 (ja) | ||
| JPH0445251Y2 (ja) | ||
| JPS629689A (ja) | 印刷抵抗体付き回路基板 | |
| JPS61105825A (ja) | 積層セラミツクコンデンサ | |
| JPH06112634A (ja) | 厚膜回路基板の製造方法 | |
| JPS5923590A (ja) | チツプ部品搭載プリント基板の製造法 | |
| JPS6151945A (ja) | 半導体装置 |