JPH06112821A

JPH06112821A - Ａ／ｄ変換器の制御装置

Info

Publication number: JPH06112821A
Application number: JP25693292A
Authority: JP
Inventors: Takashi Sugimoto; 高志杉本
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1992-09-25
Filing date: 1992-09-25
Publication date: 1994-04-22

Abstract

(57)【要約】【目的】Ａ／Ｄ変換器の制御装置に関し、イベント入力
に同期してＡ／Ｄ変換器に変換動作を行わせることによ
り、変換結果をリアルタイムに得られることを目的とす
る。【構成】マルチプレクサ１は多チャンネルのアナログ信
号ＣＨ０〜ＣＨｎを入力し、いずれか１チャネルのアナ
ログ信号を選択して出力する。Ａ／Ｄ変換器２はマルチ
プレクサ１から出力されたアナログ信号をデジタル信号
に変換して出力する。制御回路３はイベント入力に同期
してマルチプレクサ１を制御していずれか１チャンネル
のアナログ信号を出力させるとともに、イベント入力に
同期してＡ／Ｄ変換器２に変換動作を行わせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＡ／Ｄ変換器の制御装置
に関する。近年の半導体技術の進歩によりＡ／Ｄ変換器
の変換時間が短縮化されるとともに、変換されるアナロ
グ入力の取り込みタイミングの精度も厳しくなってきて
いる。このため、ソフトウェアのみでの対処ではＡ／Ｄ
変換は困難になりつつある。又、今日のＡ／Ｄ変換器で
は複数チャンネルのアナログ入力信号を順次取り込んで
デジタル信号に変換するスキャン変換機能がある。とこ
ろが、このスキャン変換を起動すると、入力される各ア
ナログ入力信号を単にデジタル信号に変換してしまう方
式しかない。

【０００２】

【従来の技術】従来のマイクロコンピュータ等に搭載さ
れるＡ／Ｄ変換器には多チャンネルのアナログ信号をデ
ジタル信号に連続して変換するスキャン変換機能があ
る。この場合、図６に示すように、ステップ４０でイベ
ント入力として例えばＣＰＵから起動信号が入力される
と、ステップ４１でＡ／Ｄ変換が実行される。ステップ
４１のＡ／Ｄ変換は予め設定された変換開始チャンネル
から変換終了チャンネルまでの変換を変換回数分繰り返
される。

【０００３】従って、例えば、チャンネルＣＨ０〜ＣＨ
２までを１回スキャン変換する場合、変換を起動する
と、図７に示すように、各チャンネルＣＨ０〜ＣＨ２の
変換が一気に連続して実行される。チャンネルＣＨ２の
変換が終わると変換処理が終了する。

【０００４】又、チャンネルＣＨ０〜ＣＨ２までを繰り
返しスキャン変換する場合、変換を起動すると、図８に
示すように、各チャンネルＣＨ０〜ＣＨ２の変換が一気
に連続して実行される。そして、予め設定された変換回
数分の変換処理が終わると、変換処理が終了する。

【０００５】

【発明が解決しようとする課題】ところが、従来のＡ／
Ｄ変換器における変換処理では、多チャンネルのスキャ
ン変換を起動すると、設定したチャンネルを一気に変換
してしまうため、変換結果を必要とするタイミングでの
変換が難しかった。又、従来のＡ／Ｄ変換器における変
換起動から変換処理の終了までの時間が、そのＡ／Ｄ変
換器の変換スピードによって異なり、変換結果の利用が
難しかった。

【０００６】本発明は上記問題点を解決するためになさ
れたものであって、イベント入力に同期してＡ／Ｄ変換
器に変換動作を行わせることにより、変換結果をリアル
タイムに得ることができることを目的とする。

【０００７】

【課題を解決するための手段】図１は本発明の原理説明
図である。マルチプレクサ１は多チャンネルのアナログ
信号ＣＨ０〜ＣＨｎを入力し、いずれか１チャネルのア
ナログ信号を選択して出力する。Ａ／Ｄ変換器２はマル
チプレクサ１から出力されたアナログ信号をデジタル信
号に変換して出力する。

【０００８】そして、制御回路３はイベント入力に同期
してマルチプレクサ１を制御していずれか１チャンネル
のアナログ信号を出力させるとともに、イベント入力に
同期してＡ／Ｄ変換器２に変換動作を行わせる。

【０００９】

【作用】従って、イベント入力に同期してマルチプレク
サ１から１チャンネルのアナログ信号が出力され、イベ
ント入力に同期してこのアナログ信号がＡ／Ｄ変換器２
により変換される。このため、変換結果がリアルタイム
に得られる。

【００１０】

【実施例】以下、本発明をマイクロコンピュータに具体
化した一実施例を図２〜図５に従って説明する。

【００１１】図２に示すように、半導体チップ１１上に
はマルチプレクサ１２、Ａ／Ｄ変換器１３、制御回路１
４及びＣＰＵ１５が構成されている。Ａ／Ｄ変換器１
３、制御回路１４及びＣＰＵ１５はバス１６により接続
されている。

【００１２】マルチプレクサ１２には半導体チップ１１
の外周に設けた入力端子１７〜２０を介して多チャンネ
ルのアナログ信号ＣＨ０〜ＣＨ３が入力されている。マ
ルチプレクサ１２は制御回路１４が出力するチャンネル
セレクト信号ＳＬに基づいていずれか１つのチャンネル
のアナログ信号を選択する。そして、マルチプレクサ１
２はその選択したアナログ信号ＡＩをＡ／Ｄ変換器１３
に出力する。

【００１３】Ａ／Ｄ変換器１３は制御回路１４から変換
起動信号ＳＣが入力されると、同信号ＳＣに同期してマ
ルチプレクサ１２から入力したアナログ信号ＡＩをデジ
タル信号に変換する。Ａ／Ｄ変換器１３は入力したアナ
ログ信号ＡＩのデジタル変換を終了すると、制御回路１
４に変換終了信号ＦＣを出力する。又、Ａ／Ｄ変換器１
３は変換したデジタル信号をバス１６を介してＣＰＵ１
５に出力する。

【００１４】図３に示すように、制御回路１４は制御レ
ジスタ２２、状態遷移回路２３、チャンネルセレクタ２
４、ＡＮＤ回路２５及びＯＲ回路２６を備えて構成され
ている。

【００１５】制御レジスタ２２はモード選択ビットＭＤ
１，ＭＤ０と、スタートチャンネル設定ビットＣＨＳ
１，ＣＨＳ０と、ストップチャンネル設定ビットＣＨＥ
１，ＣＨＥ０と、トリガ選択ビットＴＲＧ及びソフト起
動ビットＳＴＡＲの８ビットで構成されている。制御レ
ジスタ２２の各ビットにはＡ／Ｄ変換に先だって、ＣＰ
Ｕ１５からデータが書き込まれる。そして、Ａ／Ｄ変換
が開始されると、制御レジスタ２２のすべてのビットの
値はクリアされる。

【００１６】モード選択ビットＭＤ１，ＭＤ０はＡ／Ｄ
変換器１３の変換モードを設定するためのビットであ
る。本実施例では変換モードとして単発モード、連続モ
ード、停止モードの３モードがある。尚、単発モードは
選択されたスタートチャンネルからストップチャンネル
までの各チャンネルをそれぞれ１回のみ変換して変換処
理を終了するモードである。連続モードは選択されたス
タートチャンネルからストップチャンネルまでの各チャ
ンネルを設定された変換回数分だけ繰り返し連続して変
換して変換処理を終了するモードである。停止モードは
選択されたスタートチャンネルからストップチャンネル
までの各チャンネルを起動される毎に順次１チャンネル
ずつ変換して停止するモードである。

【００１７】以下の表１にモード選択ビットＭＤ１，Ｍ
Ｄ０の値の組合せに対応する変換モードを示す。

【００１８】

【表１】

【００１９】スタートチャンネル設定ビットＣＨＳ１，
ＣＨＳ０はＡ／Ｄ変換器１３の変換開始時のアナログ信
号のチャンネルを設定するためのビットである。以下の
表２にスタートチャンネル設定ビットＣＨＳ１，ＣＨＳ
０の値の組合せに対応する選択チャンネルを示す。

【００２０】

【表２】

【００２１】ストップチャンネル設定ビットＣＨＥ１，
ＣＨＥ０はＡ／Ｄ変換器１３の変換終了時のアナログ信
号のチャンネルを設定するためのビットである。以下の
表３にストップチャンネル設定ビットＣＨＥ１，ＣＨＥ
０の値の組合せに対応する選択チャンネルを示す。

【００２２】

【表３】

【００２３】トリガ選択ビットＴＲＧは外部トリガによ
るＡ／Ｄ変換の起動許可又は起動禁止を設定するための
ビットである。トリガ選択ビットＴＲＧの値が「０」の
ときには、外部トリガ起動は禁止であり、ソフト起動は
許可である。トリガ選択ビットＴＲＧの値が「１」のと
きには、外部トリガ起動は許可であり、ソフト起動も許
可である。

【００２４】ソフト起動ビットＳＴＡＲはＣＰＵ１５に
よる起動を設定するためのビットであり、このビットＳ
ＴＡＲに「１」を書き込むことにより、Ａ／Ｄ変換器１
３が起動する。

【００２５】ＡＮＤ回路２５はトリガ選択ビットＴＲＧ
を入力するとともに、半導体チップ１１の外周に設けた
トリガ端子２１（図２参照）を介して入力されるＡ／Ｄ
起動外部トリガを入力する。ＡＮＤ回路２５は両信号が
共に「１」、即ち、外部トリガ起動許可状態において外
部からＨレベルのトリガが入力されると、論理「１」の
出力信号を出力する。ＯＲ回路２６はＡＮＤ回路２６の
出力信号とソフト起動ビットＳＴＡＲとを入力してい
る。ＯＲ回路２６はＡＮＤ回路２５の出力信号又はソフ
ト起動ビットＳＴＡＲのいずれか一方が「１」である
と、Ｈレベルのイベント信号ＳＧを状態遷移回路２３に
出力する。

【００２６】状態遷移回路２３には前記Ａ／Ｄ変換器１
３及びチャンネルセレクタ２４が接続されるとともに、
前記モード選択ビットＭＤ１，ＭＤ０が接続されてい
る。状態遷移回路２３はモード選択ビットＭＤ１，ＭＤ
０の値の組合せに応じて前記Ａ／Ｄ変換器１３の変換モ
ードを、単発モード、連続モード、又は停止モードに設
定する。

【００２７】状態遷移回路２３は単発モードにおいて外
部トリガ入力又はソフト起動ビットＳＴＡＲに基づくイ
ベント信号ＳＧが入力されると、変換起動信号ＳＣを出
力してＡ／Ｄ変換器１３に変換動作を行わせる。状態遷
移回路２３はＡ／Ｄ変換器１３から変換終了信号ＦＣが
入力されると、チャンネルセレクタ２４にカウントアッ
プのためのクロック信号ＣＬＫを出力するとともに、Ａ
／Ｄ変換器１３に変換起動信号ＳＣを出力する。この単
発モードにおいて、状態遷移回路２３は選択されたスタ
ートチャンネルからストップチャンネルまでが１回変換
されるまでクロック信号ＣＬＫ及び変換起動信号ＳＣを
出力する。

【００２８】又、状態遷移回路２３は連続モードにおい
て上記単発モードと同様に外部トリガ入力又はソフト起
動ビットＳＴＡＲに基づくイベント信号ＳＧが入力され
ると、変換起動信号ＳＣを出力してＡ／Ｄ変換器１３に
変換動作を行わせる。この連続モードにおいて、状態遷
移回路２３は選択されたスタートチャンネルからストッ
プチャンネルまでが予め設定された変換回数分変換され
るまでクロック信号ＣＬＫ及び変換起動信号ＳＣを出力
する。

【００２９】従って、単発モード及び連続モードにおい
て、Ａ／Ｄ変換器１３はそれ自体の変換スピードに応じ
て変換動作を実行する。更に、状態遷移回路２３は停止
モードにおいて外部トリガ入力又はソフト起動ビットＳ
ＴＡＲに基づくイベント信号ＳＧが入力されると、変換
起動信号ＳＣを出力してＡ／Ｄ変換器１３に変換動作を
行わせる。状態遷移回路２３はＡ／Ｄ変換器１３から変
換終了信号ＦＣが入力されると、変換動作を停止させ
る。状態遷移回路２３は新たなイベント信号ＳＧが入力
される毎にチャンネルセレクタ２４にクロック信号ＣＬ
Ｋを出力するとともに、Ａ／Ｄ変換器１３に変換起動信
号ＳＣを出力する。この停止モードにおいて、状態遷移
回路２３はイベント信号ＳＧが入力される毎に選択され
たスタートチャンネルからストップチャンネルまでが予
め設定された変換回数分変換されるまでクロック信号Ｃ
ＬＫ及び変換起動信号ＳＣを出力する。

【００３０】従って、停止モードにおいて、Ａ／Ｄ変換
器１３はイベント信号ＳＧに同期して変換動作を実行す
る。チャンネルセレクタ２４には前記スタートチャンネ
ル設定ビットＣＨＳ１，ＣＨＳ０が接続されるととも
に、ストップチャンネル設定ビットＣＨＥ１，ＣＨＥ０
が接続されている。チャンネルセレクタ２４は前記クロ
ック信号ＣＬＫに同期してカウントアップするカウンタ
である。チャンネルセレクタ２４にはカウント初期値と
してスタートチャンネル設定ビットＣＨＳ１，ＣＨＳ０
の組合せに応じたスタートチャンネルが設定される。
又、チャンネルセレクタ２４にはカウント終了値として
ストップチャンネル設定ビットＣＨＥ１，ＣＨＥ０の値
の組合せに応じたストップチャンネルが設定される。

【００３１】チャンネルセレクタ２４は前記クロック信
号ＣＬＫが入力される毎に、設定されたスタートチャン
ネルからストップチャンネルまでの間でカウント動作を
行う。そして、チャンネルセレクタ２４はそのときのカ
ウント値をチャンネルセレクト信号ＳＬとして前記マル
チプレクサ１２に出力する。

【００３２】次に上記のように構成されたマイクロコン
ピュータにおけるＡ／Ｄ変換処理を説明する。Ａ／Ｄ変
換に先立って、ＣＰＵ１５からバス１６を介して制御レ
ジスタ２２の各ビットＭＤ１，ＭＤ０，ＣＨＳ１，ＣＨ
Ｓ０，ＣＨＥ１，ＣＨＥ０，ＴＲＧ及びＳＴＡＲに値を
書き込む。

【００３３】例えば、ビットＭＤ１，ＭＤ０に「０」，
「０」が書き込まれたとすると、Ａ／Ｄ変換の変換モー
ドは図７に示す単発モードとなる。このとき、ビットＣ
ＨＳ１，ＣＨＳ０に「０」，「０」が、ビットＣＨＥ
１，ＣＨＥ０に「１」，「０」が書き込まれたとする
と、チャンネルセレクタ２４にはスタートチャンネルと
してチャンネルＣＨ０が設定され、ストップチャンネル
としてチャンネルＣＨ２が設定される。又、ビットＴＲ
Ｇ，ＳＴＡＲに「１」，「０」が書き込まれると、Ａ／
Ｄ変換の起動は外部トリガの入力に基づく起動となる。
ビットＳＴＡＲに「１」が書き込まれると、Ａ／Ｄ変換
の起動はこのビットＳＴＡＲに基づく起動となる。

【００３４】そして、Ａ／Ｄ変換の起動前においてチャ
ンネルセレクタ２４からはチャンネルＣＨ０を選択する
チャンネルセレクト信号ＳＬが出力される。このチャン
ネルセレクト信号ＳＬに基づいてマルチプレクサ１２に
よりチャンネルＣＨ０が選択され、選択されたアナログ
信号ＡＩがＡ／Ｄ変換器１３に出力される。

【００３５】そして、この単発モードにおいて、外部ト
リガの入力又はビットＳＴＡＲに基づくイベント信号Ｓ
Ｇが状態遷移回路２３に入力されると、状態遷移回路２
３からＡ／Ｄ変換器１３に変換起動信号ＳＣが出力され
る。すると、この変換起動信号ＳＣに基づいてＡ／Ｄ変
換器１３によりチャンネルＣＨ０のアナログ信号ＡＩが
デジタル信号に変換され、このデジタル信号はバス１６
を介してＣＰＵ１５に出力される。チャンネルＣＨ０の
デジタル変換の終了に基づいてＡ／Ｄ変換器１３から変
換終了信号ＦＣが出力される。尚、Ａ／Ｄ変換が起動さ
れると、制御レジスタ２２の内容はクリアされる。

【００３６】Ａ／Ｄ変換器１３からの変換終了信号ＦＣ
に基づいて状態遷移回路２３からクロック信号ＣＬＫが
出力された後、変換起動信号ＳＣが出力される。する
と、チャンネルセレクタ２４がカウントアップし、チャ
ンネルＣＨ１を選択するチャンネルセレクト信号ＳＬが
出力される。このチャンネルセレクト信号ＳＬに基づい
てマルチプレクサ１２によりチャンネルＣＨ１が選択さ
れ、選択されたアナログ信号ＡＩがＡ／Ｄ変換器１３に
出力される。

【００３７】そして、変換起動信号ＳＣに基づいてＡ／
Ｄ変換器１３によりチャンネルＣＨ１のアナログ信号Ａ
Ｉがデジタル信号に変換され、このデジタル信号はバス
１６を介してＣＰＵ１５に出力される。又、デジタル変
換の終了に基づいてＡ／Ｄ変換器１３から変換終了信号
ＦＣが出力される。

【００３８】前記と同様にして変換終了信号ＦＣに基づ
いて状態遷移回路２３からはクロック信号ＣＬＫが出力
された後、変換起動信号ＳＣが出力される。すると、チ
ャンネルセレクタ２４がカウントアップし、チャンネル
ＣＨ２を選択するチャンネルセレクト信号ＳＬが出力さ
れる。このチャンネルセレクト信号ＳＬに基づいてマル
チプレクサ１２によりチャンネルＣＨ２が選択され、選
択されたアナログ信号ＡＩがＡ／Ｄ変換器１３に出力さ
れる。

【００３９】そして、変換起動信号ＳＣに基づいてＡ／
Ｄ変換器１３によりチャンネルＣＨ２のアナログ信号Ａ
Ｉがデジタル信号に変換され、このデジタル信号はバス
１６を介してＣＰＵ１５に出力される。又、デジタル変
換の終了に基づいてＡ／Ｄ変換器１３から変換終了信号
ＦＣが出力される。単発モードであるため、状態遷移回
路２３から新たなクロック信号ＣＬＫ及び変換起動信号
ＳＣは出力されず、変換処理が終了される。

【００４０】尚、単発モードにおいてスタートチャンネ
ル設定ビットＣＨＳ１，ＣＨＳ０の組合せとストップチ
ャンネル設定ビットＣＨＥ１，ＣＨＥ０の値の組合せと
を等しく設定しておけば、１つのチャンネルが１回のみ
変換されて変換処理が終了される。

【００４１】又、Ａ／Ｄ変換に先立って、制御レジスタ
２２の各ビットＭＤ１，ＭＤ０に「０」，「１」が書き
込まれたとすると、Ａ／Ｄ変換の変換モードは図８に示
す連続モードとなる。このとき、ビットＣＨＳ１，ＣＨ
Ｓ０に「０」，「０」が、ビットＣＨＥ１，ＣＨＥ０に
「１」，「０」が書き込まれたとすると、チャンネルセ
レクタ２４にはスタートチャンネルとしてチャンネルＣ
Ｈ０が設定され、ストップチャンネルとしてチャンネル
ＣＨ２が設定される。又、ビットＴＲＧ，ＳＴＡＲに
「１」，「０」が書き込まれると、Ａ／Ｄ変換の起動は
外部トリガの入力に基づく起動となる。ビットＳＴＡＲ
に「１」が書き込まれると、Ａ／Ｄ変換の起動はこのビ
ットＳＴＡＲに基づく起動となる。

【００４２】この連続モードにおいて、外部トリガの入
力又はビットＳＴＡＲに基づくイベント信号ＳＧが状態
遷移回路２３に入力されると、状態遷移回路２３からＡ
／Ｄ変換器１３に変換起動信号ＳＣが出力される。この
変換起動信号ＳＣに基づいてＡ／Ｄ変換器１３が起動さ
れ、前記単発モードと同様にして各チャンネルＣＨ０〜
ＣＨ２が順次スキャン変換される。尚、Ａ／Ｄ変換が起
動されると、制御レジスタ２２の内容はクリアされる。

【００４３】この連続モードではチャンネルＣＨ２の変
換終了に基づく変換終了信号ＦＣに基づいて、状態遷移
回路２３から新たなクロック信号ＣＬＫ及び変換起動信
号ＳＣが出力され、再度チャンネルＣＨ０からスキャン
変換が実行される。そして、連続モードにおいて、チャ
ンネルＣＨ０からＣＨ２までが予め設定された変換回数
分変換されると、状態遷移回路２３からクロック信号Ｃ
ＬＫ及び変換起動信号ＳＣが出力されなくなり、変換処
理が終了される。

【００４４】尚、連続モードにおいてスタートチャンネ
ル設定ビットＣＨＳ１，ＣＨＳ０の組合せとストップチ
ャンネル設定ビットＣＨＥ１，ＣＨＥ０の値の組合せと
を等しく設定しておけば、１つのチャンネルが予め設定
された変換回数分変換されて変換処理が終了される。

【００４５】更に、Ａ／Ｄ変換に先立って、制御レジス
タ２２の各ビットＭＤ１，ＭＤ０に「１」，「０」が書
き込まれたとすると、Ａ／Ｄ変換の変換モードは図４，
図５に示す停止モードとなる。このとき、ビットＣＨＳ
１，ＣＨＳ０に「０」，「０」が、ビットＣＨＥ１，Ｃ
ＨＥ０に「１」，「０」が書き込まれたとすると、チャ
ンネルセレクタ２４にはスタートチャンネルとしてチャ
ンネルＣＨ０が設定され、ストップチャンネルとしてチ
ャンネルＣＨ２が設定される。又、ビットＴＲＧ，ＳＴ
ＡＲに「１」，「０」が書き込まれると、Ａ／Ｄ変換の
起動は外部トリガの入力に基づく起動となる。ビットＳ
ＴＡＲに「１」が書き込まれると、Ａ／Ｄ変換の起動は
このビットＳＴＡＲに基づく起動となる。

【００４６】そして、Ａ／Ｄ変換の起動前においてチャ
ンネルセレクタ２４からはチャンネルＣＨ０を選択する
チャンネルセレクト信号ＳＬが出力される。このチャン
ネルセレクト信号ＳＬに基づいてマルチプレクサ１２に
よりチャンネルＣＨ０が選択され、選択されたアナログ
信号ＡＩがＡ／Ｄ変換器１３に出力される。

【００４７】そして、この停止モードにおいて、外部ト
リガの入力又はビットＳＴＡＲに基づくイベント信号Ｓ
Ｇが状態遷移回路２３に入力されると、状態遷移回路２
３からＡ／Ｄ変換器１３に変換起動信号ＳＣが出力され
る。この変換起動信号ＳＣに基づいてＡ／Ｄ変換器１３
によりチャンネルＣＨ０のアナログ信号ＡＩがデジタル
信号に変換され、このデジタル信号はバス１６を介して
ＣＰＵ１５に出力される。チャンネルＣＨ０のデジタル
変換の終了に基づいてＡ／Ｄ変換器１３から変換終了信
号ＦＣが出力される。Ａ／Ｄ変換が起動されると、制御
レジスタ２２の内容はクリアされる。

【００４８】この変換終了信号ＦＣに基づいて状態遷移
回路２３からクロック信号ＣＬＫのみが出力され、変換
起動信号ＳＣは出力されない。クロック信号ＣＬＫによ
りチャンネルセレクタ２４がカウントアップし、チャン
ネルＣＨ１を選択するチャンネルセレクト信号ＳＬが出
力される。このチャンネルセレクト信号ＳＬに基づいて
マルチプレクサ１２によりチャンネルＣＨ１が選択さ
れ、選択されたアナログ信号ＡＩがＡ／Ｄ変換器１３に
出力される。

【００４９】この状態において、ＣＰＵ１５により制御
レジスタ２２のソフト起動ビットＳＴＡＲに再度「１」
が書き込まれると、イベント信号ＳＧが状態遷移回路２
３に入力される。又、ＣＰＵ１５によりトリガ選択ビッ
トＴＲＧに再度「１」が書き込まれた後、外部トリガが
入力されると、イベント信号ＳＧが状態遷移回路２３に
入力される。このイベント信号ＳＧに基づいて状態遷移
回路２３から変換起動信号ＳＣが出力される。そして、
変換起動信号ＳＣに基づいてＡ／Ｄ変換器１３によりチ
ャンネルＣＨ１のアナログ信号ＡＩがデジタル信号に変
換され、デジタル変換の終了に基づいて変換終了信号Ｆ
Ｃが出力される。Ａ／Ｄ変換の起動に基づいて制御レジ
スタ２２の内容は前記と同様にしてクリアされる。

【００５０】前記と同様にして変換終了信号ＦＣに基づ
いて状態遷移回路２３からはクロック信号ＣＬＫのみが
出力され、変換起動信号ＳＣは出力されない。クロック
信号ＣＬＫによりチャンネルセレクタ２４がカウントア
ップし、チャンネルＣＨ２を選択するチャンネルセレク
ト信号ＳＬが出力される。このチャンネルセレクト信号
ＳＬに基づいてマルチプレクサ１２によりチャンネルＣ
Ｈ２が選択され、選択されたアナログ信号ＡＩがＡ／Ｄ
変換器１３に出力される。

【００５１】この状態において、ＣＰＵ１５により制御
レジスタ２２のソフト起動ビットＳＴＡＲに再度「１」
が書き込まれるか、トリガ選択ビットＴＲＧに再度
「１」が書き込まれた後外部トリガが入力されると、イ
ベント信号ＳＧが状態遷移回路２３に入力される。この
イベント信号ＳＧに基づいて状態遷移回路２３から変換
起動信号ＳＣが出力される。そして、変換起動信号ＳＣ
に基づいてＡ／Ｄ変換器１３によりチャンネルＣＨ２の
アナログ信号ＡＩがデジタル信号に変換され、デジタル
変換の終了に基づいて変換終了信号ＦＣが出力される。
Ａ／Ｄ変換の起動に基づいて制御レジスタ２２の内容は
前記と同様にしてクリアされる。

【００５２】前記と同様にして変換終了信号ＦＣに基づ
いて状態遷移回路２３からはクロック信号ＣＬＫが出力
され、チャンネルセレクタ２４がカウントアップしてチ
ャンネルＣＨ０を選択するチャンネルセレクト信号ＳＬ
が出力される。このチャンネルセレクト信号ＳＬに基づ
いてマルチプレクサ１２によりチャンネルＣＨ０が選択
され、選択されたアナログ信号ＡＩがＡ／Ｄ変換器１３
に出力される。

【００５３】この停止モードでは各チャンネルの変換終
了に基づいてＡ／Ｄ変換器１３には次のチャンネルのア
ナログ信号が入力される。そして、新たなイベント信号
ＳＧの入力に基づいてＡ／Ｄ変換器１３に入力されてい
るアナログ信号がＡ／Ｄ変換されてスキャン変換が実行
される。そして、停止モードにおいて、チャンネルＣＨ
０からＣＨ２までが予め設定された変換回数分変換され
ると、状態遷移回路２３からクロック信号ＣＬＫ及び変
換起動信号ＳＣが出力されなくなり、変換処理が終了さ
れる。

【００５４】このように、本実施例ではＡ／Ｄ変換器１
３に多チャンネルのアナログ信号をスキャン変換させる
際、制御レジスタ２２へのデータ書き込み、又は外部ト
リガ入力に基づくイベント信号ＳＧが入力される毎にＡ
／Ｄ変換器１３を起動させるようにした。このため、変
換結果を必要とするタイミングでＡ／Ｄ変換を実行させ
ることができ、変換結果をリアルタイムに得ることがで
きる。

【００５５】又、本実施例では設定したスタートチャン
ネルからストップチャンネルまでを１回又は複数回スキ
ャン変換させる単発モード又は連続モードも設定可能と
している。この単発モード又は連続モードではＡ／Ｄ変
換器１３自体の変換スピードにて各チャンネルの変換結
果を得ることができる。

【００５６】尚、本実施例ではイベント信号ＳＧを外部
トリガ入力又はソフト起動ビットＳＴＡＲに基づいて出
力させるようにしたが、これに限定されるものではな
く、Ａ／Ｄ変換器１３以外の回路が発生する信号に基づ
いてイベント信号ＳＧを出力するようにしてもよい。例
えば、マイクロコンピュータ内に設けたタイマのタイム
アップ信号に基づいてイベント信号ＳＧを出力するよう
にしてもよい。

【００５７】

【発明の効果】以上詳述したように、本発明によれば、
イベント入力に同期してＡ／Ｄ変換器に変換動作を行わ
せることにより、変換結果をリアルタイムに得ることが
できる優れた効果がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】マイクロコンピュータに具体化した一実施例を
示す概略図である。

【図３】制御回路を示す回路図である。

【図４】停止モードのスキャン変換処理を示すフローチ
ャートである。

【図５】停止モードのスキャン変換を示す説明図であ
る。

【図６】従来のスキャン変換処理を示すフローチャート
である。

【図７】単発モードのスキャン変換を示す説明図であ
る。

【図８】連続モードのスキャン変換を示す説明図であ
る。

【符号の説明】

ＣＨ０〜ＣＨｎアナログ信号１，１２マルチプレクサ２，１３Ａ／Ｄ変換器３，１４制御回路２３状態遷移回路２４チャンネルセレクタ

Claims

【特許請求の範囲】

【請求項１】多チャンネルのアナログ信号（ＣＨ０〜
ＣＨｎ）を入力し、いずれか１チャネルのアナログ信号
を選択して出力するマルチプレクサ（１）と、マルチプレクサ（１）から出力されたアナログ信号をデ
ジタル信号に変換して出力するＡ／Ｄ変換器（２）と、イベント入力に同期してマルチプレクサ（１）を制御し
ていずれか１チャンネルのアナログ信号を出力させると
ともに、イベント入力に同期してＡ／Ｄ変換器（２）に
変換動作を行わせる制御回路（３）とを備えることを特
徴とするＡ／Ｄ変換器の制御装置。
【請求項２】前記制御回路は、変換すべきアナログ信
号のチャンネルを順次更新してマルチプレクサ（１２）
に出力するチャンネルセレクタ（２４）と、Ａ／Ｄ変換器（１３）の変換モードをイベントに同期さ
せる第１の変換モード又はＡ／Ｄ変換器（１３）の変換
スピードに応じた第２の変換モードに設定するととも
に、Ａ／Ｄ変換器（１３）からの変換終了信号に基づい
て変換すべきチャンネルが更新されるようにチャンネル
セレクタ（２４）を制御する状態遷移回路（２３）とを
備えることを特徴とする請求項１に記載のＡ／Ｄ変換器
の制御装置。