JPH06112868A - エコーキャンセラの試験方式 - Google Patents
エコーキャンセラの試験方式Info
- Publication number
- JPH06112868A JPH06112868A JP25657292A JP25657292A JPH06112868A JP H06112868 A JPH06112868 A JP H06112868A JP 25657292 A JP25657292 A JP 25657292A JP 25657292 A JP25657292 A JP 25657292A JP H06112868 A JPH06112868 A JP H06112868A
- Authority
- JP
- Japan
- Prior art keywords
- echo
- circuit
- echo canceller
- hybrid
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 実回線を使用した場合と同等の試験が手元で
容易に行えるようにする。 【構成】 ハイブリッド平衡回路２，５により形成され
る４線式通話路に並列に設けたエコーキャンセラ３であ
って、ハイブリッド平衡回路５を回るエコー信号ｅをキ
ャンセルするためのものと、エコーキャンセラ３とハイ
ブリッド平衡回路５との間に直列に接続した疑似伝送路
回路４1 又は４2 であって、ハイブリッド平衡回路２か
らの送話信号Ｘ又はハイブリッド平衡回路５からのエコ
ー信号ｅを一旦内部のメモリに書き込むと共にこれらを
所定時間経過後に読み出して出力するものとを備える。
また、ハイブリッド平衡回路２とエコーキャンセラ３と
の間に直列に接続した疑似伝送路回路４1 又は４2 であ
って、ハイブリッド平衡回路２からの送話信号Ｘ又はエ
コーキャンセラ３の出力の誤差信号εを一旦内部のメモ
リに書き込むと共にこれらを所定時間経過後に読み出し
て出力するものとを備える。
容易に行えるようにする。 【構成】 ハイブリッド平衡回路２，５により形成され
る４線式通話路に並列に設けたエコーキャンセラ３であ
って、ハイブリッド平衡回路５を回るエコー信号ｅをキ
ャンセルするためのものと、エコーキャンセラ３とハイ
ブリッド平衡回路５との間に直列に接続した疑似伝送路
回路４1 又は４2 であって、ハイブリッド平衡回路２か
らの送話信号Ｘ又はハイブリッド平衡回路５からのエコ
ー信号ｅを一旦内部のメモリに書き込むと共にこれらを
所定時間経過後に読み出して出力するものとを備える。
また、ハイブリッド平衡回路２とエコーキャンセラ３と
の間に直列に接続した疑似伝送路回路４1 又は４2 であ
って、ハイブリッド平衡回路２からの送話信号Ｘ又はエ
コーキャンセラ３の出力の誤差信号εを一旦内部のメモ
リに書き込むと共にこれらを所定時間経過後に読み出し
て出力するものとを備える。
Description
【０００１】
【産業上の利用分野】本発明はエコーキャンセラの試験
方式に関し、更に詳しくはエコーキャンセラにおけるエ
コー消去量、収束時間等の諸特性を評価するためのエコ
ーキャンセラの試験方式に関する。国内における近距離
通信ではエコーが戻るまでの最大遅延時間は５０ｍＳと
少なく、実用上の問題は生じない。しかし、衛星回線を
利用する国際電話では遅延時間が３００ｍＳ以上になる
こともあり、送話者は自分のエコーを聞きながら話すこ
とになる。このため、エコーキャンセラを設けるが、こ
のエコーキャンセラがエコー消去量、収束時間等の諸特
性を満足しているか否かを聞き分けるには極めて長い伝
送路が必要になる。そこで、実回線を使用した場合と同
等のエコーキャンセラの試験が手元で容易に行えるよう
なエコーキャンセラの試験方式の提供が望まれる。
方式に関し、更に詳しくはエコーキャンセラにおけるエ
コー消去量、収束時間等の諸特性を評価するためのエコ
ーキャンセラの試験方式に関する。国内における近距離
通信ではエコーが戻るまでの最大遅延時間は５０ｍＳと
少なく、実用上の問題は生じない。しかし、衛星回線を
利用する国際電話では遅延時間が３００ｍＳ以上になる
こともあり、送話者は自分のエコーを聞きながら話すこ
とになる。このため、エコーキャンセラを設けるが、こ
のエコーキャンセラがエコー消去量、収束時間等の諸特
性を満足しているか否かを聞き分けるには極めて長い伝
送路が必要になる。そこで、実回線を使用した場合と同
等のエコーキャンセラの試験が手元で容易に行えるよう
なエコーキャンセラの試験方式の提供が望まれる。
【０００２】
【従来の技術】図７は従来のエコーキャンセラの試験方
式を説明する図で、図において１，６は電話機、２
０1 ，２０2 は夫々２線式の加入者線、２，５はハイブ
リッド平衡回路（Ｈ）、１０1 及び１０4 は４線式の伝
送路、１０2 及び１０3 は局内における４線式の通話
路、３はエコーキャンセラ、３１はタップ利得更新部
（ＴＧＣ）、３２はトランスバーサルフィルタ（Ｔ
Ｆ）、３３は減算回路である。
式を説明する図で、図において１，６は電話機、２
０1 ，２０2 は夫々２線式の加入者線、２，５はハイブ
リッド平衡回路（Ｈ）、１０1 及び１０4 は４線式の伝
送路、１０2 及び１０3 は局内における４線式の通話
路、３はエコーキャンセラ、３１はタップ利得更新部
（ＴＧＣ）、３２はトランスバーサルフィルタ（Ｔ
Ｆ）、３３は減算回路である。
【０００３】電話機１からの送話信号Ｘは実回線の伝送
路１０1 及び局内の通話路１０2 を介してハイブリッド
平衡回路５に入力する。しかし、ハイブリッド平衡回路
５の結合点にはインピーダンス不整合があるために、送
話信号Ｘの一部（エコー信号ｅ）は通話路１０3 の側に
回り込む。エコーキャンセラ３は、ａ点における送話信
号Ｘの検出から所定時間の経過後にｂ点に到着するであ
ろうエコー信号ｅを予測して疑似エコー信号Ｙを生成す
ると共に、該生成した疑似エコー信号Ｙによりエコー信
号ｅをキャンセルするように設けられている。
路１０1 及び局内の通話路１０2 を介してハイブリッド
平衡回路５に入力する。しかし、ハイブリッド平衡回路
５の結合点にはインピーダンス不整合があるために、送
話信号Ｘの一部（エコー信号ｅ）は通話路１０3 の側に
回り込む。エコーキャンセラ３は、ａ点における送話信
号Ｘの検出から所定時間の経過後にｂ点に到着するであ
ろうエコー信号ｅを予測して疑似エコー信号Ｙを生成す
ると共に、該生成した疑似エコー信号Ｙによりエコー信
号ｅをキャンセルするように設けられている。
【０００４】従って、生成した疑似エコー信号Ｙがエコ
ー信号ｅに近ければ近いほど誤差信号εは小さく、電話
機１の送話者にエコーは聞こえない。しかし、疑似エコ
ー信号Ｙがエコー信号ｅに近くないと誤差信号εは大き
くなり、これが伝送路１０4を介して電話機１に戻り、
送話者にエコーとして聞こえる。このため、タップ利得
更新部３１は送話信号Ｘと誤差信号εとに基づいて誤差
信号εが最小となるように逐次タップ利得係数ベクトル
Ａ（ａ0 〜ａn ）を更新している。
ー信号ｅに近ければ近いほど誤差信号εは小さく、電話
機１の送話者にエコーは聞こえない。しかし、疑似エコ
ー信号Ｙがエコー信号ｅに近くないと誤差信号εは大き
くなり、これが伝送路１０4を介して電話機１に戻り、
送話者にエコーとして聞こえる。このため、タップ利得
更新部３１は送話信号Ｘと誤差信号εとに基づいて誤差
信号εが最小となるように逐次タップ利得係数ベクトル
Ａ（ａ0 〜ａn ）を更新している。
【０００５】従来は、上記のように実回線１０1 〜１０
4 上に接続したエコーキャンセラ３を測定対象としてエ
コー消去量、収束時間等の諸特性を評価するための試験
並びにＣＣＩＴＴ（国際電信電話諮問委員会）勧告に基
づく試験等を行っていた。
4 上に接続したエコーキャンセラ３を測定対象としてエ
コー消去量、収束時間等の諸特性を評価するための試験
並びにＣＣＩＴＴ（国際電信電話諮問委員会）勧告に基
づく試験等を行っていた。
【０００６】
【発明が解決しようとする課題】しかし、実回線を使用
する試験では、ａ点からｂ点に至る特定の通話路長（１
０2 ＋１０3 ）に対するエコーキャンセラ３の諸特性し
か試験できない。しかも、伝送路長（１０1 ＋１０4 ）
が十分に長くないような場合には、電話機１において送
話信号とエコー信号が混ざってしまい、試験者はエコー
を明瞭に聞き分けることができない。
する試験では、ａ点からｂ点に至る特定の通話路長（１
０2 ＋１０3 ）に対するエコーキャンセラ３の諸特性し
か試験できない。しかも、伝送路長（１０1 ＋１０4 ）
が十分に長くないような場合には、電話機１において送
話信号とエコー信号が混ざってしまい、試験者はエコー
を明瞭に聞き分けることができない。
【０００７】また、実回線を使用する試験では２人の試
験者が遠隔の２箇所に別れて電話機１，６を操作する必
要があり、作業上極めて不便である。本発明の目的は、
実回線を使用した場合と同等のエコーキャンセラの試験
が手元で容易に行えるエコーキャンセラの試験方式を提
供することにある。
験者が遠隔の２箇所に別れて電話機１，６を操作する必
要があり、作業上極めて不便である。本発明の目的は、
実回線を使用した場合と同等のエコーキャンセラの試験
が手元で容易に行えるエコーキャンセラの試験方式を提
供することにある。
【０００８】
【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明のエコーキャンセラの
試験方式は、エコーキャンセラにおけるエコー消去量、
収束時間等の諸特性を評価するためのエコーキャンセラ
の試験方式において、第１及び第２のハイブリッド平衡
回路２，５により形成される４線式通話路に並列に設け
たエコーキャンセラ３であって、第２のハイブリッド平
衡回路５を回るエコー信号ｅをキャンセルするためのも
のと、エコーキャンセラ３と第２のハイブリッド平衡回
路５との間に直列に接続した疑似伝送路回路４1 又は４
2 であって、第１のハイブリッド平衡回路２からの送話
信号Ｘ又は第２のハイブリッド平衡回路５からのエコー
信号ｅを一旦内部のメモリに書き込むと共にこれらを所
定時間経過後に読み出して出力するものとを備える。
により解決される。即ち、本発明のエコーキャンセラの
試験方式は、エコーキャンセラにおけるエコー消去量、
収束時間等の諸特性を評価するためのエコーキャンセラ
の試験方式において、第１及び第２のハイブリッド平衡
回路２，５により形成される４線式通話路に並列に設け
たエコーキャンセラ３であって、第２のハイブリッド平
衡回路５を回るエコー信号ｅをキャンセルするためのも
のと、エコーキャンセラ３と第２のハイブリッド平衡回
路５との間に直列に接続した疑似伝送路回路４1 又は４
2 であって、第１のハイブリッド平衡回路２からの送話
信号Ｘ又は第２のハイブリッド平衡回路５からのエコー
信号ｅを一旦内部のメモリに書き込むと共にこれらを所
定時間経過後に読み出して出力するものとを備える。
【０００９】また上記の課題は図２の構成により解決さ
れる。即ち、本発明のエコーキャンセラの試験方式は、
エコーキャンセラにおけるエコー消去量、収束時間等の
諸特性を評価するためのエコーキャンセラの試験方式に
おいて、第１及び第２のハイブリッド平衡回路２，５に
より形成される４線式通話路に並列に設けたエコーキャ
ンセラ３であって、第２のハイブリッド平衡回路５を回
るエコー信号ｅをキャンセルするためのものと、第１の
ハイブリッド平衡回路２とエコーキャンセラ３との間に
直列に接続した疑似伝送路回路４1 又は４2 であって、
第１のハイブリッド平衡回路２からの送話信号Ｘ又はエ
コーキャンセラ３の出力の誤差信号εを一旦内部のメモ
リに書き込むと共にこれらを所定時間経過後に読み出し
て出力するものとを備える。
れる。即ち、本発明のエコーキャンセラの試験方式は、
エコーキャンセラにおけるエコー消去量、収束時間等の
諸特性を評価するためのエコーキャンセラの試験方式に
おいて、第１及び第２のハイブリッド平衡回路２，５に
より形成される４線式通話路に並列に設けたエコーキャ
ンセラ３であって、第２のハイブリッド平衡回路５を回
るエコー信号ｅをキャンセルするためのものと、第１の
ハイブリッド平衡回路２とエコーキャンセラ３との間に
直列に接続した疑似伝送路回路４1 又は４2 であって、
第１のハイブリッド平衡回路２からの送話信号Ｘ又はエ
コーキャンセラ３の出力の誤差信号εを一旦内部のメモ
リに書き込むと共にこれらを所定時間経過後に読み出し
て出力するものとを備える。
【００１０】
【作用】図１において、エコーキャンセラ３は、ａ点に
おける送話信号Ｘの検出から所定時間経過後にｂ点に到
着するであろうエコー信号ｅを予測して疑似エコー信号
Ｙを生成すると共に、該生成した疑似エコー信号Ｙによ
りエコー信号ｅをキャンセルするように設けられてい
る。この場合に、ａ点を通りｂ点に至る信号に所定の通
話路遅延時間を与えてやれば、該通話路遅延時間に相当
する実回線を使用した場合と同等の試験が手元で行え
る。
おける送話信号Ｘの検出から所定時間経過後にｂ点に到
着するであろうエコー信号ｅを予測して疑似エコー信号
Ｙを生成すると共に、該生成した疑似エコー信号Ｙによ
りエコー信号ｅをキャンセルするように設けられてい
る。この場合に、ａ点を通りｂ点に至る信号に所定の通
話路遅延時間を与えてやれば、該通話路遅延時間に相当
する実回線を使用した場合と同等の試験が手元で行え
る。
【００１１】そこで、疑似伝送路回路４1 は、第１のハ
イブリッド平衡回路２からの送話信号Ｘを一旦内部のメ
モリに書き込むと共にこれらを所定時間経過後に読み出
して出力する。こうすれば、ａ点とｂ点との間に所定長
の実回線を挿入したのと同等の通話路遅延が得られる。
または、疑似伝送路回路４2 を設け、第２のハイブリッ
ド平衡回路５からのエコー信号ｅを一旦内部のメモリに
書き込むと共にこれらを所定時間経過後に読み出して出
力するようにしても良い。
イブリッド平衡回路２からの送話信号Ｘを一旦内部のメ
モリに書き込むと共にこれらを所定時間経過後に読み出
して出力する。こうすれば、ａ点とｂ点との間に所定長
の実回線を挿入したのと同等の通話路遅延が得られる。
または、疑似伝送路回路４2 を設け、第２のハイブリッ
ド平衡回路５からのエコー信号ｅを一旦内部のメモリに
書き込むと共にこれらを所定時間経過後に読み出して出
力するようにしても良い。
【００１２】勿論、このような通話路遅延時間を疑似伝
送路回路４1 及び４2 で夫々分担するように構成しても
良い。図２において、エコーキャンセラ３は、図１と同
様にしてａ点からｂ点に回るエコー信号ｅをキャンセル
するように設けられている。但し、この場合の通話路１
０2 ，１０3 は局内の実回線又は同等長の試験用回線で
あっても良い。
送路回路４1 及び４2 で夫々分担するように構成しても
良い。図２において、エコーキャンセラ３は、図１と同
様にしてａ点からｂ点に回るエコー信号ｅをキャンセル
するように設けられている。但し、この場合の通話路１
０2 ，１０3 は局内の実回線又は同等長の試験用回線で
あっても良い。
【００１３】しかし、この例では第１のハイブリッド平
衡回路２とエコーキャンセラ３間の距離が短いので、電
話機１では送話信号とエコー信号とが重なる結果、試験
者はエコーを良く聞き分けられない。そこで、疑似伝送
路回路４1 を設け、第１のハイブリッド平衡回路２から
の送話信号Ｘを一旦内部のメモリに書き込むと共にこれ
らを所定時間経過後に読み出して出力する。こうすれ
ば、送話信号Ｘは十分な遅れを持ってエコーキャンセラ
３に到達するので、試験者はエコーを明瞭に聞き分けら
れる。
衡回路２とエコーキャンセラ３間の距離が短いので、電
話機１では送話信号とエコー信号とが重なる結果、試験
者はエコーを良く聞き分けられない。そこで、疑似伝送
路回路４1 を設け、第１のハイブリッド平衡回路２から
の送話信号Ｘを一旦内部のメモリに書き込むと共にこれ
らを所定時間経過後に読み出して出力する。こうすれ
ば、送話信号Ｘは十分な遅れを持ってエコーキャンセラ
３に到達するので、試験者はエコーを明瞭に聞き分けら
れる。
【００１４】または、疑似伝送路回路４2 を設け、エコ
ーキャンセラ３の出力の誤差信号εを一旦内部のメモリ
に書き込むと共にこれらを所定時間経過後に読み出して
出力する。こうすれば、誤差信号εは十分な遅れを持っ
て電話機１に戻るので、試験者はエコーを明瞭に聞き分
けられる。好ましくは、疑似伝送路回路４1 又は４
2 は、外部より遅延時間を設定可能に構成されている。
従って、実際に使われる可能性のある全ての遅延時間の
設定の下でエコーキャンセラ３の試験を容易に行え、こ
れらの試験をパスしたエコーキャンセラ３は実際のどの
局に設けても適正に働く。
ーキャンセラ３の出力の誤差信号εを一旦内部のメモリ
に書き込むと共にこれらを所定時間経過後に読み出して
出力する。こうすれば、誤差信号εは十分な遅れを持っ
て電話機１に戻るので、試験者はエコーを明瞭に聞き分
けられる。好ましくは、疑似伝送路回路４1 又は４
2 は、外部より遅延時間を設定可能に構成されている。
従って、実際に使われる可能性のある全ての遅延時間の
設定の下でエコーキャンセラ３の試験を容易に行え、こ
れらの試験をパスしたエコーキャンセラ３は実際のどの
局に設けても適正に働く。
【００１５】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図３は第１実施例の試
験方式の構成を示す図で、図において１，６は電話機、
２０1 ，２０2 は２線式の加入者線、２，５はハイブリ
ッド平衡回路（Ｈ）、８，９はＣＯＤＥＣ、８1 ，９1
は音声信号を符号化するコーダ（ＣＯＤ）、８2，９2
は音声データを復号化するデコーダ（ＤＥＣ）、３はエ
コーキャンセラ、３１はタップ利得更新部（ＴＧＣ）、
３２はトランスバーサルフィルタ（ＴＦ）、３３は減算
回路（但し、エコーキャンセラ３の一部とする）、
４1 ，４2 は疑似伝送路回路である。
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図３は第１実施例の試
験方式の構成を示す図で、図において１，６は電話機、
２０1 ，２０2 は２線式の加入者線、２，５はハイブリ
ッド平衡回路（Ｈ）、８，９はＣＯＤＥＣ、８1 ，９1
は音声信号を符号化するコーダ（ＣＯＤ）、８2，９2
は音声データを復号化するデコーダ（ＤＥＣ）、３はエ
コーキャンセラ、３１はタップ利得更新部（ＴＧＣ）、
３２はトランスバーサルフィルタ（ＴＦ）、３３は減算
回路（但し、エコーキャンセラ３の一部とする）、
４1 ，４2 は疑似伝送路回路である。
【００１６】この例ではＣＯＤＥＣ８，９を備えるので
区間内の信号はディジタル信号として扱える。エコーキ
ャンセラ３は、ａ点における送話信号Ｘの検出から所定
時間経過後にｂ点に到着するであろうエコー信号ｅを予
測して疑似エコー信号Ｙを生成すると共に、該生成した
疑似エコー信号Ｙによりエコー信号ｅをキャンセルする
ように設けられている。
区間内の信号はディジタル信号として扱える。エコーキ
ャンセラ３は、ａ点における送話信号Ｘの検出から所定
時間経過後にｂ点に到着するであろうエコー信号ｅを予
測して疑似エコー信号Ｙを生成すると共に、該生成した
疑似エコー信号Ｙによりエコー信号ｅをキャンセルする
ように設けられている。
【００１７】この状態で、疑似伝送路回路４1 はコーダ
８1 からの送話信号Ｘを一旦内部のメモリに書き込むと
共にこれらを所定時間経過後に読み出して出力する。こ
れにより、ａ点とｂ点との間に所定長の実回線（実通話
路）を挿入した場合と同等の伝送路遅延が得られる。又
は疑似伝送路回路４2 を設け、第２のハイブリッド平衡
回路５からのエコー信号ｅを一旦内部のメモリに書き込
むと共にこれらを所定時間経過後に読み出して出力する
ように構成しても良い。勿論、このような通話路遅延時
間を疑似伝送路回路４1 及び４2 で夫々に分担するよう
に構成しても良い。
８1 からの送話信号Ｘを一旦内部のメモリに書き込むと
共にこれらを所定時間経過後に読み出して出力する。こ
れにより、ａ点とｂ点との間に所定長の実回線（実通話
路）を挿入した場合と同等の伝送路遅延が得られる。又
は疑似伝送路回路４2 を設け、第２のハイブリッド平衡
回路５からのエコー信号ｅを一旦内部のメモリに書き込
むと共にこれらを所定時間経過後に読み出して出力する
ように構成しても良い。勿論、このような通話路遅延時
間を疑似伝送路回路４1 及び４2 で夫々に分担するよう
に構成しても良い。
【００１８】図４は実施例の疑似伝送路回路の構成を示
す図で、図において４１はシリアル−パラレル変換部
（ＳＰ）、４２はデュアルポートＲＡＭ（ＤＰＲＡ
Ｍ）、４３はパラレル−シリアル変換部（ＰＳ）、４
４，４５，４９はＡＮＤゲート回路（Ａ）、４６，５０
はＪＫタイプのフリップフロップ回路（ＦＦ）、４７，
５１はカウンタ回路（ＣＴＲ）、４８はコンパレータ回
路（ＣＭＰ）、５２はコンソールパネル、５３はスター
トスイッチ（ＳＴ）、５４はリセットスイッチ（Ｒ
Ｓ）、Ｉはインバータ回路、Ｒはプルアップ抵抗、５５
はディジタルスイッチ回路（ＤＳ）、５６は表示部（Ｄ
ＩＳＰ）である。
す図で、図において４１はシリアル−パラレル変換部
（ＳＰ）、４２はデュアルポートＲＡＭ（ＤＰＲＡ
Ｍ）、４３はパラレル−シリアル変換部（ＰＳ）、４
４，４５，４９はＡＮＤゲート回路（Ａ）、４６，５０
はＪＫタイプのフリップフロップ回路（ＦＦ）、４７，
５１はカウンタ回路（ＣＴＲ）、４８はコンパレータ回
路（ＣＭＰ）、５２はコンソールパネル、５３はスター
トスイッチ（ＳＴ）、５４はリセットスイッチ（Ｒ
Ｓ）、Ｉはインバータ回路、Ｒはプルアップ抵抗、５５
はディジタルスイッチ回路（ＤＳ）、５６は表示部（Ｄ
ＩＳＰ）である。
【００１９】基本となる８ＫＨZ のクロック信号Ｃ８Ｋ
及び６４ＫＨZ のクロック信号Ｃ６４Ｋは例えばＣＯＤ
ＥＣ８より供給される。操作者がリセットスイッチ５４
を押すと、フリップフロップ回路４６，５０及びカウン
タ回路４７，５１は夫々リセットされ、回路は初期状態
になる。この状態で、ディジタルスイッチ回路５５を操
作することにより疑似伝送路回路４の遅延時間の設定を
行う。ディジタル信号の設定値は表示部５６に表示され
ると共に、コンパレータ回路４８のＢ側入力端子に供給
される。この例では、ディジタル信号の設定値は「５」
であり、遅延時間の表示は５×１２５μＳ＝０．６ｍＳ
である。
及び６４ＫＨZ のクロック信号Ｃ６４Ｋは例えばＣＯＤ
ＥＣ８より供給される。操作者がリセットスイッチ５４
を押すと、フリップフロップ回路４６，５０及びカウン
タ回路４７，５１は夫々リセットされ、回路は初期状態
になる。この状態で、ディジタルスイッチ回路５５を操
作することにより疑似伝送路回路４の遅延時間の設定を
行う。ディジタル信号の設定値は表示部５６に表示され
ると共に、コンパレータ回路４８のＢ側入力端子に供給
される。この例では、ディジタル信号の設定値は「５」
であり、遅延時間の表示は５×１２５μＳ＝０．６ｍＳ
である。
【００２０】図５は実施例の疑似伝送路回路の動作タイ
ミングチャートである。スタートスイッチ５３を押すと
クロック信号Ｃ８Ｋの立ち下がりでフリップフロップ回
路４６がセットされ、書込イネーブル信号ＷＥがＨＩＧ
Ｈレベルになる。その後は、クロック信号Ｃ８Ｋのタイ
ミングに書込パルス信号ＷＰが発生し、該書込パルス信
号ＷＰはシリアル−パラレル変換部４１でクロック信号
Ｃ６４Ｋによりパラレル信号に変換された８ビットの音
声データをデュアルポートＲＡＭ４２に書き込む。カウ
ンタ回路４７の書込アドレスＷＡは、最初は「０」であ
るが、デュアルポートＲＡＭ４２への各音声データの書
込毎にインクリメントされる。
ミングチャートである。スタートスイッチ５３を押すと
クロック信号Ｃ８Ｋの立ち下がりでフリップフロップ回
路４６がセットされ、書込イネーブル信号ＷＥがＨＩＧ
Ｈレベルになる。その後は、クロック信号Ｃ８Ｋのタイ
ミングに書込パルス信号ＷＰが発生し、該書込パルス信
号ＷＰはシリアル−パラレル変換部４１でクロック信号
Ｃ６４Ｋによりパラレル信号に変換された８ビットの音
声データをデュアルポートＲＡＭ４２に書き込む。カウ
ンタ回路４７の書込アドレスＷＡは、最初は「０」であ
るが、デュアルポートＲＡＭ４２への各音声データの書
込毎にインクリメントされる。
【００２１】やがて、カウンタ回路４７の書込アドレス
ＷＡが「５」になると、コンパレータ回路４８は比較一
致の信号Ａ＝Ｂを出力する。これによりフリップフロッ
プ回路５０がセットされ、読出イネーブル信号ＲＥがＨ
ＩＧＨレベルになる。その後は、クロック信号Ｃ８Ｋの
タイミングに読出パルス信号ＲＰが発生し、該読出パル
ス信号ＲＰはデュアルポートＲＡＭ４２の読出データを
パラレル−シリアル変換部４３にロードする。そして、
パラレル−シリアル変換部４３はロードされた音声デー
タをクロック信号Ｃ６４Ｋによりシリアル信号に変換し
てラインＯＵＴに出力する。この場合に、カウンタ回路
５１の読出アドレスＲＡは、最初は「０」であるが、デ
ュアルポートＲＡＭ４２からの音声データの読出毎にイ
ンクリメントされる。
ＷＡが「５」になると、コンパレータ回路４８は比較一
致の信号Ａ＝Ｂを出力する。これによりフリップフロッ
プ回路５０がセットされ、読出イネーブル信号ＲＥがＨ
ＩＧＨレベルになる。その後は、クロック信号Ｃ８Ｋの
タイミングに読出パルス信号ＲＰが発生し、該読出パル
ス信号ＲＰはデュアルポートＲＡＭ４２の読出データを
パラレル−シリアル変換部４３にロードする。そして、
パラレル−シリアル変換部４３はロードされた音声デー
タをクロック信号Ｃ６４Ｋによりシリアル信号に変換し
てラインＯＵＴに出力する。この場合に、カウンタ回路
５１の読出アドレスＲＡは、最初は「０」であるが、デ
ュアルポートＲＡＭ４２からの音声データの読出毎にイ
ンクリメントされる。
【００２２】こうして、書込アドレスＷＡと読出アドレ
スＲＡとは常に遅延時間差６２５μＳで巡回することに
なる。この状態で、任意のタイミングにラインＩＮに到
着した音声データａ〜ｉは常に６２５μＳ遅れでライン
ＯＵＴに出力される。有効な音声データが無い時でもこ
の遅延状態は変わらない。こうして所定長の実回線と等
価な遅延特性が実現されている。
スＲＡとは常に遅延時間差６２５μＳで巡回することに
なる。この状態で、任意のタイミングにラインＩＮに到
着した音声データａ〜ｉは常に６２５μＳ遅れでライン
ＯＵＴに出力される。有効な音声データが無い時でもこ
の遅延状態は変わらない。こうして所定長の実回線と等
価な遅延特性が実現されている。
【００２３】図６は第２実施例の試験方式の構成を示す
図である。エコーキャンセラ３は、図３の場合と同様に
してａ点からｂ点に回るエコー信号ｅをキャンセルする
ように設けられている。但し、この場合の通話路１
０2 ，１０3 は局内の実回線又は同等長の試験用回線で
あっても良い。こうすれば、一般に通話路１０2 及び１
０3 の全長はあまり長くないから比較的容易に実回線又
は同等長の試験用回線を利用できる上、通話路１０2 及
び１０3 におけるアナログ音声信号の減衰特性も含めて
エコーキャンセラ３の諸特性をより厳密に試験できる効
果がある。
図である。エコーキャンセラ３は、図３の場合と同様に
してａ点からｂ点に回るエコー信号ｅをキャンセルする
ように設けられている。但し、この場合の通話路１
０2 ，１０3 は局内の実回線又は同等長の試験用回線で
あっても良い。こうすれば、一般に通話路１０2 及び１
０3 の全長はあまり長くないから比較的容易に実回線又
は同等長の試験用回線を利用できる上、通話路１０2 及
び１０3 におけるアナログ音声信号の減衰特性も含めて
エコーキャンセラ３の諸特性をより厳密に試験できる効
果がある。
【００２４】しかし、かかる構成では第１のハイブリッ
ド平衡回路２とエコーキャンセラ３間の距離が短いの
で、電話機１においては送話信号とエコー信号とが重な
る結果、試験者はエコーを良く聞き分けられない。そこ
で、疑似伝送路回路４1 を図示の位置に設け、コーダ８
1 からの送話信号Ｘを一旦内部のメモリに書き込むと共
にこれらを所定時間経過後に読み出して出力する。こう
すれば、送話信号Ｘは十分な遅れを持ってエコーキャン
セラ３に到達するので、試験者はエコーを明瞭に聞き分
けられる。
ド平衡回路２とエコーキャンセラ３間の距離が短いの
で、電話機１においては送話信号とエコー信号とが重な
る結果、試験者はエコーを良く聞き分けられない。そこ
で、疑似伝送路回路４1 を図示の位置に設け、コーダ８
1 からの送話信号Ｘを一旦内部のメモリに書き込むと共
にこれらを所定時間経過後に読み出して出力する。こう
すれば、送話信号Ｘは十分な遅れを持ってエコーキャン
セラ３に到達するので、試験者はエコーを明瞭に聞き分
けられる。
【００２５】または、疑似伝送路回路４2 を図示の位置
に設け、エコーキャンセラ３の出力の誤差信号εを一旦
内部のメモリに書き込むと共にこれらを所定時間経過後
に読み出して出力する。こうすれば、誤差信号εは十分
な遅れを持って電話機１に戻るので、上記の場合と同様
に試験者はエコーを明瞭に聞き分けられる。勿論、この
ような遅延時間を疑似伝送路回路４1 及び４2 で夫々分
担するように構成しても良い。
に設け、エコーキャンセラ３の出力の誤差信号εを一旦
内部のメモリに書き込むと共にこれらを所定時間経過後
に読み出して出力する。こうすれば、誤差信号εは十分
な遅れを持って電話機１に戻るので、上記の場合と同様
に試験者はエコーを明瞭に聞き分けられる。勿論、この
ような遅延時間を疑似伝送路回路４1 及び４2 で夫々分
担するように構成しても良い。
【００２６】なお、上記実施例ではＣＯＤＥＣ８，９を
採用したディジタル音声信号への適用例を示したがこれ
に限らない。ＣＯＤＥＣ８，９を採用しないアナログ音
声信号に適用する場合は、図４のシリアル−パラレル変
換部４１の代わりにＡ／Ｄ変換器を用い、かつパラレル
−シリアル変換部４３の代わりにＤ／Ａ変換器を用いる
ように構成すれば良い。
採用したディジタル音声信号への適用例を示したがこれ
に限らない。ＣＯＤＥＣ８，９を採用しないアナログ音
声信号に適用する場合は、図４のシリアル−パラレル変
換部４１の代わりにＡ／Ｄ変換器を用い、かつパラレル
−シリアル変換部４３の代わりにＤ／Ａ変換器を用いる
ように構成すれば良い。
【００２７】また、上記実施例では図３と図６のケース
を分けて説明したがこれに限らない。図３と図６のケー
スを合成した試験方式も当然に考えられる。勿論、電話
機６が送話者となる場合には、エコーキャンセラ３の接
続態様もそれに応じた向き及び位置になる。また、上記
実施例ではメモリにＤＰＲＡＭ４２を使用する例を述べ
たがこれに限らない。例えば試験者が比較的短い音声
「ア」を発声し、これを受信した疑似伝送路回路は該音
声「ア」の受信によりｔ＝０でトリガされて通常のＲＡ
Ｍの書込サイクルを付勢すると共に、例えばｔ＝０〜２
００ｍＳの区間に受信した音声信号「ア」の全てをＲＡ
Ｍの最初の番地から順次書き込む。一方、前記ｔ＝０の
トリガにより他のタイマ手段を付勢しておき、該タイマ
手段が所定時間（例えばｔ＝３００ｍＳ）を計数した時
は、既に書込を終了しているＲＡＭの最初の番地から音
声信号「ア」を読み出すようにしても良い。
を分けて説明したがこれに限らない。図３と図６のケー
スを合成した試験方式も当然に考えられる。勿論、電話
機６が送話者となる場合には、エコーキャンセラ３の接
続態様もそれに応じた向き及び位置になる。また、上記
実施例ではメモリにＤＰＲＡＭ４２を使用する例を述べ
たがこれに限らない。例えば試験者が比較的短い音声
「ア」を発声し、これを受信した疑似伝送路回路は該音
声「ア」の受信によりｔ＝０でトリガされて通常のＲＡ
Ｍの書込サイクルを付勢すると共に、例えばｔ＝０〜２
００ｍＳの区間に受信した音声信号「ア」の全てをＲＡ
Ｍの最初の番地から順次書き込む。一方、前記ｔ＝０の
トリガにより他のタイマ手段を付勢しておき、該タイマ
手段が所定時間（例えばｔ＝３００ｍＳ）を計数した時
は、既に書込を終了しているＲＡＭの最初の番地から音
声信号「ア」を読み出すようにしても良い。
【００２８】要するに、疑似伝送路回路は、入力の信号
を一旦内部のメモリに書き込むと共にこれらを所定時間
経過後に読み出して出力するものであれば良く、具体的
構成は問わない。また、上記実施例ではコイルを用いた
ハイブリッド平衡回路を示したがこれに限らない。オペ
アンプ等の電子回路によってもハイブリッド平衡回路を
構成できる。
を一旦内部のメモリに書き込むと共にこれらを所定時間
経過後に読み出して出力するものであれば良く、具体的
構成は問わない。また、上記実施例ではコイルを用いた
ハイブリッド平衡回路を示したがこれに限らない。オペ
アンプ等の電子回路によってもハイブリッド平衡回路を
構成できる。
【００２９】
【発明の効果】以上述べた如く本発明によれば、エコー
キャンセラ３と第２のハイブリッド平衡回路５との間に
直列に接続した疑似伝送路回路４1 又は４2 であって、
第１のハイブリッド平衡回路２からの送話信号Ｘ又は第
２のハイブリッド平衡回路５からのエコー信号ｅを一旦
内部のメモリに書き込むと共にこれらを所定時間経過後
に読み出して出力するものを備えるので、ａ点からｂ点
に至る任意の通話路長（１０2 ＋１０3 ）に対するエコ
ーキャンセラ３の諸特性を容易に試験できる。
キャンセラ３と第２のハイブリッド平衡回路５との間に
直列に接続した疑似伝送路回路４1 又は４2 であって、
第１のハイブリッド平衡回路２からの送話信号Ｘ又は第
２のハイブリッド平衡回路５からのエコー信号ｅを一旦
内部のメモリに書き込むと共にこれらを所定時間経過後
に読み出して出力するものを備えるので、ａ点からｂ点
に至る任意の通話路長（１０2 ＋１０3 ）に対するエコ
ーキャンセラ３の諸特性を容易に試験できる。
【００３０】また本発明によれば、第１のハイブリッド
平衡回路２とエコーキャンセラ３との間に直列に接続し
た疑似伝送路回路４1 又は４2 であって、第１のハイブ
リッド平衡回路２からの送話信号Ｘ又はエコーキャンセ
ラ３の出力の誤差信号εを一旦内部のメモリに書き込む
と共にこれらを所定時間経過後に読み出して出力するも
のを備えるので、伝送路長の部分の遅延時間を任意に設
定でき、試験者は常にエコーを明瞭に聞き分けられる状
態でエコーキャンセラ３を試験できる。
平衡回路２とエコーキャンセラ３との間に直列に接続し
た疑似伝送路回路４1 又は４2 であって、第１のハイブ
リッド平衡回路２からの送話信号Ｘ又はエコーキャンセ
ラ３の出力の誤差信号εを一旦内部のメモリに書き込む
と共にこれらを所定時間経過後に読み出して出力するも
のを備えるので、伝送路長の部分の遅延時間を任意に設
定でき、試験者は常にエコーを明瞭に聞き分けられる状
態でエコーキャンセラ３を試験できる。
【００３１】従って、本発明によれば実回線を使用した
場合と同等のエコーキャンセラの試験が手元で容易に行
える。
場合と同等のエコーキャンセラの試験が手元で容易に行
える。
【図１】図１は本発明の原理を説明する図である。
【図２】図２は本発明の原理を説明する図である。
【図３】図３は第１実施例の試験方式の構成を示す図で
ある。
ある。
【図４】図４は実施例の疑似伝送路回路の構成を示す図
である。
である。
【図５】図５は実施例の疑似伝送路回路の動作タイミン
グチャートである。
グチャートである。
【図６】図６は第２実施例の試験方式の構成を示す図で
ある。
ある。
【図７】図７は従来のエコーキャンセラの試験方式を説
明する図である。
明する図である。
１，６ 電話機 ２，５ ハイブリッド平衡回路 ３ エコーキャンセラ ４1 ，４2 疑似伝送路回路
Claims (3)
- 【請求項１】 エコーキャンセラにおけるエコー消去
量、収束時間等の諸特性を評価するためのエコーキャン
セラの試験方式において、 第１及び第２のハイブリッド平衡回路（２，５）により
形成される４線式通話路に並列に設けたエコーキャンセ
ラ（３）であって、第２のハイブリッド平衡回路（５）
を回るエコー信号（ｅ）をキャンセルするためのもの
と、 エコーキャンセラ（３）と第２のハイブリッド平衡回路
（５）との間に直列に接続した疑似伝送路回路（４1 又
は４2 ）であって、第１のハイブリッド平衡回路（２）
からの送話信号（Ｘ）又は第２のハイブリッド平衡回路
（５）からのエコー信号（ｅ）を一旦内部のメモリに書
き込むと共にこれらを所定時間経過後に読み出して出力
するものとを備えることを特徴とするエコーキャンセラ
の試験方式。 - 【請求項２】 エコーキャンセラにおけるエコー消去
量、収束時間等の諸特性を評価するためのエコーキャン
セラの試験方式において、 第１及び第２のハイブリッド平衡回路（２，５）により
形成される４線式通話路に並列に設けたエコーキャンセ
ラ（３）であって、第２のハイブリッド平衡回路（５）
を回るエコー信号（ｅ）をキャンセルするためのもの
と、 第１のハイブリッド平衡回路（２）とエコーキャンセラ
（３）との間に直列に接続した疑似伝送路回路（４1 又
は４2 ）であって、第１のハイブリッド平衡回路（２）
からの送話信号（Ｘ）又はエコーキャンセラ（３）の出
力の誤差信号（ε）を一旦内部のメモリに書き込むと共
にこれらを所定時間経過後に読み出して出力するものと
を備えることを特徴とするエコーキャンセラの試験方
式。 - 【請求項３】 疑似伝送路回路（４1 又は４2 ）は、外
部より遅延時間を設定可能に構成されていることを特徴
とする請求項１又は２のエコーキャンセラの試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25657292A JPH06112868A (ja) | 1992-09-25 | 1992-09-25 | エコーキャンセラの試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25657292A JPH06112868A (ja) | 1992-09-25 | 1992-09-25 | エコーキャンセラの試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112868A true JPH06112868A (ja) | 1994-04-22 |
Family
ID=17294504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25657292A Withdrawn JPH06112868A (ja) | 1992-09-25 | 1992-09-25 | エコーキャンセラの試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112868A (ja) |
-
1992
- 1992-09-25 JP JP25657292A patent/JPH06112868A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2842607B2 (ja) | エコーキャンセラ、それを備えた通信装置および信号処理方法 | |
| JPH02278925A (ja) | 試験機能付エコーキャンセラ及び該エコーキャンセラを有する通信機器 | |
| KR960032929A (ko) | 길거나 짧은 지속에코를 줄이기 위하여 에코억제에 사용되는 적응에코소거 | |
| JPH02264548A (ja) | 音響環境の型の確認方法 | |
| US5666407A (en) | Software-based bridging system for full duplex audio telephone conferencing | |
| US5875246A (en) | Distributed audio signal processing in a network experiencing transmission delay | |
| JP2000151474A (ja) | エコーキャンセラ | |
| JPS6343451A (ja) | 拡声通話回路 | |
| US8160241B2 (en) | Communication terminal device with echo canceller and its echo canceling method | |
| US20040179676A1 (en) | Speech communication apparatus | |
| JPH06112868A (ja) | エコーキャンセラの試験方式 | |
| US5414763A (en) | Apparatus and method for providing echo suppression to a plurality of telephones | |
| JPH07121027B2 (ja) | 拡声電話機 | |
| JP3212796B2 (ja) | エコーキャンセラ | |
| JPH0514475A (ja) | 拡声電話機 | |
| JPS62116025A (ja) | 音響エコー消去装置 | |
| JP2615795B2 (ja) | 適応形反響消去装置 | |
| JP3303524B2 (ja) | エコーキャンセラ学習方法 | |
| US6795550B1 (en) | Echo canceller | |
| JP2006148375A (ja) | エコー除去方法、エコーキャンセラ及び電話中継装置 | |
| JP4835611B2 (ja) | エコー低減方法と装置 | |
| JPS6340377B2 (ja) | ||
| JPS6171727A (ja) | エコ−キヤンセラ | |
| JP3300526B2 (ja) | 電話装置 | |
| JPH0342918A (ja) | 防側音回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |