JPH06112988A - 符号変換・誤り検出回路 - Google Patents
符号変換・誤り検出回路Info
- Publication number
- JPH06112988A JPH06112988A JP4280655A JP28065592A JPH06112988A JP H06112988 A JPH06112988 A JP H06112988A JP 4280655 A JP4280655 A JP 4280655A JP 28065592 A JP28065592 A JP 28065592A JP H06112988 A JPH06112988 A JP H06112988A
- Authority
- JP
- Japan
- Prior art keywords
- code conversion
- code
- circuit
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 59
- 238000001514 detection method Methods 0.000 title claims abstract description 18
- 238000011084 recovery Methods 0.000 claims abstract description 10
- 238000004891 communication Methods 0.000 claims abstract description 7
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 符号変換後のデータに異常が検出されない場
合でも、符号誤りを検出することにより通信装置の故
障、伝送品質を調べる。また、符号変換によって元のデ
ータが誤ったデータに変換される確率を減らす。 【構成】 クロック再生回路１は入力パターン１０を入
力とし、クロックを再生する。符号変換回路２は入力パ
ターン１０とクロック再生回路１の出力信号１１・１２
を入力とし、ＮＲＺ信号に符号変換する。符号誤り検出
回路３は符号変換回路２の出力信号１３・１４を入力と
し、符号誤りを検出する。符号変換回路４は符号変換回
路２の出力信号２３を基準として符号化が誤っているパ
ターンを符号変換する。
合でも、符号誤りを検出することにより通信装置の故
障、伝送品質を調べる。また、符号変換によって元のデ
ータが誤ったデータに変換される確率を減らす。 【構成】 クロック再生回路１は入力パターン１０を入
力とし、クロックを再生する。符号変換回路２は入力パ
ターン１０とクロック再生回路１の出力信号１１・１２
を入力とし、ＮＲＺ信号に符号変換する。符号誤り検出
回路３は符号変換回路２の出力信号１３・１４を入力と
し、符号誤りを検出する。符号変換回路４は符号変換回
路２の出力信号２３を基準として符号化が誤っているパ
ターンを符号変換する。
Description
【０００１】
【産業上の利用分野】この発明は、CCITT REC.G.703 CO
DIRECTIONAL 符号則にしたがって、通信パターンの符号
変換と、その通信パターンに符号化誤りがあった場合に
検出できるデータ通信装置の符号変換・誤り検出回路に
ついてのものである。
DIRECTIONAL 符号則にしたがって、通信パターンの符号
変換と、その通信パターンに符号化誤りがあった場合に
検出できるデータ通信装置の符号変換・誤り検出回路に
ついてのものである。
【０００２】
【従来の技術】次に、従来技術による符号変換回路の構
成を図４により説明する。図４の１はクロック再生回
路、２は符号変換回路である。クロック再生回路１は入
力パターン１０を入力とし、クロックを再生する。符号
変換回路２は入力パターン１０とクロック再生回路１の
出力１１・１２を入力とし、符号変換則に従って入力パ
ターン１０を符号変換する。
成を図４により説明する。図４の１はクロック再生回
路、２は符号変換回路である。クロック再生回路１は入
力パターン１０を入力とし、クロックを再生する。符号
変換回路２は入力パターン１０とクロック再生回路１の
出力１１・１２を入力とし、符号変換則に従って入力パ
ターン１０を符号変換する。
【０００３】CCITT.REC.G.703 CODIRECTIONAL 符号則で
は、例えば、64Kbit/sのＮＲＺ信号を４倍の信号速度成
分をもつ符号に変換して通信することが規定されてお
り、図４は符号化されたパターンをＮＲＺ信号に変換す
る符号変換回路の構成である。
は、例えば、64Kbit/sのＮＲＺ信号を４倍の信号速度成
分をもつ符号に変換して通信することが規定されてお
り、図４は符号化されたパターンをＮＲＺ信号に変換す
る符号変換回路の構成である。
【０００４】次に、図４の実施例の回路を図５により説
明する。図５のクロック再生回路１は入力パターン１０
からクロック信号１１・１２を再生する。符号変換回路
２は、シフトレジスタ２Ａ、ラッチ回路２Ｂ、ゲート２
Ｃ、ゲート２Ｄ、インバータ２Ｅ及びゲート２Ｆで構成
される。シフトレジスタ２Ａは入力パターン１０と信号
１１を入力とし、入力パターン１０の１データ分の４ビ
ットをシフトし、ラッチ回路２Ｂに信号１２のタイミン
グでラッチし、信号２１〜２６を出力する。
明する。図５のクロック再生回路１は入力パターン１０
からクロック信号１１・１２を再生する。符号変換回路
２は、シフトレジスタ２Ａ、ラッチ回路２Ｂ、ゲート２
Ｃ、ゲート２Ｄ、インバータ２Ｅ及びゲート２Ｆで構成
される。シフトレジスタ２Ａは入力パターン１０と信号
１１を入力とし、入力パターン１０の１データ分の４ビ
ットをシフトし、ラッチ回路２Ｂに信号１２のタイミン
グでラッチし、信号２１〜２６を出力する。
【０００５】ゲート２Ｃは信号２１・２３・２４・２６
を入力とし、信号１３を出力する。ゲート２Ｄは信号２
１・２２・２５・２６を入力とし、信号１４を出力す
る。信号１４はインバータ２Ｅで反転され、ゲート２Ｆ
は信号１３とインバータ２Ｅの出力を入力とし、符号変
換出力１５を出力する。
を入力とし、信号１３を出力する。ゲート２Ｄは信号２
１・２２・２５・２６を入力とし、信号１４を出力す
る。信号１４はインバータ２Ｅで反転され、ゲート２Ｆ
は信号１３とインバータ２Ｅの出力を入力とし、符号変
換出力１５を出力する。
【０００６】次に、図５のタイミングチャートを図６に
より説明する。図６アは入力パターン１０の波形であ
り、図６アのＡとＢは符号則誤りのパターンである。図
６イは入力パターン１０からクロック再生回路１によっ
て再生した出力信号１１の波形であり、図６ウは入力パ
ターン１０からクロック再生回路１によって再生した出
力信号１２の波形である。
より説明する。図６アは入力パターン１０の波形であ
り、図６アのＡとＢは符号則誤りのパターンである。図
６イは入力パターン１０からクロック再生回路１によっ
て再生した出力信号１１の波形であり、図６ウは入力パ
ターン１０からクロック再生回路１によって再生した出
力信号１２の波形である。
【０００７】図６エは入力パターン１０を信号１１によ
りシフトレジスタ２Ａで４ビットシフトし、信号１２に
よりラッチし、入力パターン１０の１データを４分割し
た１ビット目の出力信号２１の波形である。図６オは入
力パターン１０の１データを４分割した２ビット目の出
力信号２２の波形であり、図６カは入力パターン１０の
１データを４分割した２ビット目の出力波形を反転した
出力信号２３の波形である。
りシフトレジスタ２Ａで４ビットシフトし、信号１２に
よりラッチし、入力パターン１０の１データを４分割し
た１ビット目の出力信号２１の波形である。図６オは入
力パターン１０の１データを４分割した２ビット目の出
力信号２２の波形であり、図６カは入力パターン１０の
１データを４分割した２ビット目の出力波形を反転した
出力信号２３の波形である。
【０００８】図６キは入力パターン１０の１データを４
分割した３ビット目の出力信号２４の波形であり、図６
クは入力パターン１０の１データを４分割した３ビット
目の出力波形を反転した出力信号２５の波形である。図
６ケは入力パターン１０の１データを４分割した４ビッ
ト目の出力波形を反転した出力信号２６の波形である。
分割した３ビット目の出力信号２４の波形であり、図６
クは入力パターン１０の１データを４分割した３ビット
目の出力波形を反転した出力信号２５の波形である。図
６ケは入力パターン１０の１データを４分割した４ビッ
ト目の出力波形を反転した出力信号２６の波形である。
【０００９】図６コは信号２１・２３・２４・２６を入
力とするゲート２Ｃの出力信号１３の波形であり、図６
サは信号２１・２２・２５・２６を入力とするゲート２
Ｄの出力信号１４の波形である。図６シは信号１３とイ
ンバータ２Ｅで反転した信号１４を入力とし、ゲート２
Ｆにより論理和した符号変換出力信号１５の波形であ
る。
力とするゲート２Ｃの出力信号１３の波形であり、図６
サは信号２１・２２・２５・２６を入力とするゲート２
Ｄの出力信号１４の波形である。図６シは信号１３とイ
ンバータ２Ｅで反転した信号１４を入力とし、ゲート２
Ｆにより論理和した符号変換出力信号１５の波形であ
る。
【００１０】
【発明が解決しようとする課題】図５の構成では、図６
アの入力パターン１０に示すように、符号則に反する入
力パターン１０が存在した場合、そのパターンはＮＲＺ
「０」に変換されるので、変換後のデータが誤っている
確率が大きい。また、従来技術では符号則誤りを検出し
ていない。この発明は、図４に符号誤り検出回路と第２
の符号変換回路を追加し、符号則に反する入力パターン
１０の変換方式を変え、変換後のデータが誤っている確
率を減らし、さらに符号則に反する入力パターン１０を
符号則誤りとして検出する符号変換・誤り検出回路の提
供を目的とする。
アの入力パターン１０に示すように、符号則に反する入
力パターン１０が存在した場合、そのパターンはＮＲＺ
「０」に変換されるので、変換後のデータが誤っている
確率が大きい。また、従来技術では符号則誤りを検出し
ていない。この発明は、図４に符号誤り検出回路と第２
の符号変換回路を追加し、符号則に反する入力パターン
１０の変換方式を変え、変換後のデータが誤っている確
率を減らし、さらに符号則に反する入力パターン１０を
符号則誤りとして検出する符号変換・誤り検出回路の提
供を目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するため
に、この発明では、入力パターン１０を入力とし、クロ
ックを再生するクロック再生回路１と、入力パターン１
０とクロック再生回路１の出力信号１１・１２を入力と
し、ＮＲＺ信号に符号変換する符号変換回路２と、符号
変換回路２の出力信号１３・１４を入力とし、符号誤り
を検出する符号誤り検出回路３と、符号変換回路２の出
力信号２３を基準として符号化が誤っているパターンを
符号変換する符号変換回路４とを備える。
に、この発明では、入力パターン１０を入力とし、クロ
ックを再生するクロック再生回路１と、入力パターン１
０とクロック再生回路１の出力信号１１・１２を入力と
し、ＮＲＺ信号に符号変換する符号変換回路２と、符号
変換回路２の出力信号１３・１４を入力とし、符号誤り
を検出する符号誤り検出回路３と、符号変換回路２の出
力信号２３を基準として符号化が誤っているパターンを
符号変換する符号変換回路４とを備える。
【００１２】
【作用】次に、この発明による符号変換・誤り検出回路
の構成を図１により説明する。図１の３は符号誤り検出
回路、４は符号変換回路であり、その他は図４と同じも
のである。すなわち、図１は図４に符号誤り検出回路３
と符号変換回路４を追加したものであり、符号誤り検出
回路３は符号変換回路２の出力信号１３・１４を入力と
し、符号誤りを検出する。符号変換回路４は符号誤り検
出回路３の誤り検出信号２３と、符号変換回路２の出力
信号１５を入力とし、符号誤りのパターンを符号変換す
る。
の構成を図１により説明する。図１の３は符号誤り検出
回路、４は符号変換回路であり、その他は図４と同じも
のである。すなわち、図１は図４に符号誤り検出回路３
と符号変換回路４を追加したものであり、符号誤り検出
回路３は符号変換回路２の出力信号１３・１４を入力と
し、符号誤りを検出する。符号変換回路４は符号誤り検
出回路３の誤り検出信号２３と、符号変換回路２の出力
信号１５を入力とし、符号誤りのパターンを符号変換す
る。
【００１３】
【実施例】次に、図１の実施例の回路を図２により説明
する。図２のクロック再生回路１、符号変換回路２は図
４と同じ動作をする。符号変換回路２のゲート２Ｃは信
号２１・２３・２４・２６を入力とし、入力パターン１
０が［1100］の場合に「１」、それ以外は「０」とする
信号１３を出力する。ゲート２Ｄは信号２１・２２・２
５・２６を入力とし、入力パターン１０が［1010］の場
合に「１」、それ以外は「０」とする信号１４を出力す
る。ゲート２Ｆは信号１３と、信号１４をインバータ２
Ｅで反転した出力を入力とし、符号変換出力信号１５を
出力する。
する。図２のクロック再生回路１、符号変換回路２は図
４と同じ動作をする。符号変換回路２のゲート２Ｃは信
号２１・２３・２４・２６を入力とし、入力パターン１
０が［1100］の場合に「１」、それ以外は「０」とする
信号１３を出力する。ゲート２Ｄは信号２１・２２・２
５・２６を入力とし、入力パターン１０が［1010］の場
合に「１」、それ以外は「０」とする信号１４を出力す
る。ゲート２Ｆは信号１３と、信号１４をインバータ２
Ｅで反転した出力を入力とし、符号変換出力信号１５を
出力する。
【００１４】符号誤り検出回路３は信号１３・１４を入
力とし、符号誤り検出信号１７を出力する。符号誤り検
出回路３は例えば排他的論理和回路で構成することがで
きる。符号変換回路４はインバータ４Ａ、ゲート４Ｂ、
ゲート４Ｃで構成され、ゲート４Ｂは、インバータ４Ａ
で反転した信号１７と、符号変換回路２の出力信号２３
を入力とし、符号誤りのあるパターンを符号変換した信
号１８を出力する。ゲート４Ｃは符号誤りのないパター
ンを符号変換した信号１５と、信号１８を入力とし、符
号変換出力信号１９を出力する。
力とし、符号誤り検出信号１７を出力する。符号誤り検
出回路３は例えば排他的論理和回路で構成することがで
きる。符号変換回路４はインバータ４Ａ、ゲート４Ｂ、
ゲート４Ｃで構成され、ゲート４Ｂは、インバータ４Ａ
で反転した信号１７と、符号変換回路２の出力信号２３
を入力とし、符号誤りのあるパターンを符号変換した信
号１８を出力する。ゲート４Ｃは符号誤りのないパター
ンを符号変換した信号１５と、信号１８を入力とし、符
号変換出力信号１９を出力する。
【００１５】次に、図２のタイミングチャートを図３に
より説明する。図３ア〜図３シは図６ア〜図６シと同じ
ものである。図３シは信号１３とインバータ２Ｅで反転
した信号１４を入力とし、ゲート２Ｆにより論理和した
場合の入力パターン１０に符号則誤りがない場合の符号
変換出力信号１５の波形である。
より説明する。図３ア〜図３シは図６ア〜図６シと同じ
ものである。図３シは信号１３とインバータ２Ｅで反転
した信号１４を入力とし、ゲート２Ｆにより論理和した
場合の入力パターン１０に符号則誤りがない場合の符号
変換出力信号１５の波形である。
【００１６】図３スは信号１３・１４を入力として符号
則誤りを検出した符号誤り検出回路３の出力信号１７の
波形であり、図３セはインバータ４Ａで反転した信号１
７と、信号２３を入力として入力パターン１０に符号誤
りがある場合の符号変換出力信号１８の波形である。図
３ソは入力パターン１０に符号則誤りがない場合の符号
変換出力信号１５と、入力パターン１０に符号誤りがあ
った場合の符号変換出力信号１８を入力として、ゲート
４Ｃで論理和した最終の符号変換出力信号１９の波形で
ある。
則誤りを検出した符号誤り検出回路３の出力信号１７の
波形であり、図３セはインバータ４Ａで反転した信号１
７と、信号２３を入力として入力パターン１０に符号誤
りがある場合の符号変換出力信号１８の波形である。図
３ソは入力パターン１０に符号則誤りがない場合の符号
変換出力信号１５と、入力パターン１０に符号誤りがあ
った場合の符号変換出力信号１８を入力として、ゲート
４Ｃで論理和した最終の符号変換出力信号１９の波形で
ある。
【００１７】
【発明の効果】この発明によれば、従来の第１の符号変
換回路に符号誤り検出回路を加えることにより、変換後
のデータに異常が検出されない場合でも、符号誤りを検
出することにより通信装置の故障、伝送品質を調べるこ
とができる。また、第２の符号変換回路を加えることに
より、符号変換によって元のデータが誤ったデータに変
換される確率を減らすことができる。
換回路に符号誤り検出回路を加えることにより、変換後
のデータに異常が検出されない場合でも、符号誤りを検
出することにより通信装置の故障、伝送品質を調べるこ
とができる。また、第２の符号変換回路を加えることに
より、符号変換によって元のデータが誤ったデータに変
換される確率を減らすことができる。
【図１】この発明による符号変換・誤り検出回路の構成
図である。
図である。
【図２】図１の実施例の回路図である。
【図３】図２のタイミングチャートである。
【図４】従来技術による符号変換回路の構成図である。
【図５】図４の実施例の回路図である。
【図６】図５のタイミングチャートである。
１ クロック再生回路 ２ 符号変換回路 ２Ａ シフトレジスタ ２Ｂ ラッチ回路 ２Ｃ ゲート ２Ｄ ゲート ２Ｅ インバータ ２Ｆ ゲート ３ 符号誤り検出回路 ４ 符号変換回路 ４Ａ インバータ ４Ｂ ゲート ４Ｃ ゲート
Claims (1)
- 【請求項１】 CCITT.REC.G.703 CODIRECTIONAL 符号則
に従って通信するデータ通信装置において、 入力パターン(10)を入力とし、クロックを再生するクロ
ック再生回路(1) と、 入力パターン(10)とクロック再生回路(1) の出力信号(1
1)・(12)を入力とし、ＮＲＺ信号に符号変換する第１の
符号変換回路(2) と、 第１の符号変換回路(2) の出力信号(13)・(14)を入力と
し、符号誤りを検出する符号誤り検出回路(3) と、 第１の符号変換回路(2) の出力信号(23)を基準として符
号化が誤っているパターンを符号変換する第２の符号変
換回路(4) とを備えることを特徴とする符号変換・誤り
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4280655A JPH06112988A (ja) | 1992-09-25 | 1992-09-25 | 符号変換・誤り検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4280655A JPH06112988A (ja) | 1992-09-25 | 1992-09-25 | 符号変換・誤り検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112988A true JPH06112988A (ja) | 1994-04-22 |
Family
ID=17628085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4280655A Pending JPH06112988A (ja) | 1992-09-25 | 1992-09-25 | 符号変換・誤り検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112988A (ja) |
-
1992
- 1992-09-25 JP JP4280655A patent/JPH06112988A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642682B2 (ja) | 誤り訂正多値符号化復号化装置 | |
| US4244051A (en) | Data communication method and apparatus therefor | |
| CA1224273A (en) | Method and apparatus for converting a digital data | |
| US3826990A (en) | Anti phase-ambiguity for phase-shift keying binary transmission systems | |
| JPS62258530A (ja) | デジタル信号の復号装置 | |
| JPH0654475B2 (ja) | 遷移の誤りを検出する装置 | |
| US4502036A (en) | Encoding and decoding systems for binary data | |
| GB2154399A (en) | Method of encoding a stream of data bits arrangement for performing the method and arrangement for decoding the stream of channel bits obtained in accordance with this method | |
| US5285459A (en) | HDB3 code violation detector | |
| US5510786A (en) | CMI encoder circuit | |
| US4081790A (en) | Code converter | |
| JPH0462216B2 (ja) | ||
| JPH02312338A (ja) | 多値変復調方式 | |
| JPS6222293B2 (ja) | ||
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| US4530094A (en) | Coding for odd error multiplication in digital systems with differential coding | |
| JPS6340384B2 (ja) | ||
| JPH0124386B2 (ja) | ||
| KR100215781B1 (ko) | 디지탈 데이타 복원장치 | |
| JP2000196684A (ja) | 再生中継装置 | |
| KR0156188B1 (ko) | 파셜 리스펀스 클래스-4 신호검출장치 | |
| JPS6282823A (ja) | 符号変換回路 | |
| Gonzalez-Marcos et al. | Coder/decoder with an optical programmable logic cell | |
| SU1310869A1 (ru) | Устройство дл передачи информации | |
| KR920001856B1 (ko) | 교환기 노드간의 순환 반복 코드 시그날링 검출회로 |