JPH0611354B2 - ビデオゲ−ム機の制御方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオゲーム機の制御方法、特に、マルチ画面
式ビデオゲーム装置に於ける画像表示方法の改良に関す
る。

〔従来の技術〕

複数の陰極線管を互いに近接させて単一の統一された画
面を形成し得るよう配置し、それぞれ独立に操作できる
複数のコントロール装置を設け、上記単一の画面に少な
くとも上記操縦装置のそれぞれに対応する自動車又は飛
行機等の制御可能なオブジェクトとそれらの移動し得る
移動路とを含む画像を表示すると共に、上記各コントロ
ール装置に加えられる操作に応動して、又は予め定めら
れたプログラムに従つて、上記画像中のオブジェクトを
制御し、ゲームを進行させる演算回路とを具備するマル
チ画面式のビデオゲーム装置は公知であり広く普及しつ
ゝある。

然しながら、従来公知のこの種のゲーム装置では、上記
複数の陰極線管を制御するためには大容量のＣＰＵを設
けなければならず、このためマルチ画面式ビデオゲーム
装置はコストが高くなると云う問題点があった。

小型のＣＰＵで複数の陰極線管を制御するように構成す
ると、比較的簡単なゲームしか展開できないと云う問題
点もあった。

〔発明が解決しようとする問題点〕

本発明は叙上の観点に立って成されたものであって、本
発明の目的とするところは、上記のマルチ画面式ビデオ
ゲーム装置に於て、複数の陰極線管ディスプレイを一個
の比較的小容量のＣＰＵで制御することができ、しかも
複雑で華麗なゲームを構成することができる画像表示方
法を提供することにある。

〔問題点を解決するための手段〕

而して、上記の目的は、複数のビデオにより統一された
単一のゲーム画面を構成し、複数のプレイヤによりゲー
ムを行なわせるビデオゲーム機であって、 ＣＰＵと、上記ＣＰＵの作動をサポートするＰＲＯＭ及
びＲＡＭと、上記ＣＰＵの指令に基づいて背景画像信号
を発生するスクリーンブロックと、ビデオ画面上にオブ
ジェクト信号を発生するオブジェクトブロックと、上記
オブジェクトブロックからの信号を優先させて両ブロッ
ク出力を重畳合成する優先順位回路と、上記優先順位回
路の出力を各ビデオ毎のカラードット信号に変換するカ
ラーブロックと、プレイヤにより操作されるコントロー
ル装置と、上記コントロール装置の出力信号を受入れる
ためのＩ／Ｏブロックとを具備するビデオゲーム機を制
御する方法に於て、 上記オブジェクトブロック内に、交互に書き込み読み出
しが行なわれる一対のオブジェクトＲＡＭと、上記一対
のオブジェクトＲＡＭの記録内容を交互にチエックし、
そのチエック結果の記録を行なうインレンジチエック回
路と、各ビデオに対応してそれぞれ２系統ずつ設けら
れ、交互に書き込みと読み出しが行なわれるラインバッ
フア回路と、上記インレンジチエック回路の記録に応じ
対応するオブジェクトＲＡＭから読み出された信号を処
理し、上記各ラインバッフア回路に振分け入力する回路
とを設けると共に、上記インレンジチエック回路の記録
と、インレンジチエック回路の記録に対応して行われる
オブジェクトＲＡＭの読み出しとを、ビデオの一走査期
間毎に切換えて交互に行ない、同時に、上記２系統のラ
インバッフア回路へのデータの書き込み及び読み出しも
同期間毎に切換えて交互に行なうよう構成したことを特
徴とする上記ビデオゲーム機を制御する方法によって達
成される。

〔作 用〕

上記の如く構成することにより、本発明にかかるマルチ
画面式ビデオゲーム装置に於ける画像表示方法によると
きには、複数の陰極線管によって構成される大型の画面
を一個のＣＰＵで制御することができ、しかも多数のオ
ブジェクトを用いてゲームを構成することができるの
で、装置のコストを低くしながら、興味豊かなゲームを
提供できるものである。

〔実施例〕

以下、図面を参照しつゝ本発明の構成を具体的に説明す
る。

第１図は、本発明方法を実施し得るよう構成された４管
型マルチ画面ドライブゲーム装置の構成を示すブロック
図、第２図は、第１図に示したスクリーンブロック部分
の回路構成を示すブロック図、第３図は、同じく、オブ
ジェクトブロック部分の回路構成を示すブロック図、第
４図は、オブジェクト画像表示画面と表示ポジションの
対応を示す説明図、第５図は、優先回路とカラーブロッ
クの回路構成を示すブロック図である。

第１図中、１は中央制御装置（ＣＰＵ：セントラル・プ
ロセッシング・ユニット）、２はプログラムＲＯＭ、３
はワーキングＲＡＭ、４はＩ／Ｏブロック、５はクロッ
ク回路、６は背景画像用の信号を発生するスクリーンブ
ロック、７はオブジェクト画像信号を発生するオブジェ
クトブロック、８は音響回路、９はリセット回路、10は
スピーカ、11はビデオスキャン用の基準信号発生回路、
12は優先順位決定回路、13はカラーブロック回路、14乃
至17は陰極線管ディスプレイ装置である。

而して、このブロック図を見限り、回路構成及び作用は
公知のマルチ画面式のゲーム機と同一である。即ち、プ
ログラムＲＯＭ２にはゲームに必要なプログラム及びオ
ブジェクトパターン等が記憶されており、これらのデー
タは必要に応じてＣＰＵ１に供給される。

Ｉ／Ｏブロック４は公知の料金収納装置、ステアリング
ホィール、アクセルペタル、押ボタンスイッチ等からの
入力信号を受け入れ、これらをコード化してＣＰＵ１等
に送出し、また、ＣＰＵ１からの信号を受け上記各入出
力装置の機能をコントロールする。

ＣＰＵ１はＩ／Ｏブロック４からの入力に応動し、スク
リーンブロック６、オブジェクトブロック７及び音響回
路８に必要な指令信号を発信する。スクリーンブロック
６はビデオ画面上にドライブゲームが行なわれるバン
ク、その他の背景を表示するためのデータが記憶される
ＲＡＭブロックであり、オブジェクトブロック７は各プ
レイヤによって選択され、操作されるピークルその他の
オブジェクトをビデオ画面上に表示するため必要なデー
タが記録されるＲＡＭブロックである。

而して、これら２つのブロックのデータは同期してスキ
ャンされ、優先順位決定回路12で所定の優先順位により
取捨され、一連のカラーコード信号列としてカラーブロ
ック回路13に送られ、ここで四系統のＲＧＢドット信号
に変換され、それぞれ対応する陰極線管ディスプレイ装
置14乃至17に送られる。

而して、本発明の特徴は、オブジェクトブロック７の構
成と、そこに於けるオブジェクトデータのプロセッシン
グ方法にある。

音響回路８はＣＰＵ１からの信号に応動しゲームの進行
に応じて所定の音響信号を発生し、スピーカ10を作動さ
せ効果音等を発生させる。

Ｉ／Ｏブロック４には、図示されていない料金収納装置
や４人のプレイヤがそれぞれ操作する図示されていない
アクセルペタル及びステアリングホイール等が接続され
ており、それらにはそれぞれパルス発生器が設けられて
いる。上記アクセルペタルはペタルを踏み込むと出力電
圧が増大し、一方、ステアリングホイールは左に回すと
カウンタ値が増大し、反対に右に回すとカウンタ値が減
少するように構成されており、上記アクセルペタル及び
ステアリングホイールの操作量に応じた電圧信号がＩ／
Ｏブロック４に入力される。

スクリーンＲＡＭブロック６は第２図に示す如く構成さ
れている。第２図中、111はビデオスキャン用の基準信
号発生回路、601及び602はスクリーンＲＡＭ、603はセ
レクタ、604はカラーモード回路、605は水平反転回路、
606はラッチ回路、607はキャラクタＲＯＭ、608は垂直
反転回路、609乃至612はラッチとシフトレジスタから成
るゲートアレイである。

スクリーンＲＡＭ601は陰極線管ディスプレイ装置14及
び15用、また、スクリーンＲＡＭ602は陰極線管ディス
プレイ装置16及び17用のものであり、それぞれ交互に書
き込み、読み出しが行なわれる。

スクリーンＲＡＭ601、602に書き込まれ、読み出される
信号は、垂直反転コード、水平反転コード、カラーコー
ド、キャラクタコードから成り、それらのコードは、そ
れぞれ垂直反転回路608、水平反転回路605、カラーモー
ド回路604及びラッチ回路606に送られる。

即ち、上記スクリーンＲＡＭ601及び602の自走による出
力は、セレクタ603によって一つにまとめられ、コード
に関する信号は垂直方向の反転制御を行なう垂直反転回
路608が接続されたラッチ回路606に水平走査線４ドット
毎に入力されてラッチされ、然る後、この信号はキャラ
クタＲＯＭ607をアクセスするために用いられる。

水平反転回路605はキャラクタの水平方向の反転制御を
行ない、垂直反転回路608はキャラクタの垂直方向反転
制御を行なう。

キャラクタＲＯＭ607の出力は、スクリーンに表示すべ
きキャラクタのパターンデータであり、ゲートアレイ60
9乃至612によって陰極線管ディスプレイ装置14乃至17用
の四系統に分離され、ビデオスキャニングに同期して出
力される。

また、カラーモード回路604に入力するカラーコード
は、上記スクリーンキャラクタのパターンを構成する各
ドットの色彩を決定するものであり、上記カラーモード
回路604によつて四系統に分離され、スクリーンキャラ
クタのデータと同期して出力される。

オブジェクトブロック７は、第３図に示す如く構成され
ており、第３図中、701及び702はオブジェクトＲＡＭ、
703及び704はラッチ回路、705及び706はセレクタ回路、
707はインレンジチエック回路、708及び709はラッチ回
路、710は反転制御回路、711はキャラクタジェネレー
タ、712はラッチとシフトレジスタから成るゲームアレ
イ回路、718はラインバッファセレクタ、714及び715は
ラインバッフアカウンタ、716乃至723はラッチ回路、72
4乃至731はラインバッフア回路、732乃至735はセレクタ
アンドラッチ回路である。

各テレビ画面に表示すべきオブジェクトの水平の位置コ
ード、垂直の位置コード、及びオブジェクトとナンバ
ー、カラーモードとから成る画像情報がＣＰＵ１によっ
て与えられ、ブランキング期間中に両方のオブジェクト
ＲＡＭ701及び702に書き込まれる。

上記ＣＰＵ１からオブジェクトＲＡＭ701及び702への書
き込みは同時に行なわれ、同じアドレスに同じデータが
書き込まれる。

本発明方法に於ては、多数のオブジェクトをアクセスす
るため、例えば、第４図に示されているように表示ポジ
ションエリアを割りつける。即ち、望ましくは、通常の
ビデオスクリーン16面分の広さを有するような画面と
し、その内の４面分を図示されているように４台のビデ
オスクリーン用に割り当てる。

而して、このように各ビデオスクリーンの間に表示され
ないゾーンを設けるのは、各スクリーンエリアからはみ
出したオブジェクトパターンのデータが隣接するスクリ
ーンに影響を与えないようにするためであるから、この
アンプルゾーンの広さは、必ずしも１画面分である必要
はなく、使用するオブジェクトのうちの最大のものが納
まる程度のものであれば足りるものであるが、図示され
ているように広い表示されないゾーンをとるとアクセス
が簡単になる。

ＣＰＵ１からオブジェクトＲＡＭ701及び702に書き込ま
れるデータは、オブジェクトのサイズ、垂直ポジショ
ン、水平ポジション、垂直反転コード、水平反転コー
ド、カラーモード及びコードNo.から成る。垂直ポジシ
ョン及び水平ポジシヨンは表示するオブジェクトパター
ン中の基準点、例えば、画面上左上隅のドットの位置と
して与えられる。

而して、４台の陰極線管ディスプレイ装置14乃至17は同
期してスキャンすることが望ましいから、オブジェクト
ＲＡＭ701、702のアクセスも、上記陰極線管ディスプレ
イ装置14乃至17の走査線に対応するアドレスについて行
なわれる。

一方のオブジェクトＲＡＭ、例えば701について、デー
タの読み出しが行なわれている期間は、他の一方のオブ
ジェクトＲＡＭ702について、次に各ビデオ画面上で走
査される走査線上に表示すべきオブジェクトの有無がチ
ェツクされ、表示すべきオブジェクトの番号、そのオブ
ジェクトの表示イネーブル信号、オブジェクトのサイ
ズ、Ｖ方向のＴＶ選択信号及び表示オブジェクトプレー
ン上のどのラインを表示させるかといった情報がオブジ
ェクトＲＡＭ702の所定のエリアにインレンジ情報とし
て記録される。

而して、オブジェクトＲＡＭ701のデータの読み出しが
終了すると、オブジェクトＲＡＭ701と702とが切換えら
れ、オブジェクトＲＡＭ702に今記録されたインレンジ
情報により指定されたオブジェクトの諸データと共に読
み出され、代ってオブジェクトＲＡＭ701のインレンジ
チエックが行なわれ、以下同様なアクセスが一走査線毎
に交互に行なわれる。

而して、記録されたインレンジ情報は、水平ポジショ
ン、コードNo.カラーモードと共に読み出され、セレク
タ回路706を介してそれぞれの仕向先に送られる。

水平ポジションはラインバッフアカウンタ714、715に送
られてラインバッフアの書き込みアドレス制御に用いら
れ、コードNo.とカラーモードはラインバッフア716乃至
723及びキャラクタジェネレータ711に送られ、コードＲ
ＡＭのキャラクタ選択及びカラーコントロールに用いら
れ、インレンジ情報はラッチ709及びラインバッフアセ
レクタ713に送られ、ラインバッフアの選択制御に用い
られる。

各陰極線管ディスプレイ装置14乃至17はそれぞれ水平走
査線１本分に対応する容量のラインバッフアメモリの二
つずつ持っており、上記アクセスによってキャラクタジ
ェネレータ711より得られるキャラクタ・ドット・デー
タは上記ラインバッフアメモリに書き込まれ、テレビの
ドット信号として出力される。

而して、本システムに於ては、各ビデオの１水平走査期
間中に４つのビデオ画面の画像を構成するに必要な画像
ドットを出す必要がある。

走査すべき走査線の垂直位置のチェックを行ない、その
ライン上に出力しなければいけないオブジェクトの番号
を捜し出す。このオブジェクト番号は、インレンジ情報
としてオブジェクトＲＡＭ701、702に書き込まれ、オブ
ジェクトデータを読み出す際には、上記インレンジ情報
のあるものしか読み出さない。従って、上記方法による
ときには、従来公知のものの数倍又はそれ以上のオブジ
ェクトから必要なものを選択することが可能となる。

上記インレンジチエックとインレンジ情報の読み出しと
同様に、ラインバッフアメモリ724乃至731への書き込み
と読み出しも陰極線管ディスプレイ装置14乃至17の１走
査線毎に交互に行なわれる。

上記の動作を行なうためにラインバッフアメモリがビデ
オ１台につきそれぞれ二系統ずつ設けられており、これ
らはラインバッフアカウンタ714、715によって切換制御
される。

なお、複数のオブジェクトの画面上の表示位置が重なる
ときの表示優先はラインバッフアメモリに書き込む順序
で決定される。

次に、第５図について説明する。

第５図中、121乃至124は優先回路12を構成するセレク
タ、141、143、151、153、161、163、171及び173はラッ
チ、142、152、162及び172はカラーＲＡＭ、144、154、
164及び174はＤ／Ａコンバータ、145、146、155、156、
165、166、175及び176はゲートである。

而して、優先回路12に於ては、オブジェクトブロックか
らの出力が優先権を与えられており、スクリーンブロッ
クからの出力はオブジェクトブロックからの出力のない
ときのみ、カラーブロック回路13に送られる。

カラーブロック回路13の構成は、各陰極線管ディスプレ
イ装置に対応して設けられる４系統の回路から成り、各
系統の構成は同一であり、且つ同期して作動するもので
あるから、ビデオ14に対応する回路についてのみ説明す
る。

ラッチ141、143及びカラーＲＡＭ142は、陰極線管ディ
スプレイ装置のドットを表示時間を制御するクロックパ
ルスにより制御され、上記カラーＲＡＭ142からのカラ
ーコードは、陰極線管ディスプレイ装置14のドット表示
と同期して出力され、ラッチ143を介してＤ／Ａコンバ
ータ144に送られ、ここで上記陰極線管ディスプレイ装
置14に画像を表示するためのＲ、Ｇ、Ｂ出力に変換され
る。

以上に説明したように、本発明に於ては、複数台の陰極
線管ディスプレイ装置が用いられ、その各陰極線管ディ
スプレイ装置は、各１系統のカラーコントロール回路、
優先回路、スクリーン回路、オブジェクト回路が設けら
れ、スクリーン回路は、各陰極線管ディスプレイ装置に
専用のゲートアレイと、全陰極線管ディスプレイ装置に
共通のキャラクタＲＯＭ、カラーモード回路、並びに交
互に書き込み及び読み出しが行なわれる一対のＲＡＭエ
リアを有するスクリーンＲＡＭと、データセレクタとを
有し、オブジェクトブロックは各ビデオ毎にそれぞれ二
系統のラインバッフア回路にオブジェクト情報を供給す
る共通の回路とから構成される。

而して、上記オブジェクト情報回路は、ＣＰＵ１から同
時にオブジェクト情報が与えられる一対のオブジェクト
ＲＡＭと、それら一対のオブジェクトＲＡＭの記録内容
を走査し表出すべきオブジェクトに関する情報をピック
アップするインレンジチエック回路と、上記インレンジ
チエック回路から出力されたインレンジ情報の記録エリ
ヤを選択する一対のラッチと、上記インレンジ情報に対
応して読み出されたオブジェクトデータを仕分するセレ
クタと、上記セレクタから水平ポジション信号を受入れ
上記各陰極線管ディスプレイ装置毎に二つずつ設けられ
たラインバッフア回路の作動を制御するラインバッフア
カウンタと、上記セレクタからラッチを介してオブジェ
クトコードを受入れ所要のオブジェクトパターンデータ
を出力し、上記ラインバッフアに供給するキャラクタジ
ェネレータ（ＲＯＭ）と、上記セレクタからのインレン
ジ情報とキャラクタジェネレータからの出力とに応動
し、上記各ラインバッフアを選択制御する回路とから構
成される。

また、本発明に於ては、上記インレンジチエック回路に
よるオブジェクトＲＡＭのアクセスは、ビデオの一走査
期間の全スパンにわたって、一つあるオブジェクトＲＡ
Ｍの一方について行なわれ、この期間中には他の一方の
オブジェクトＲＡＭからは次に走査される走査線上に現
れるべきオブジェクトに諸データが読み出され、対応す
るラインバッフアへ書き込みが行なわれ、また、更に同
時に他の一方のラインバッフアから前回のオブジェクト
ＲＡＭアクセスで書き込まれたデータの読み出しが行な
われ、これらのプロセスがビデオの一走査期間毎に輪番
的に切換えられ、以下同様にして、４台の陰極線管ディ
スプレイ装置に映像が表示され、統一された一つの画面
が形成される。

而して、１人乃至４人のプレイヤは、各ジョイステッ
ク、ステアリングホイール、押しボタン、アクセルペダ
ルを操作し、ゲームの開始時には、所定の手法によって
所望のスクリーンパターン、即ち、ドライブコースの形
状や情景、レースの難度等を選択し、且つ各自のピーク
ルを選び、レースが開始されたときは各自自分のビーク
ルを操縦し公知のドライブゲームを行なうものである。

〔発明の効果〕

本発明は叙上の如く構成されるので、本発明によるとき
は、インレンジチエックの期間が長くとれるので、従来
公知のものよりもはるかに多くのオブジェクトを扱うこ
とができ、華麗で興趣に富んだゲームを提供できるもの
である。

なお、本発明は叙上の実施例に限定されるものではな
い。即ち、例えば、本実施例に於ては、ドライブゲーム
機としたが、ドライブゲーム機以外の様々なゲームに使
用でき、使用する陰極線管ディスプレイ装置も４台に限
定されるものでないこと勿論であり、また、回路各部の
構成も必要に応じて適宜に変更されるものであって、本
発明はそれらの総てを包摂するものである。

【図面の簡単な説明】

第１図は、本発明方法を実施し得るよう構成された４管
型マルチ画面ドライブゲーム装置の構成を示すブロック
図、第２図は、第１図に示したスクリーンブロック部分
の回路構成を示すブロック図、第３図は、同じく、オブ
ジェクトブロック部分の回路構成を示すブロック図、第
４図は、オブジェクト画像表示画面と表示ポジションの
対応を示す説明図、第５図は、優先回路とカラーブロッ
クの回路構成を示すブロック図である。 １……ＣＰＵ ２……プログラムＲＯＭ ３……ワーキングＲＡＭ ４……Ｉ／Ｏブロック ５……クロック回路 ６……スクリーンブロック ７……オブジェクトブロック ８……音響回路 ９……リセット回路 10……スピーカ 11……基準信号発生回路 12……優先順位決定回路 13……カラーブロック回路 14、15、16、17……陰極線管ディスプレイ装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のビデオにより統一された単一のゲー
   ム画面を構成し、複数のプレイヤによりゲームを行なわ
   せるビデオゲーム機であって、 セントラル・プロセッシング・ユニット（以下ＣＰＵと
   云う。）と、上記ＣＰＵの作動をサポートするＰＲＯＭ
   及びＲＡＭと、上記ＣＰＵの指令に基づいて背景画像信
   号を発生するスクリーンブロックと、ビデオ画像上にオ
   ブジェクト信号を発生するオブジェクトブロックと、上
   記オブジェクトブロックからの信号を優先させて両ブロ
   ック出力を重畳合成する優先順位回路と、上記優先順位
   回路の出力を各ビデオ毎のカラードット信号に変換する
   カラーブロックと、プレイヤにより操作されるコントロ
   ール装置と、上記コントロール装置の出力信号を受入れ
   るためのＩ／Ｏブロックとを具備するビデオゲーム機を
   制御する方法に於て、 上記オブジェクトブロック内に、交互に書き込み読み出
   しが行なわれる一対のオブジェクトＲＡＭと、 上記一対のオブジェクトＲＡＭの記録内容を交互にチェ
   ックし、そのチェック結果の記録を行なうインレンジチ
   ェック回路と、 各ビデオに対応してそれぞれ２系統ずつ設けられ、交互
   に書き込みと読み出しが行なわれるラインバッフア回路
   と、 上記インレンジチエック回路の記録に応じ対応するオブ
   ジェクトＲＡＭから読み出された信号を処理し、上記各
   ラインバッフア回路に振り分け入力する回路とを設ける
   と共に、 上記インレンジチエック回路の記録と、インレンジチエ
   ック回路の記録に対応して行なわれるオブジェクトＲＡ
   Ｍの読み出しとを、ビデオの一走査期間毎に切換えて交
   互に行ない、同時に、上記２系統のラインバッフア回路
   へのデータの書き込み及び読み出しも同期間毎に切換え
   て交互に行なうよう構成したことを特徴とする上記ビデ
   オゲーム機を制御する方法。