JPH0611355U - リードレス・チップ・キャリア - Google Patents
リードレス・チップ・キャリアInfo
- Publication number
- JPH0611355U JPH0611355U JP4927492U JP4927492U JPH0611355U JP H0611355 U JPH0611355 U JP H0611355U JP 4927492 U JP4927492 U JP 4927492U JP 4927492 U JP4927492 U JP 4927492U JP H0611355 U JPH0611355 U JP H0611355U
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip carrier
- leadless chip
- lcc
- solder pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 101100020526 Pycnoporus cinnabarinus LCC3-1 gene Proteins 0.000 description 4
- 101100074140 Trametes versicolor LCC4 gene Proteins 0.000 description 4
- 101150075807 lcc1 gene Proteins 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100434911 Mus musculus Angpt1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードレス・チップ・キャリア本体の両面に
部品を取り付けて部品の高密度化を可能にし、かつ、信
頼性を高める。 【構成】 電子部品3が取り付けられ、基板2に表面実
装されるリードレス・チップ・キャリア1において、該
基板2との接続のためのハンダパッド8の高さが、該基
板2に向き合う面に取り付け、または、形成される電子
部品の高さよりも高くなるように、リードレス・チップ
・キャリア1に凸部10を設けてなる。
部品を取り付けて部品の高密度化を可能にし、かつ、信
頼性を高める。 【構成】 電子部品3が取り付けられ、基板2に表面実
装されるリードレス・チップ・キャリア1において、該
基板2との接続のためのハンダパッド8の高さが、該基
板2に向き合う面に取り付け、または、形成される電子
部品の高さよりも高くなるように、リードレス・チップ
・キャリア1に凸部10を設けてなる。
Description
【0001】
本考案は、基板への表面実装を容易にするセラミック製両面実装リードレス・ チップ・キャリアに関する。
【0002】
半導体素子、抵抗、コンデンサ等の電子部品をのせて、基板上に表面実装され るリードレス・チップ・キャリア(以下、LCCと略すことがある)は、公知で ある。通常、このLCCは、図4に示すように、基板2とは反対側の面に、IC 、FETなどの半導体ベアチップを含む電子部品3をのせ、基板2に向かい合う 面には抵抗体4や導体5を配置する。そして、基板2に向かい合う面にハンダパ ッド7などの外部接続用端子を設け、この外部接続用端子上の外部接続用のハン ダ8を基板2上の導体部分9に重ね合わせて接合することにより、LCC1を基 板2に表面実装し、両者の電気的、機械的接続を確保している。
【0003】
しかし、LCC1上の抵抗体4および導体5には厚さがあり、また、これらの 上にかぶせるオーバーコート6にも厚さがある。したがって、このLCC1と基 板2との接続を確保するためには、上記ハンダパッド7の高さをこのオーバーコ ート6の高さよりも高くする必要がある。そのため、ハンダパッド7にハンダ8 を複数回塗って厚くする、ハンダパッド7自体を厚くする、または、LCC1の 基板側の面には半導体などの部品をのせないなどの方策がとられている。
【0004】 ハンダ8を厚塗りした場合、ハンダの厚さには限界があり、また、接続部分の 信頼性の点でも問題があった。ハンダパッド7を厚くしようとすると、工程が複 雑になり、コストが高くなる欠点があった。また、LCC1の両面に電子部品を 実装することができれば、実装部品の高密度化を図ることができる。
【0005】 本考案は、このような課題に鑑み、両面に部品を取り付けて部品の高密度化を 可能にし、かつ信頼性が高いリードレス・チップ・キャリア(LCC)を提供す ることを目的とする。
【0006】
本考案は、電子部品が取り付けられ、基板に表面実装されるリードレス・チッ プ・キャリアにおいて、セラミック基板の周囲に凸部を設け、該凸部に設けたハ ンダパッドを、該基板に向き合う面に取り付けまたは形成される電子部品の高さ よりも高くなるように配置してなるリードレス・チップ・キャリアを提供する。
【0007】 本考案によれば、リードレス・チップ・キャリアは、キャビティ状構造を有す ることとなり、抵抗、電極、半導体ベアチップ等の電子部品をキャビティ状構造 の底部およびそれとは反対側の面に取り付け、これをハンダパットの部分におい て基板に接続することができる。
【0008】 本考案のLCCは、セラミック単層基板、セラミック多層配線基板等を利用し て製造することが可能である。プリント基板を利用することも可能ではあるが、 微少なブラインドバイアホールやメッキの形成が困難であるため、製造工程が複 雑になる。
【0009】 本考案のLCCの製造においては、グリーンシートの段階で、機械的に打ち抜 いたものを、電子部品の搭載部分を構成するグリーンシート上に重ね、プレスし て、キャビティ構造とすることができる。また、プレスなどによりグリーンシー ト上に凸部を直接形成することもできる。
【0010】 その後、グリーンシートが焼成されて、外部抵抗体、半導体ベアチップなどが LCCの表面に置かれ、さらに外部接続用のハンダパッドを凸部に形成する。そ して、外部接続用ハンダがその上に置かれ、各種部品をマウントして、リフロー 工程によりはんだ付けする。約850℃で焼成される低温焼成セラミック多層基 板を利用する場合には、高導電率の導体を用いて内外層回路、抵抗、コンデンサ を形成した後に焼成できて、便利である。
【0011】 LCCのピッチは、一般に、1.27mm程度であるが、本考案による凸部の ピッチは、例えば、0.15mm程度であればよい。また、この凸部の高さは、 例えば、約40μmである。
【0012】
図1から図3を参照して、本考案の実施例を説明する。本考案の第1実施例に おいては、図1の断面図に示したように、LCC1は、その周縁部に凸部10を 有する。この凸部10には、バイアホール11が垂直に通っていて、基板2とは 反対側に実装された電子部品3と基板2との電気的な接続を確保することができ る。このバイアホール11の一方の終端にはハンダパッド7が取り付けられてお り、ここに載せられた接続用ハンダ8および基板側の導体部分9を介して、基板 2へ電気的、機械的に接続される。そして、LCC1の基板2に向き合う面には 、酸化ルテニウム系の抵抗体4やAgPdまたはAgPtからなる導体5が設け られる。信頼性を向上させるために、これらの抵抗体4および導体5を、ガラス 系のオーバーコート6で覆うことができる。
【0013】 本実施例においては、基板に向き合う面には、抵抗体および導体を例として搭 載したが、これに限定されるものでなく、半導体ベアチップなどをこの面に搭載 して、実装密度を向上させることも可能である。
【0014】 本実施例のLCC1を利用することにより、抵抗体4および導体5の厚さにつ いての制限が少なくなり、より密度の高い、より自由な回路配置が可能となる。 オーバーコート6の厚さについても制限が少なくなるので、その製造管理が容易 になる。
【0015】 図2には、図1に断面図で示したLCC1を、上下に反転して、斜視図で示す 。図2では、見やすくするために、LCC1上の電子部品は取り去ってある。凸 部10は、LCC1の周縁部を囲んでおり、その上に複数個のハンダパッド7が 取り付けられている。この形式のLCC1は、製造が容易である利点を有してい る。ハンダパッド7と取り付けられた電子部品との電気的接続、および電子部品 間の電気的接続は、バイヤホールや基板表面の配線、さらに多層基板技術を応用 した場合には、内層配線により、確保される。
【0016】 図3に本考案のLCC1の第2実施例を、図2と同様にして示す。本実施例に おいては、凸部10が柱状になっており、各ハンダパッドが個々の凸部に1つづ つ配置されている。このような形式のLCC1の利点は、柱状の凸部の間を空気 が流れることにより、基板の冷却が効率的になされることである。
【0017】 上記実施例のいずれの形式のLCCも、既存のセラミック基板製造技術を利用 して、製造することができる。しかし、ガラスセラミックスを用いて製造するこ とが、特に好ましい。
【0018】
本考案のリードレス・チップ・キャリア(LCC)によれば、他の基板への外 部接続が容易になり、接続の信頼性が向上する。また、LCCの両面への電子部 品の実装が容易になるので、実装部品のより一層の高密度化をはかることができ る。また、本考案のLCCは、通常のセラミック基板の製造工程の範囲内で製造 することができるので、製造コストの大きな増大につながることがないという利 点を有する。
【図1】本考案にかかるリードレス・チップ・キャリア
の第1実施例を示す断面図である。
の第1実施例を示す断面図である。
【図2】図1の実施例のリードレス・チップ・キャリア
を上下反転して示した斜視図である。
を上下反転して示した斜視図である。
【図3】本考案にかかるリードレス・チップ・キャリア
の第2実施例を図2と同様にして示す斜視図である。
の第2実施例を図2と同様にして示す斜視図である。
【図4】リードレス・チップ・キャリアの従来例を示す
断面図である。
断面図である。
1 リードレス・チップ・キャリア 2 基板 3 電子部品 4 抵抗体 5 導体 6 オーバーコート 7 ハンダパッド 8 外部接続用ハンダ 9 導体 10 凸部 11 バイアホール
Claims (1)
- 【請求項1】 電子部品が取り付けられ、基板に表面実
装されるリードレス・チップ・キャリアにおいて、該基
板との接続のためのハンダパッドの高さが該基板に向き
合う面に取り付けまたは形成される電子部品の高さより
も高くなるように、該ハンダパッドを、該リードレス・
チップ・キャリアの部品取付面から突出し、かつ、該リ
ードレス・チップ・キャリアの部品取付面を構成する部
分と一体をなす凸部に配置したリードレス・チップ・キ
ャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4927492U JPH0611355U (ja) | 1992-07-14 | 1992-07-14 | リードレス・チップ・キャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4927492U JPH0611355U (ja) | 1992-07-14 | 1992-07-14 | リードレス・チップ・キャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0611355U true JPH0611355U (ja) | 1994-02-10 |
Family
ID=12826275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4927492U Pending JPH0611355U (ja) | 1992-07-14 | 1992-07-14 | リードレス・チップ・キャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611355U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399179A (ja) * | 1986-10-15 | 1988-04-30 | Fukusaburo Niizaki | 研磨部材 |
-
1992
- 1992-07-14 JP JP4927492U patent/JPH0611355U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399179A (ja) * | 1986-10-15 | 1988-04-30 | Fukusaburo Niizaki | 研磨部材 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010076B1 (ko) | 다층혼성집적회로 | |
| US5519176A (en) | Substrate and ceramic package | |
| US5953213A (en) | Multichip module | |
| KR100907508B1 (ko) | 패키지 기판 및 그 제조방법 | |
| JPH11233684A (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP2003142628A (ja) | 配線基板 | |
| JP3652102B2 (ja) | 電子回路モジュール | |
| US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
| JPH0611355U (ja) | リードレス・チップ・キャリア | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| KR100331986B1 (ko) | 하면 핀 어레이된 저온 동시 소성 세라믹 모듈 패키지 | |
| JPH0129802Y2 (ja) | ||
| JP3655977B2 (ja) | 複数のスルーホール電極部を備えた電子部品 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| KR20010056608A (ko) | 표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법 | |
| JP2005039005A (ja) | 中継基板、半導体素子付き中継基板、中継基板付きパッケージ、半導体素子と中継基板とパッケージとからなる構造体、および中継基板の製造方法 | |
| JPS5999794A (ja) | 厚膜回路装置 | |
| KR100720410B1 (ko) | 수동소자가 패턴된 반도체 패키지용 섭스트레이트 | |
| JP3769881B2 (ja) | 電子回路装置 | |
| JPH0458189B2 (ja) | ||
| JPH0735413Y2 (ja) | 混成集積回路におけるチツプ電子部品の取付構造 | |
| JPS6120757Y2 (ja) | ||
| JP2006185977A (ja) | 配線基板 | |
| JP2004140312A (ja) | 配線基板 |