JPH0611532A - プリント基板の故障検出方法 - Google Patents
プリント基板の故障検出方法Info
- Publication number
- JPH0611532A JPH0611532A JP4166622A JP16662292A JPH0611532A JP H0611532 A JPH0611532 A JP H0611532A JP 4166622 A JP4166622 A JP 4166622A JP 16662292 A JP16662292 A JP 16662292A JP H0611532 A JPH0611532 A JP H0611532A
- Authority
- JP
- Japan
- Prior art keywords
- test
- wiring
- potential
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】 プリント基板の故障検出方法に関し、プリン
ト基板の破壊を防止し、また、故障検出後の解析を容易
にすることを目的とする。 【構成】 試験配線を全て接地電位とするテストパター
ンと出力期待値および試験配線を全て電源電位とするテ
ストパターンと出力期待値をそれぞれ生成し（ａ），
（ｂ）、これらを入力して電源配線との短絡故障および
接地配線との短絡故障を検出する（ｃ）ようにした。
ト基板の破壊を防止し、また、故障検出後の解析を容易
にすることを目的とする。 【構成】 試験配線を全て接地電位とするテストパター
ンと出力期待値および試験配線を全て電源電位とするテ
ストパターンと出力期待値をそれぞれ生成し（ａ），
（ｂ）、これらを入力して電源配線との短絡故障および
接地配線との短絡故障を検出する（ｃ）ようにした。
Description
【０００１】
【産業上の利用分野】本発明は、特に、電源配線および
接地配線と試験配線の短絡故障を検出するプリント基板
の故障検出方法に関する。大型コンピュータの大規模
化、高集積化に伴い、プリント基板上に搭載する部品間
配線も細密化し、製造後の配線の検証が重要視されるよ
うになってきた。
接地配線と試験配線の短絡故障を検出するプリント基板
の故障検出方法に関する。大型コンピュータの大規模
化、高集積化に伴い、プリント基板上に搭載する部品間
配線も細密化し、製造後の配線の検証が重要視されるよ
うになってきた。
【０００２】また、自動試験のためのハードウェアとし
て、ＬＳＩの全端子に電位の読み取り、電位の設定を任
意に行うことのできる装置が付加されるようになってき
ている。こういった装置を利用し、プリント基板上配線
の自動配線試験を効率良く行うことが求められている。
て、ＬＳＩの全端子に電位の読み取り、電位の設定を任
意に行うことのできる装置が付加されるようになってき
ている。こういった装置を利用し、プリント基板上配線
の自動配線試験を効率良く行うことが求められている。
【０００３】
【従来の技術】従来のプリント基板の故障検出方法とし
ては、例えば、図８〜図１５に示すようなものがある。
図８に試験配線の例を示す。図８において、１，２はＬ
ＳＩ、Ａ〜Ｈはピンを示し、ピンＡ〜Ｈ間に接続されて
いる配線３の故障を、ピンＡ〜Ｈに付加されている電位
の読み取り、電位の設定を任意に行うことができる装置
を用いて診断する。
ては、例えば、図８〜図１５に示すようなものがある。
図８に試験配線の例を示す。図８において、１，２はＬ
ＳＩ、Ａ〜Ｈはピンを示し、ピンＡ〜Ｈ間に接続されて
いる配線３の故障を、ピンＡ〜Ｈに付加されている電位
の読み取り、電位の設定を任意に行うことができる装置
を用いて診断する。
【０００４】図９に示すピンＡに接続されている配線３
Ａを診断する場合、前記装置を用いてピンＡを接地電位
とし、ピンＡ以外のピンＢ〜Ｈを全て電源電位に設定す
る。すなわち、「０１１１１１１１」のテストパターン
を装置に入力する。図９中、白は接地配線と同じ電位に
なっているピンＡを示し、黒（斜線部）は電源配線と同
じ電位になっているピンＢ〜Ｈを示す。
Ａを診断する場合、前記装置を用いてピンＡを接地電位
とし、ピンＡ以外のピンＢ〜Ｈを全て電源電位に設定す
る。すなわち、「０１１１１１１１」のテストパターン
を装置に入力する。図９中、白は接地配線と同じ電位に
なっているピンＡを示し、黒（斜線部）は電源配線と同
じ電位になっているピンＢ〜Ｈを示す。
【０００５】次に、各配線３の電位を装置で読み取る。
故障がなければ、図１０に示すように、ピンＡに接続さ
れているピンＨのみが接地電位となり、他のピンＢ〜Ｇ
は電源電位のままとなる。このような正常時には、図１
１に示すように、期待値と出力値は一致している。図１
２に示すように、ピンＡに接続される配線３Ａに短絡が
あった場合、短絡先のピンＥ、ピンＦに接続されるピン
Ｃの電位も接地電位になる。この場合には、図１３に示
すように、期待値と出力値がピンＣ、ピンＥにおいて一
致せず、短絡故障を検出することができる。
故障がなければ、図１０に示すように、ピンＡに接続さ
れているピンＨのみが接地電位となり、他のピンＢ〜Ｇ
は電源電位のままとなる。このような正常時には、図１
１に示すように、期待値と出力値は一致している。図１
２に示すように、ピンＡに接続される配線３Ａに短絡が
あった場合、短絡先のピンＥ、ピンＦに接続されるピン
Ｃの電位も接地電位になる。この場合には、図１３に示
すように、期待値と出力値がピンＣ、ピンＥにおいて一
致せず、短絡故障を検出することができる。
【０００６】また、ピンＡに接続された配線３Ａが断線
していた場合は、図１４に示すように、ピンＡに接続さ
れていたピンＨの電位が電源電位のままになる。この場
合には、図１５に示すように、期待値と出力値はピンＨ
において一致しないため、断線故障を検出することがで
きる。
していた場合は、図１４に示すように、ピンＡに接続さ
れていたピンＨの電位が電源電位のままになる。この場
合には、図１５に示すように、期待値と出力値はピンＨ
において一致しないため、断線故障を検出することがで
きる。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のプリント基板の故障検出方法にあっては、図
１６に示すように、試験配線３Ａが電源配線４と短絡故
障を起こしている場合には、故障検出はその試験配線３
Ａのテストパターンを入力したときになるため、故障の
検出に時間がかかり、矢印Ａで示すように大電流が流れ
るため、プリント基板５上のＬＳＩ１，２が素子破壊を
起こす可能性がある。
うな従来のプリント基板の故障検出方法にあっては、図
１６に示すように、試験配線３Ａが電源配線４と短絡故
障を起こしている場合には、故障検出はその試験配線３
Ａのテストパターンを入力したときになるため、故障の
検出に時間がかかり、矢印Ａで示すように大電流が流れ
るため、プリント基板５上のＬＳＩ１，２が素子破壊を
起こす可能性がある。
【０００８】また、図１７に示すように、試験配線３Ｂ
が接地配線６と短絡している場合、矢印Ｂで示すよう
に、短絡している配線３Ｂのピンは接地電位の表示とな
るため、テスト開始から終了まで終始故障指摘が出力さ
れ続け、故障検出後の解析が容易でないという問題点も
あった。本発明は、このような従来の問題点に鑑みてな
されたものであって、試験配線同士の短絡故障と試験配
線以外の配線との短絡故障と区別することで、プリント
基板の破壊を防止し、また、故障検出後の解析を容易に
することを目的としている。
が接地配線６と短絡している場合、矢印Ｂで示すよう
に、短絡している配線３Ｂのピンは接地電位の表示とな
るため、テスト開始から終了まで終始故障指摘が出力さ
れ続け、故障検出後の解析が容易でないという問題点も
あった。本発明は、このような従来の問題点に鑑みてな
されたものであって、試験配線同士の短絡故障と試験配
線以外の配線との短絡故障と区別することで、プリント
基板の破壊を防止し、また、故障検出後の解析を容易に
することを目的としている。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。図１において、ａは電位の読み取り、電位の
設定を任意に行うことができる装置に対して試験配線の
１つを接地電位とし他の全てを電源電位に順次設定する
複数のテストパターンを入力し出力期待値と比較して試
験配線の故障検出を行うプリント基板の故障検出方法に
おいて、前記試験配線を全て接地電位とするテストパタ
ーンと出力期待値を生成するステップ、ｂは前記試験配
線を全て電源電位とするテストパターンと出力期待値を
生成するステップ、ｃはこれらを入力して電源配線との
短絡故障および接地配線との短絡故障を検出するステッ
プ、ｄは短絡故障を検出したときは、電源を切断するス
テップである。
図である。図１において、ａは電位の読み取り、電位の
設定を任意に行うことができる装置に対して試験配線の
１つを接地電位とし他の全てを電源電位に順次設定する
複数のテストパターンを入力し出力期待値と比較して試
験配線の故障検出を行うプリント基板の故障検出方法に
おいて、前記試験配線を全て接地電位とするテストパタ
ーンと出力期待値を生成するステップ、ｂは前記試験配
線を全て電源電位とするテストパターンと出力期待値を
生成するステップ、ｃはこれらを入力して電源配線との
短絡故障および接地配線との短絡故障を検出するステッ
プ、ｄは短絡故障を検出したときは、電源を切断するス
テップである。
【００１０】
【作用】電源配線との短絡を診断するテストパターンと
出力期待値を生成し、これらを入力して試験配線が電源
配線と短絡している場合、電源配線の駆動能力が大きい
ために試験配線の電位が電源配線と同じ電位若しくは中
間レベルまで押し上げられるため、出力期待値との食い
違いが起こり、電源配線との短絡を発見することができ
る。
出力期待値を生成し、これらを入力して試験配線が電源
配線と短絡している場合、電源配線の駆動能力が大きい
ために試験配線の電位が電源配線と同じ電位若しくは中
間レベルまで押し上げられるため、出力期待値との食い
違いが起こり、電源配線との短絡を発見することができ
る。
【００１１】また、接地配線との短絡を診断するテスト
パターンと出力期待値を生成し、これらを入力して試験
配線が接地配線と短絡している場合、破線の電流は全て
接地配線に吸収されて接地と同じレベルとなるため出力
期待値との食い違いが起こり、接地配線との短絡を発見
することができる。上記の故障を検出することで、試験
配線同士の短絡故障とそれ以外の配線との短絡故障をか
なり区別することができ、故障検出後の解析が容易にな
る。
パターンと出力期待値を生成し、これらを入力して試験
配線が接地配線と短絡している場合、破線の電流は全て
接地配線に吸収されて接地と同じレベルとなるため出力
期待値との食い違いが起こり、接地配線との短絡を発見
することができる。上記の故障を検出することで、試験
配線同士の短絡故障とそれ以外の配線との短絡故障をか
なり区別することができ、故障検出後の解析が容易にな
る。
【００１２】また、電源配線との短絡故障を検出した際
に電源を即断するため、プリント基板上のＬＳＩが素子
破壊を起こす可能性を低減することができる。
に電源を即断するため、プリント基板上のＬＳＩが素子
破壊を起こす可能性を低減することができる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図５は本発明の一実施例を示す図である。
図２において、１１は配線試験の対象となるプリント基
板であり、プリント基板１１上には複数のＬＳＩ１２，
１３が実装されている。またＬＳＩ１２，１３の全端子
には、電位の読み取り、電位の設定を任意に行うことが
できる装置１４が付加されている。
する。図２〜図５は本発明の一実施例を示す図である。
図２において、１１は配線試験の対象となるプリント基
板であり、プリント基板１１上には複数のＬＳＩ１２，
１３が実装されている。またＬＳＩ１２，１３の全端子
には、電位の読み取り、電位の設定を任意に行うことが
できる装置１４が付加されている。
【００１４】１５はテスタであり、テスタ１５は装置１
４に接続され、配線の試験を行う。１６はテスタ１５内
に設けられた第１メモリであり、第１メモリ１６にはテ
ストパターンとその出力期待値が格納される。テストパ
ターンのパターンＮo.１としては、試験配線を全て接地
電位にして電源配線との短絡故障を診断するものとし、
また、パターンＮo.２としては、試験配線を全て電源電
位として接地配線との短絡故障を診断するものとし、こ
れらのパターンＮo.１およびパターンＮo.２は図３に示
される。
４に接続され、配線の試験を行う。１６はテスタ１５内
に設けられた第１メモリであり、第１メモリ１６にはテ
ストパターンとその出力期待値が格納される。テストパ
ターンのパターンＮo.１としては、試験配線を全て接地
電位にして電源配線との短絡故障を診断するものとし、
また、パターンＮo.２としては、試験配線を全て電源電
位として接地配線との短絡故障を診断するものとし、こ
れらのパターンＮo.１およびパターンＮo.２は図３に示
される。
【００１５】また、試験配線同士の短絡故障または断線
故障を診断するテストパターンは、例えば図４に示され
る。１７は入力部であり、入力部１７は第１メモリ部１
６からテストパターンを１つずつ取り出しプリント基板
１１に入力する。１８は第２メモリであり、第２メモリ
１８には、プリント基板１１からの出力値が格納され
る。
故障を診断するテストパターンは、例えば図４に示され
る。１７は入力部であり、入力部１７は第１メモリ部１
６からテストパターンを１つずつ取り出しプリント基板
１１に入力する。１８は第２メモリであり、第２メモリ
１８には、プリント基板１１からの出力値が格納され
る。
【００１６】１９は比較部であり、比較部１９は出力値
と出力期待値とを比較し、一致しているときは故障がな
いと判断し、一致していないときは故障があると判断す
る。２０は電源切断部であり、電源切断部２０は試験配
線と電源配線、接地配線との短絡がある場合に、電源を
切断する。次に、動作を説明する。
と出力期待値とを比較し、一致しているときは故障がな
いと判断し、一致していないときは故障があると判断す
る。２０は電源切断部であり、電源切断部２０は試験配
線と電源配線、接地配線との短絡がある場合に、電源を
切断する。次に、動作を説明する。
【００１７】図５は動作を説明するフローチャートであ
る。図５において、まず、ステップＳ１で試験配線と電
源配線および接地配線の短絡故障を診断するパターンＮ
o.１およびパターンＮo.２とその出力期待値を作成し、
第１メモリ１６に格納する（図３、参照）。次に、ステ
ップＳ２で試験配線同士の短絡故障または断線故障を診
断するためのテストパターンとその出力期待値を作成
し、第１メモリ１６に格納する（図４、参照）。
る。図５において、まず、ステップＳ１で試験配線と電
源配線および接地配線の短絡故障を診断するパターンＮ
o.１およびパターンＮo.２とその出力期待値を作成し、
第１メモリ１６に格納する（図３、参照）。次に、ステ
ップＳ２で試験配線同士の短絡故障または断線故障を診
断するためのテストパターンとその出力期待値を作成
し、第１メモリ１６に格納する（図４、参照）。
【００１８】次に、ステップＳ３でテストパターンを第
１メモリ部１６から一つ取り出し、ステップＳ４で取り
出したテストパターンをプリント基板１１に入力する。
次に、ステップＳ５でプリント基板１１から出力値を取
り出し、第２メモリ１６に格納し、ステップＳ６で出力
値と出力期待値が一致するか否かを比較する。次に、出
力値と出力期待値が一致しないときは、ステップＳ８で
故障箇所を指摘し、ステップＳ９でパターンＮo.が２以
下のときは、ステップＳ１０で電源を切断する。ステッ
プＳ１１でパターンＮo.が１のときは、ステップＳ１２
で電源配線との短絡を指摘し、パターンＮo.が２である
時は、ステップＳ１３で接地配線との短絡を指摘する。
１メモリ部１６から一つ取り出し、ステップＳ４で取り
出したテストパターンをプリント基板１１に入力する。
次に、ステップＳ５でプリント基板１１から出力値を取
り出し、第２メモリ１６に格納し、ステップＳ６で出力
値と出力期待値が一致するか否かを比較する。次に、出
力値と出力期待値が一致しないときは、ステップＳ８で
故障箇所を指摘し、ステップＳ９でパターンＮo.が２以
下のときは、ステップＳ１０で電源を切断する。ステッ
プＳ１１でパターンＮo.が１のときは、ステップＳ１２
で電源配線との短絡を指摘し、パターンＮo.が２である
時は、ステップＳ１３で接地配線との短絡を指摘する。
【００１９】出力値と出力期待値が一致するときは、故
障はないので、ステップＳ７でテストパターンがもうな
いか否かを判別し、ないときは、テスト処理を終了す
る。次に、電源配線との短絡故障の例を図６示す。図６
において、電源配線２１との短絡を診断するパターンＮ
o.１で試験配線２２が電源配線２１と短絡している場
合、電源配線２１の駆動能力が大きいために試験配線２
２の電位が電源配線２１と同じ電位若しくは中間レベル
まで押し上げられるため出力期待値との食い違いが起こ
り、矢印Ｃで示すように、電源配線２１との短絡を発見
することができる。
障はないので、ステップＳ７でテストパターンがもうな
いか否かを判別し、ないときは、テスト処理を終了す
る。次に、電源配線との短絡故障の例を図６示す。図６
において、電源配線２１との短絡を診断するパターンＮ
o.１で試験配線２２が電源配線２１と短絡している場
合、電源配線２１の駆動能力が大きいために試験配線２
２の電位が電源配線２１と同じ電位若しくは中間レベル
まで押し上げられるため出力期待値との食い違いが起こ
り、矢印Ｃで示すように、電源配線２１との短絡を発見
することができる。
【００２０】次に、接地配線および試験用の装置がない
接地と同じ電位の配線（接地電位配線）との短絡故障の
例を図７に示す。図７において、接地配線２３との短絡
を診断するパターンＮo.２で試験配線２４が接地配線２
３と短絡している場合、配線の電流は全て接地配線２３
に吸収されて接地と同じレベルとなるため出力期待値と
の食い違いが起こり、矢印Ｄで示すように接地配線２２
との短絡を発見することができる。
接地と同じ電位の配線（接地電位配線）との短絡故障の
例を図７に示す。図７において、接地配線２３との短絡
を診断するパターンＮo.２で試験配線２４が接地配線２
３と短絡している場合、配線の電流は全て接地配線２３
に吸収されて接地と同じレベルとなるため出力期待値と
の食い違いが起こり、矢印Ｄで示すように接地配線２２
との短絡を発見することができる。
【００２１】また、接地配線２３との短絡を診断するパ
ターンＮo.２で試験配線２５が接地電位配線２６と短絡
している場合、配線の電流は全て接地電位配線側に吸収
されて接地電位と同じレベルとなるため、出力期待値と
の食い違いが起こり、矢印Ｅで示すように、接地電位配
線２６との短絡を発見することができる。このように、
試験配線２４，２５同士の短絡故障とそれ以外の配線２
３，２６との短絡故障を区別することができ、故障検出
後の解析が容易になる。
ターンＮo.２で試験配線２５が接地電位配線２６と短絡
している場合、配線の電流は全て接地電位配線側に吸収
されて接地電位と同じレベルとなるため、出力期待値と
の食い違いが起こり、矢印Ｅで示すように、接地電位配
線２６との短絡を発見することができる。このように、
試験配線２４，２５同士の短絡故障とそれ以外の配線２
３，２６との短絡故障を区別することができ、故障検出
後の解析が容易になる。
【００２２】また、電源配線２１との短絡故障を検出し
た際に電源を即断するため、プリント基板１１上のＬＳ
Ｉ１２，１３が素子破壊を起こす可能性を低減すること
ができる。
た際に電源を即断するため、プリント基板１１上のＬＳ
Ｉ１２，１３が素子破壊を起こす可能性を低減すること
ができる。
【００２３】
【発明の効果】以上説明してきたように、本発明によれ
ば、試験配線と電源配線および接地配線との短絡故障を
診断するテストパターンを生成し、短絡故障を検出した
ときは、電源を切断するようにしたため、プリント基板
の素子破壊を防止することができ、また、故障検出後の
解析が容易になる。
ば、試験配線と電源配線および接地配線との短絡故障を
診断するテストパターンを生成し、短絡故障を検出した
ときは、電源を切断するようにしたため、プリント基板
の素子破壊を防止することができ、また、故障検出後の
解析が容易になる。
【図１】本発明の原理説明図
【図２】本発明の一実施例を示す図
【図３】テストパターンＮo.１，Ｎo.２を示す図
【図４】他のテストパターンを示す図
【図５】動作を説明するフローチャート
【図６】電源配線との短絡故障の説明図
【図７】接地配線との短絡故障の説明図
【図８】従来の試験配線の例を示す図
【図９】テストパターンの入力の説明図
【図１０】正常時の説明図
【図１１】図１０の期待値と出力値を示す図
【図１２】短絡故障の検出の説明図
【図１３】図１２の期待値と出力値を示す図
【図１４】断線故障の検出の説明図
【図１５】図１４の期待値と出力値を示す図
【図１６】問題点の説明図
【図１７】他の問題点の説明図
１１：プリント基板 １２，１３：ＬＳＩ １４：装置 １５：テスタ １６：第１メモリ １７：入力部 １８：第２メモリ １９：比較部 ２０：電源切断部 ２１：電源配線 ２２，２４，２５：試験配線 ２３：接地配線 ２６：接地電位配線
Claims (4)
- 【請求項１】電位の読み取り、電位の設定を任意に行う
ことができる装置に対して試験配線の１つを接地電位と
し他の全てを電源電位に順次設定する複数のテストパタ
ーンを入力し、出力期待値と比較して試験配線の故障検
出を行うプリント基板の故障検出方法において、 前記試験配線を全て接地電位とするテストパターンと出
力期待値を生成し（ａ）、これらを入力して電源配線と
の短絡故障を検出する（ｃ）とを特徴とするプリント基
板の故障検出方法。 - 【請求項２】前記短絡故障を検出したときは、電源を切
断する（ｄ）ようにしたことを特徴とする請求項１のプ
リント基板の故障検出方法。 - 【請求項３】電位の読み取り、電位の設定を任意に行う
ことができる装置に対して試験配線の１つを接地電位と
し他の全てを電源電位に順次設定する複数のテストパタ
ーンを入力し、出力期待値と比較して試験配線の故障検
出を行うプリント基板の故障検出方法において、 前記試験配線を全て電源電位とするテストパターンと出
力期待値を生成し（ｂ）、これらを入力して接地配線と
の短絡故障を検出する（ｃ）ことを特徴とするプリント
基板の故障検出方法。 - 【請求項４】電位の読み取り、電位の設定を任意に行う
ことができる装置に対して試験配線の１つを接地電位と
し他の全てを電源電位に順次設定する複数のテストパタ
ーンを入力し、出力期待値と比較して試験配線の故障検
出を行うプリント基板の故障検出方法において、 前記試験配線を全て接地電位とするテストパターンと出
力期待値および前記試験配線を全て電源電位とするテス
トパターンと出力期待値をそれぞれ生成し（ａ），
（ｂ）、これらを入力して電源配線との短絡故障および
接地配線との短絡故障を検出する（ｃ）ことを特徴とす
るプリント基板の故障検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4166622A JPH0611532A (ja) | 1992-06-25 | 1992-06-25 | プリント基板の故障検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4166622A JPH0611532A (ja) | 1992-06-25 | 1992-06-25 | プリント基板の故障検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0611532A true JPH0611532A (ja) | 1994-01-21 |
Family
ID=15834710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4166622A Withdrawn JPH0611532A (ja) | 1992-06-25 | 1992-06-25 | プリント基板の故障検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106154097A (zh) * | 2015-05-13 | 2016-11-23 | 富士施乐株式会社 | 基板检查装置、基板检查方法以及基板检查程序 |
-
1992
- 1992-06-25 JP JP4166622A patent/JPH0611532A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106154097A (zh) * | 2015-05-13 | 2016-11-23 | 富士施乐株式会社 | 基板检查装置、基板检查方法以及基板检查程序 |
| CN106154097B (zh) * | 2015-05-13 | 2019-02-15 | 富士施乐株式会社 | 基板检查装置、基板检查方法以及基板检查程序 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4459693A (en) | Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like | |
| JP2664429B2 (ja) | 回路板検査装置および方法 | |
| JP3151203B2 (ja) | 集積回路の自己検査装置 | |
| US20020116675A1 (en) | Method and system for determining common failure modes for integrated circuits | |
| JPH0611532A (ja) | プリント基板の故障検出方法 | |
| JP2884847B2 (ja) | 故障検出機能を備えた半導体集積回路装置の製造方法 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JP3227697B2 (ja) | 回路基板の検査方法及び装置 | |
| US6765403B2 (en) | Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time | |
| JP2000304829A (ja) | 半導体検査方法 | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JPH0674989A (ja) | プリント回路板の短絡故障診断方法 | |
| JPH05264633A (ja) | 試験ボード配線導通試験回路 | |
| JPH0517667Y2 (ja) | ||
| JPH0130429B2 (ja) | ||
| JP3293386B2 (ja) | 集積回路 | |
| JPH07159489A (ja) | 回路基板試験システム | |
| JPH06186302A (ja) | 半導体装置 | |
| JPH05142292A (ja) | Ｌｓｉ−ｌｓｉ間の配線試験回路 | |
| JPH08327683A (ja) | 導通検査装置および導通検査方法 | |
| JPS61156828A (ja) | 半導体装置 | |
| JPH09159728A (ja) | プリント基板の試験方法 | |
| JPH0593758A (ja) | インサーキツトテストパタン生成法 | |
| JPH02112775A (ja) | 電子回路の検査方法 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |