JPH06120338A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06120338A JPH06120338A JP4266193A JP26619392A JPH06120338A JP H06120338 A JPH06120338 A JP H06120338A JP 4266193 A JP4266193 A JP 4266193A JP 26619392 A JP26619392 A JP 26619392A JP H06120338 A JPH06120338 A JP H06120338A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mesa
- passivation
- glass film
- dicing saw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000002161 passivation Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000005520 cutting process Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 25
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000005336 cracking Methods 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【構成】Ｐ型不純物の拡散によってＮ型シリコン基板３
０の一方表面にＰ型領域３３が形成される。次いで、格
子状に溝３６が形成され、この溝３６の内壁面にパッシ
ベーションガラス膜３７が被着される。そして、溝３６
の底部付近のパッシベーションガラス膜３７がレーザビ
ーム４５で除去され、その除去された部分からダイシン
グソー４０で基板３０が切断される。 【効果】パッシベーションガラス膜３７にダイシングソ
ー４０が触れることがない。このため、パッシベーショ
ンガラス膜３７には、クラック等が生じない。したがっ
て、高耐圧のメサ型ダイオードを得ることができる。
０の一方表面にＰ型領域３３が形成される。次いで、格
子状に溝３６が形成され、この溝３６の内壁面にパッシ
ベーションガラス膜３７が被着される。そして、溝３６
の底部付近のパッシベーションガラス膜３７がレーザビ
ーム４５で除去され、その除去された部分からダイシン
グソー４０で基板３０が切断される。 【効果】パッシベーションガラス膜３７にダイシングソ
ー４０が触れることがない。このため、パッシベーショ
ンガラス膜３７には、クラック等が生じない。したがっ
て、高耐圧のメサ型ダイオードを得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、大電力用の整流素子の
ように、高耐圧性が要求されるときに用いられるメサ構
造を有するダイオードやトランジスタ等の半導体装置の
製造方法に関するものである。
ように、高耐圧性が要求されるときに用いられるメサ構
造を有するダイオードやトランジスタ等の半導体装置の
製造方法に関するものである。
【０００２】
【従来の技術】従来から、大電力用の整流素子には、高
耐圧性を有するメサ構造のダイオード（以下、「メサ型
ダイオード」という。）が用いられている。このメサ型
ダイオードの構造の一例は、図２に示されている。図２
において、Ｎ- 型半導体基板１の一方表面側にはメサ部
２が形成されている。メサ部２の頂面付近にはＰ型不純
物を拡散したＰ型領域３が形成されており、その表面に
アノード電極５が設けられている。一方、Ｎ- 型半導体
基板１の他方表面側にはＮ型不純物を高濃度に拡散させ
たＮ+ 型領域４が形成されており、その表面にカソード
電極６が設けられている。Ｎ+ 型領域４は、オーミック
接触を得るためのものである。メサ部２の傾斜面２ａに
は、主としてＰＮ接合部の逆バイアスに対する耐圧を向
上させる目的で、ガラス焼成されたパッシベーションガ
ラス膜７が被着されている。
耐圧性を有するメサ構造のダイオード（以下、「メサ型
ダイオード」という。）が用いられている。このメサ型
ダイオードの構造の一例は、図２に示されている。図２
において、Ｎ- 型半導体基板１の一方表面側にはメサ部
２が形成されている。メサ部２の頂面付近にはＰ型不純
物を拡散したＰ型領域３が形成されており、その表面に
アノード電極５が設けられている。一方、Ｎ- 型半導体
基板１の他方表面側にはＮ型不純物を高濃度に拡散させ
たＮ+ 型領域４が形成されており、その表面にカソード
電極６が設けられている。Ｎ+ 型領域４は、オーミック
接触を得るためのものである。メサ部２の傾斜面２ａに
は、主としてＰＮ接合部の逆バイアスに対する耐圧を向
上させる目的で、ガラス焼成されたパッシベーションガ
ラス膜７が被着されている。
【０００３】上記のようなメサ型ダイオードの製造工程
は、図３に示されている。先ず、図３(a) において、Ｎ
- 型半導体基板１の表面および裏面からそれぞれＮ型不
純物が高濃度に拡散させられて、Ｎ+ 型領域８，４が形
成される。その後、図３(b)に示すように、Ｎ+ 型領域
８がスライスされて除去される。そして、図３(c) に示
すように、Ｎ+ 型領域８が除去されたことにより現れた
Ｎ- 型半導体基板１の表面からＰ型不純物が拡散させら
れて、Ｐ型領域３が形成される。
は、図３に示されている。先ず、図３(a) において、Ｎ
- 型半導体基板１の表面および裏面からそれぞれＮ型不
純物が高濃度に拡散させられて、Ｎ+ 型領域８，４が形
成される。その後、図３(b)に示すように、Ｎ+ 型領域
８がスライスされて除去される。そして、図３(c) に示
すように、Ｎ+ 型領域８が除去されたことにより現れた
Ｎ- 型半導体基板１の表面からＰ型不純物が拡散させら
れて、Ｐ型領域３が形成される。
【０００４】次に、図３(d) に示すように、メサ部２を
形成するためにレジスト９がマスクとして設けられ、図
３(e) に示すように、溝１０がエッチングにより格子状
に形成される。この溝１０に囲まれた部分がメサ部２と
なる。溝１０は断面が略半円形状であり、溝１０の内部
には、図３(f) に示すように、ＰＮ接合を被覆するよう
にパッシベーションガラス膜７が被着させられる。そし
て、図３(g) に示すように、Ｐ型領域３の表面にアノー
ド電極５が、Ｎ+ 型領域４の表面にカソード電極６が、
それぞれ真空蒸着法などにより形成される。
形成するためにレジスト９がマスクとして設けられ、図
３(e) に示すように、溝１０がエッチングにより格子状
に形成される。この溝１０に囲まれた部分がメサ部２と
なる。溝１０は断面が略半円形状であり、溝１０の内部
には、図３(f) に示すように、ＰＮ接合を被覆するよう
にパッシベーションガラス膜７が被着させられる。そし
て、図３(g) に示すように、Ｐ型領域３の表面にアノー
ド電極５が、Ｎ+ 型領域４の表面にカソード電極６が、
それぞれ真空蒸着法などにより形成される。
【０００５】次に、図３(h) に示すように、Ｎ- 型半導
体基板１は、パッシベーションガラス膜７が被着させら
れた溝１０の底部１２で、ダイシングソー１１により切
断される。これにより図２に示すメサ型ダイオードが得
られる。
体基板１は、パッシベーションガラス膜７が被着させら
れた溝１０の底部１２で、ダイシングソー１１により切
断される。これにより図２に示すメサ型ダイオードが得
られる。
【０００６】
【発明が解決しようとする課題】ガラス焼成されたパッ
シベーションガラス膜７は堅くて脆い膜なので、上記の
ように直接ダイシングソー１１で切断するとクラック
（ひびわれ）が生じやすい。このため、逆バイアス印加
時の耐圧が劣化したり、リーク不良が生じたりするとい
う問題がある。
シベーションガラス膜７は堅くて脆い膜なので、上記の
ように直接ダイシングソー１１で切断するとクラック
（ひびわれ）が生じやすい。このため、逆バイアス印加
時の耐圧が劣化したり、リーク不良が生じたりするとい
う問題がある。
【０００７】たとえば、パッシベーションガラス膜７が
良好に形成されている場合には、カソード−アノード間
の電圧Ｖに対する電流Ｉの変化が、図４の曲線Ｌ１に示
すとおりとなる。ところが、もしもパッシベーションガ
ラス膜７にクラックが生じていると、カソード−アノー
ド間の電圧対電流特性は、曲線Ｌ２やＬ３のような特性
になる。すなわち、逆バイアスを印加したときのブレー
クダウン電圧ＶBDが小さくなる。このため、逆バイアス
に対する耐圧が低下することになり、リーク不良も増大
する。
良好に形成されている場合には、カソード−アノード間
の電圧Ｖに対する電流Ｉの変化が、図４の曲線Ｌ１に示
すとおりとなる。ところが、もしもパッシベーションガ
ラス膜７にクラックが生じていると、カソード−アノー
ド間の電圧対電流特性は、曲線Ｌ２やＬ３のような特性
になる。すなわち、逆バイアスを印加したときのブレー
クダウン電圧ＶBDが小さくなる。このため、逆バイアス
に対する耐圧が低下することになり、リーク不良も増大
する。
【０００８】そこで、本発明の目的は、メサ部を被覆す
るパッシベーション膜を劣化させることがなく、したが
って高耐圧の半導体装置を得ることができる製造方法を
提供することである。
るパッシベーション膜を劣化させることがなく、したが
って高耐圧の半導体装置を得ることができる製造方法を
提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置の製造方法は、ＰＮ接合部を有す
るメサ形状部の傾斜面に上記ＰＮ接合部を被覆するパッ
シベーション膜を備えた半導体装置を製造する方法であ
って、半導体基板にＰＮ接合を形成する工程と、上記メ
サ形状部を形成するために、上記半導体基板の表面をエ
ッチングして上記ＰＮ接合よりも深い溝をパターン形成
する工程と、上記溝の壁面にパッシベーション膜を被着
させる工程と、上記溝の底部付近のパッシベーション膜
をレーザビームを照射して除去する工程と、上記半導体
基板の溝の底部付近をダイシングソーで切断する工程と
を含むことを特徴とするものである。
の本発明の半導体装置の製造方法は、ＰＮ接合部を有す
るメサ形状部の傾斜面に上記ＰＮ接合部を被覆するパッ
シベーション膜を備えた半導体装置を製造する方法であ
って、半導体基板にＰＮ接合を形成する工程と、上記メ
サ形状部を形成するために、上記半導体基板の表面をエ
ッチングして上記ＰＮ接合よりも深い溝をパターン形成
する工程と、上記溝の壁面にパッシベーション膜を被着
させる工程と、上記溝の底部付近のパッシベーション膜
をレーザビームを照射して除去する工程と、上記半導体
基板の溝の底部付近をダイシングソーで切断する工程と
を含むことを特徴とするものである。
【００１０】
【作用】上記の製造方法によれば、溝の底部付近のパッ
シベーション膜をレーザビームを照射して除去し、その
除去した部分から半導体基板をダイシングソーで切断し
ている。このため、ダイシングソーをパッシベーション
膜に触れさせずに半導体基板を切断することができる。
したがって、パッシベーション膜にクラックが生じるこ
とがない。このため、高耐圧の半導体装置を得ることが
できる。
シベーション膜をレーザビームを照射して除去し、その
除去した部分から半導体基板をダイシングソーで切断し
ている。このため、ダイシングソーをパッシベーション
膜に触れさせずに半導体基板を切断することができる。
したがって、パッシベーション膜にクラックが生じるこ
とがない。このため、高耐圧の半導体装置を得ることが
できる。
【００１１】
【実施例】以下では、本発明の実施例を、添付図面を参
照して詳細に説明する。図１は、本発明の一実施例のメ
サ型ダイオードの製造方法を工程順に示す断面図であ
る。まず、図１(a) に示すように、Ｎ- 型シリコン基板
３０の表面３０ａおよび裏面３０ｂからそれぞれＮ型不
純物（たとえばリン）が高濃度に拡散させられて、Ｎ+
型領域３１，３２が形成される。Ｎ+ 型領域３２は、後
述するカソード電極と基板３０との間でオーミック接触
を得るためのものである。
照して詳細に説明する。図１は、本発明の一実施例のメ
サ型ダイオードの製造方法を工程順に示す断面図であ
る。まず、図１(a) に示すように、Ｎ- 型シリコン基板
３０の表面３０ａおよび裏面３０ｂからそれぞれＮ型不
純物（たとえばリン）が高濃度に拡散させられて、Ｎ+
型領域３１，３２が形成される。Ｎ+ 型領域３２は、後
述するカソード電極と基板３０との間でオーミック接触
を得るためのものである。
【００１２】その後、図１(b) に示すように、Ｎ+ 型領
域３１がポリシイング法でスライスされて除去される。
そして、図１(c) に示すように、Ｎ+ 型領域３１が除去
されたことにより現れた基板３０の表面３０ｃからＰ型
不純物（たとえばホウ素）が拡散させられて、Ｐ型領域
３３が形成される。これにより、ＰＮ接合が形成され
る。
域３１がポリシイング法でスライスされて除去される。
そして、図１(c) に示すように、Ｎ+ 型領域３１が除去
されたことにより現れた基板３０の表面３０ｃからＰ型
不純物（たとえばホウ素）が拡散させられて、Ｐ型領域
３３が形成される。これにより、ＰＮ接合が形成され
る。
【００１３】次に、図１(d) に示すように、レジスト３
５がパターン形成される。このレジスト３５には、格子
状の窓３５ａが形成されている。次に、図１(e) に示す
ように、フッ硝酸(HF,HNO3) 等によるエッチングによ
り、レジスト３５をマスクとして基板３０がエッチング
される。このエッチングによって、基板３０上に格子状
の溝３６が形成される。溝３６はＰＮ接合部よりも深く
形成され、その断面は略半円形状になっている。この溝
３６に囲まれた部分がメサ部３４となる。
５がパターン形成される。このレジスト３５には、格子
状の窓３５ａが形成されている。次に、図１(e) に示す
ように、フッ硝酸(HF,HNO3) 等によるエッチングによ
り、レジスト３５をマスクとして基板３０がエッチング
される。このエッチングによって、基板３０上に格子状
の溝３６が形成される。溝３６はＰＮ接合部よりも深く
形成され、その断面は略半円形状になっている。この溝
３６に囲まれた部分がメサ部３４となる。
【００１４】次に、図１(f) に示すように、Ｐ型領域３
３の表面および溝３６の内壁面が覆われるように、膜厚
２０〜３０μｍ程度のパッシベーションガラス膜３７が
形成される。このパッシベーションガラス膜３７の形成
には、たとえば粉末化した低融点ガラスを酢酸エチルと
イソプロピルアルコールとの混液に溶かし、この溶液を
基板３０表面上に塗布し、これを焼結する方法が採られ
る。
３の表面および溝３６の内壁面が覆われるように、膜厚
２０〜３０μｍ程度のパッシベーションガラス膜３７が
形成される。このパッシベーションガラス膜３７の形成
には、たとえば粉末化した低融点ガラスを酢酸エチルと
イソプロピルアルコールとの混液に溶かし、この溶液を
基板３０表面上に塗布し、これを焼結する方法が採られ
る。
【００１５】そして、図１(g) に示すように、溝３６の
内壁面にのみパッシベーションガラス膜３７が残るよう
に、他の領域のパッシベーションガラス膜３７が、たと
えば円筒刃により機械的に切削される。このように、溝
３６の内壁面にパッシベーションガラス膜３７が形成さ
れることにより、ＰＮ接合部の外気との接触が防がれ
る。
内壁面にのみパッシベーションガラス膜３７が残るよう
に、他の領域のパッシベーションガラス膜３７が、たと
えば円筒刃により機械的に切削される。このように、溝
３６の内壁面にパッシベーションガラス膜３７が形成さ
れることにより、ＰＮ接合部の外気との接触が防がれ
る。
【００１６】パッシベーションガラス膜３７が除去され
たＰ型領域３３の表面には、アルミニウム(Al)等の導電
性の金属がたとえば真空蒸着され、これによりアノード
電極３８が形成される。また、Ｎ+ 型領域３２の表面に
もアルミニウム等の金属が真空蒸着されカソード電極３
９が形成される。次いで、図１(h) に示すように、レー
ザビーム４５で溝３６の底部付近のパッシベーションガ
ラス膜３７が除去される。このとき、除去されるパッシ
ベーションガラス膜３７の幅ｗはたとえば約８０μｍ程
度である。幅ｗは、後述するダイシングソー４０が除去
されていないパッシベーションガラス膜３７に触れない
程度に充分大きく設定されればよい。
たＰ型領域３３の表面には、アルミニウム(Al)等の導電
性の金属がたとえば真空蒸着され、これによりアノード
電極３８が形成される。また、Ｎ+ 型領域３２の表面に
もアルミニウム等の金属が真空蒸着されカソード電極３
９が形成される。次いで、図１(h) に示すように、レー
ザビーム４５で溝３６の底部付近のパッシベーションガ
ラス膜３７が除去される。このとき、除去されるパッシ
ベーションガラス膜３７の幅ｗはたとえば約８０μｍ程
度である。幅ｗは、後述するダイシングソー４０が除去
されていないパッシベーションガラス膜３７に触れない
程度に充分大きく設定されればよい。
【００１７】次に、図１(i) に示すように、レーザビー
ム４５によって除去された部分からダイシングソー４０
により基板３０がライン４６に沿って切断される。ダイ
シングソー４０の幅はたとえば約４０μｍ程度である。
すなわち、この幅はレーザビーム４５で除去されたパッ
シベーションガラス膜３７の幅ｗ（約８０μｍ）よりも
小さいため、基板３０を切断するときにダイシングソー
４０がパッシベーションガラス膜３７に触れることはな
い。したがって、パッシベーションガラス膜３７にクラ
ック等が生じることはない。
ム４５によって除去された部分からダイシングソー４０
により基板３０がライン４６に沿って切断される。ダイ
シングソー４０の幅はたとえば約４０μｍ程度である。
すなわち、この幅はレーザビーム４５で除去されたパッ
シベーションガラス膜３７の幅ｗ（約８０μｍ）よりも
小さいため、基板３０を切断するときにダイシングソー
４０がパッシベーションガラス膜３７に触れることはな
い。したがって、パッシベーションガラス膜３７にクラ
ック等が生じることはない。
【００１８】以上のように本実施例のメサ型ダイオード
の製造方法においては、メサ部３４を形成するための溝
３６の底部付近では、パッシベーションガラス膜３７は
レーザビーム４５の照射により除去される。そして、そ
の除去された部分からダイシングソー４０で基板３０が
切断され、メサ型ダイオードが製造される。したがっ
て、ダイシングソーによって直接パッシベーションガラ
ス膜および基板を切断してメサ型ダイオードを製造する
従来技術に対して、本実施例においては、ダイシングソ
ー４０は基板３０のみを切断するのであり、パッシベー
ションガラス膜３７に触れることはない。したがって、
ＰＮ接合部を被覆するパッシベーションガラス膜３７に
は、クラック等が生じることがない。これにより、高耐
圧のメサ型ダイオードが製造できる。
の製造方法においては、メサ部３４を形成するための溝
３６の底部付近では、パッシベーションガラス膜３７は
レーザビーム４５の照射により除去される。そして、そ
の除去された部分からダイシングソー４０で基板３０が
切断され、メサ型ダイオードが製造される。したがっ
て、ダイシングソーによって直接パッシベーションガラ
ス膜および基板を切断してメサ型ダイオードを製造する
従来技術に対して、本実施例においては、ダイシングソ
ー４０は基板３０のみを切断するのであり、パッシベー
ションガラス膜３７に触れることはない。したがって、
ＰＮ接合部を被覆するパッシベーションガラス膜３７に
は、クラック等が生じることがない。これにより、高耐
圧のメサ型ダイオードが製造できる。
【００１９】本発明の実施例の説明は以上のとおりであ
るが、本発明は上述の実施例に限定されるものではな
い。たとえば、上述の実施例はメサ型ダイオードについ
て説明したが、本発明は、パワートランジスタやサイリ
スタ等の上記メサ構造を有する半導体装置に対して広く
適用できる。その他、本発明の要旨を変更しない範囲で
種々の設計変更を施すことが可能である。
るが、本発明は上述の実施例に限定されるものではな
い。たとえば、上述の実施例はメサ型ダイオードについ
て説明したが、本発明は、パワートランジスタやサイリ
スタ等の上記メサ構造を有する半導体装置に対して広く
適用できる。その他、本発明の要旨を変更しない範囲で
種々の設計変更を施すことが可能である。
【００２０】
【発明の効果】以上のように本発明の半導体装置の製造
方法によれば、ダイシングソーをパッシベーション膜に
触れさせずに半導体基板を切断することができる。した
がって、パッシベーション膜にクラック等が生じること
がないので、高耐圧の半導体装置を得ることができる。
方法によれば、ダイシングソーをパッシベーション膜に
触れさせずに半導体基板を切断することができる。した
がって、パッシベーション膜にクラック等が生じること
がないので、高耐圧の半導体装置を得ることができる。
【図１】本発明の一実施例であるメサ型ダイオードの製
造方法を工程順に示す断面図である。
造方法を工程順に示す断面図である。
【図２】メサ型ダイオードの構成を示す断面図である。
【図３】従来のメサ型ダイオードの製造方法を工程順に
示す断面図である。
示す断面図である。
【図４】メサ型ダイオードの電圧対電流特性を示す特性
図である。
図である。
３０ Ｎ- 型シリコン基板 ３３ Ｐ型領域 ３４ メサ部 ３６ 溝 ４０ ダイシングソー ４５ レーザビーム
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｇ 7352−4Ｍ 29/06 21/329
Claims (1)
- 【請求項１】ＰＮ接合部を有するメサ形状部の傾斜面に
上記ＰＮ接合部を被覆するパッシベーション膜を備えた
半導体装置を製造する方法であって、 半導体基板にＰＮ接合を形成する工程と、 上記メサ形状部を形成するために、上記半導体基板の表
面をエッチングして上記ＰＮ接合よりも深い溝をパター
ン形成する工程と、 上記溝の壁面にパッシベーション膜を被着させる工程
と、 上記溝の底部付近のパッシベーション膜をレーザビーム
を照射して除去する工程と、 上記半導体基板の溝の底部付近をダイシングソーで切断
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4266193A JPH06120338A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4266193A JPH06120338A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120338A true JPH06120338A (ja) | 1994-04-28 |
Family
ID=17427552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4266193A Pending JPH06120338A (ja) | 1992-10-05 | 1992-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120338A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658346A (zh) * | 2017-10-26 | 2018-02-02 | 捷捷半导体有限公司 | 一种高结温雪崩二极管芯片组件及其制造方法 |
| CN110098254A (zh) * | 2019-04-30 | 2019-08-06 | 江苏捷捷微电子股份有限公司 | 利用对称性双向划片的单台面高压可控硅芯片和制造方法 |
-
1992
- 1992-10-05 JP JP4266193A patent/JPH06120338A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658346A (zh) * | 2017-10-26 | 2018-02-02 | 捷捷半导体有限公司 | 一种高结温雪崩二极管芯片组件及其制造方法 |
| CN110098254A (zh) * | 2019-04-30 | 2019-08-06 | 江苏捷捷微电子股份有限公司 | 利用对称性双向划片的单台面高压可控硅芯片和制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW417190B (en) | Semiconductor chips having a mesa structure provided by sawing | |
| US7187054B2 (en) | Diode and method for manufacturing the same | |
| JP2005532698A (ja) | トレンチ型ショットキ・バリア・ダイオード | |
| JP6879617B2 (ja) | 受光素子の製造方法 | |
| CN112038412A (zh) | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 | |
| US6727525B1 (en) | Diode comprising a metal semiconductor contact and a method for the production thereof | |
| CN113745315A (zh) | P型基区碳化硅das器件及其制备方法 | |
| JPH06120338A (ja) | 半導体装置の製造方法 | |
| JP4901300B2 (ja) | 半導体装置の製造方法 | |
| JP5074093B2 (ja) | 半導体装置及びその製造方法 | |
| EP0206136B1 (en) | Semiconductor device manufacturing method | |
| JP2002502115A (ja) | ダイオードの製造方法 | |
| JPH0728044B2 (ja) | ガラス被覆半導体チツプの製造方法 | |
| JP2003115596A (ja) | 半導体装置 | |
| JP2023055018A (ja) | 半導体装置及びその製造方法 | |
| US4977107A (en) | Method for manufacturing semiconductor rectifier | |
| JP2651678B2 (ja) | 高耐圧半導体素子及びその製造方法 | |
| JPH08124879A (ja) | メサ型半導体装置の製造方法 | |
| JPS6156617B2 (ja) | ||
| KR100505561B1 (ko) | 고내압 트랜지스터 제조방법 | |
| JPS63141376A (ja) | 半導体素子 | |
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH10117000A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP2000058874A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH03245536A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091011 |
|
| LAPS | Cancellation because of no payment of annual fees |