JPH06120992A - デジタル変調波の復調回路 - Google Patents

Abstract

(57)【要約】 【目的】ＡＦＣの周波数引き込み範囲がデジタル変調波
のシンボルレートに依存することなく、周波数引き込み
範囲を拡大する。 【構成】ＱＰＡＫ変調波は周波数変換部（乗算器２、
３、局発４、Ａ／Ｄ変換器７、８、複素乗算器９）で周
波数変換を受けベースバンド信号となり、ＬＰＦ１０、
１１を介してキャリア同期を得る複素乗算器１２に入力
する。複素乗算器１２にはＰＬＬが作用し、周波数変換
部には、ＡＦＣ（位相検波器１３、周波数誤差検出器２
２、フィルタ２３、加算器２８、ＮＣＯ２４、データ変
換器２５、２６）が働く。所定位相とシンボル位相との
位相差情報を得る位相検波器１３の出力をロック検出回
路２７により監視し、周波数引き込み範囲にあるかどう
かを判断することができ、非同期状態のときは周波数ス
キップ回路２９を制御しＡＦＣの発振周波数を不連続に
スキップされ周波数引き込み範囲を拡大している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、衛星通信及
び衛星放送等において利用されるデジタル変調波の復調
回路に関する。

【０００２】

【従来の技術】映像信号または音声信号等を伝送するシ
ステムにおいて、高品質な伝送及び周波数利用効率の向
上に役立つデジタル変調技術があり、従来からマイクロ
波地上通信及び業務用の衛星通信分野で用いられてい
る。デジタル変調方式としては、地上マイクロ波回線な
どでは周波数利用効率の良い１６ＱＡＭ（１６値直交振
幅変調）、６４ＱＡＭ（６４値直交振幅変調）等が用い
られ、衛星回線では伝送符号誤り率の小さいＢＰＳＫ
（２相位相変調）、ＱＰＳＫ（４相位相変調）方式など
が一般に用いられてきた。そこで、従来考えられたデジ
タル復調回路について図面を参照しながら説明する。

【０００３】図４は従来考えられたデジタル復調回路の
ブロック図である。入力端子１に導入されたＱＰＳＫ変
調波は、分配されて同相検波器２、及び直交検波器３へ
供給される。検波器２及び３へ与えられる局部発振信号
（以下局発と略する）は、固定周波数の第１の局部発振
器４の局発が分配器５で２つに分配され０度位相の局発
と９０度移相器６で移相された９０度位相の局発とされ
たものである。検波器２、３の出力はそれぞれＡ／Ｄ変
換器７及び８に入力され、デジタル値に変換される。

【０００４】ここで、デジタル化された検波出力は周波
数変換を実現する複素乗算器９に入力される。この複素
乗算器９には、周波数変換キャリアとして後述するＡＦ
Ｃループからの局発出力（第２の局部発振器出力）が供
給される。この複素乗算器９から得られた出力は、同一
の周波数伝達特性を有するデジタル低域通過フィルタ
（ＬＰＦ）１０及び１１にそれぞれ入力され、スペクト
ル整形される。これらのデジタル低域通過フィルタ１
０、１１はデジタルデータ伝送における符号間干渉防止
に要求される伝達特性を形成するフィルタであり、一般
に送信側のフィルタ特性と組み合わせられたときに、い
わゆるロールオフ特性が得られるように設計されてい
る。故に、デジタル低域通過フィルタ１０、１１の出力
において、各検波出力はアイ開口率が十分大きくなるよ
うにスペクトル整形される。

【０００５】デジタル低域通過フィルタ１０、１１のそ
れぞれの出力は複素乗算器１２に入力される。複素乗算
器１２は、中間周波帯における周波数変換器即ちミキサ
と全く同じ動作をベースバンド帯で実現できる（複素数
を用いない実数形式の乗算器は検波動作を行うことはで
きても、負の周波数成分を表現できないので一般的周波
数変換器とはならない。そこで複素数表現を可能とした
複素乗算器が用いられている）。複素乗算器１２の出力
は、３つに分配されてクロック再生回路１４、データ再
生回路１５、位相検波器１３に入力される。クロック再
生回路１４では、入力信号中のシンボルタイミング成分
が抽出され、Ａ／Ｄ変換器７及び８の変換クロック入力
へフィードバックされる。

【０００６】データ再生回路１５では、複素乗算器１２
より供給されたＩ、Ｑのそれぞれの信号を２値化するこ
とによりＱＰＳＫデータを判定し、つまり復調データを
出力する。

【０００７】また、複素乗算器１２の出力は、位相検波
器１３に入力され、入力信号と数値制御発振器（ＮＣ
Ｏ）１９の位相差が検出される。位相検波器１２からの
この位相差情報は、キャリア再生のためにループフィル
タ１８を介して数値制御発振器１９の周波数制御端子に
供給される。数値制御発振器１９はオーバーフローを禁
止しない累積加算回路であり、周波数制御端子に入力さ
れる信号の値に応じてそのダイナミックレンジまでの加
算動作を行うため、発振状態となりその発振周波数は制
御信号の値で変化する。即ち、アナログ回路における電
圧制御発振回路（ＶＣＯ）と全く同じ動作をする。一般
のＶＣＯと異なる点は、その発振周波数が非常に安定し
ていることであり、いわゆる水晶を用いたＶＣＸＯ以上
の安定性とＶＣＸＯでは実現できない広い周波数可変範
囲を有する特徴がある。この数値制御発振器１９の出力
は、２つに分配されてそれぞれサイン及びコサイン特性
を有するデータ変換回路２０及び２１に入力されてキャ
リアに変換される。このキャリアは複素乗算器１２に検
波用として供給される。複素乗算器１２、位相検波器１
３、ループフィルタ１８、数値制御発振器１９、データ
変換回路２０、２１により形成される一巡のループはデ
ジタル構成のＰＬＬである。

【０００８】次にこのシステムには、ＡＦＣループが形
成されている。即ち、位相検波器１３から出力された位
相誤差信号は、周波数誤差（Δｆ）検出回路２２に供給
される。周波数誤差検出回路２２は、入力と局発（第１
の局発及び第２の局発）との周波数誤差を検出すること
になる。この周波数誤差成分Δｆは、ＡＦＣループフィ
ルタ２３で平滑化されて数値制御発振器２４の周波数制
御端子に供給される。数値制御発振器２４の出力は鋸状
波の信号であるために、サインの変換特性を持つデータ
変換器２６と、コサインの変換特性を持つデータ変換器
２５に入力される。データ変換器２５、２６の出力は、
第２の局発として先の複素乗算器９に供給される。これ
によりＡＦＣループが形成されている。

【０００９】ＡＦＣ動作が行われ入力信号と局発との所
定関係の周波数離調が十分小さくなると、周波数誤差検
出回路２２の周波数誤差検出出力が変化する。これによ
り周波数誤差検出回路２２からは、ループ切換え信号が
出力されるとともにＡＦＣホールド信号が出力される。
この信号は実質的に同一である。ループ切換え信号はＰ
ＬＬにおけるループフィルタ１８を動作状態に切り換え
る。これによりＰＬＬ動作が開始され、また、ＡＦＣル
ープフィルタ２３の出力はその時点の状態でホールドさ
れる。そして、ＰＬＬがキャリア同期となるように引き
込み動作を開始する。

【００１０】図５を用いてさらに、周波数誤差検出回路
２２について詳しく説明する。図５は周波数誤差検出回
路２２の構成例である。入力端子３００には位相誤差信
号が入力される。デジタル変調波のシンボルタイミング
をクロックとするラッチ回路３０１及び減算器３０２か
ら構成される回路はデジタル変調波の各シンボル間の位
相変化を検出する。このことは周波数誤差を求めている
ことにほかならない。故に、この出力は周波数誤差検出
出力としても出力端子３０３へ出力される。また、周波
数誤差検出出力は、低域通過フィルタ（ＬＰＦ）３０４
へも分岐され、ここで十分平滑化された後、正負の符号
を除去する絶対値回路３０５を経て２値化回路３０６で
２値化される。この２値化出力はＡＦＣまたはＰＬＬの
どちらの動作を行うべきかを制御する信号（先のＡＦＣ
ホールド及びループ切り換え信号）として出力される。

【００１１】

【発明が解決しようとする課題】上記デジタル復調回路
においても、周波数離調に関する問題がある。衛星通信
及び衛星放送では衛星登載の中継器内部の周波数変換器
（アップリンク周波数とダウンリンク周波数を異なるも
のとするために用いられる）の安定性を高めるのが困難
であり、一般に大きな周波数離調を有する。また、受信
機においても、民生用の受信機を考慮すると周波数の非
常に安定な周波数シンセサイザ型のダウンコンバータは
高価になるため普及の妨げになる。故に、一般にはより
安価な回路（例えば誘電体共振器を局発に用いる回路）
で周波数変換が行われる。このような周波数変換回路で
はやはり周波数離調を生じることになる。

【００１２】復調回路では、この周波数離調分の周波数
ズレをＡＦＣで周波数引き込みを行うわけだが、ＡＦＣ
の周波数引き込み範囲は、デジタル変調波のシンボルレ
ートに依存する。ＱＰＳＫ変調波の場合、ＡＦＣの周波
数引き込み範囲はシンボルレートの１／８であり、例え
ば、シンボルレートが２０ＭＨｚのときＡＦＣの周波数
引き込み範囲は±２．５ＭＨｚである。したがって、周
波数離調がこれより大きい場合、ＡＦＣは周波数引き込
みを行うことができず、即ち、復調回路でキャリア同期
を実現できない。これは、ＳＣＰＣ（シングル・チャン
ネル・パー・キャリア：１搬送波当たり１チャンネルを
伝送。周波数分割多重）システムのようにシンボルレー
トが数ＭＨｚしかない場合、ＡＦＣの周波数引き込み範
囲はさらに小さくなり問題である。

【００１３】そこでこの発明では、ＡＦＣ用のデジタル
発振器を不連続に周波数スキップさせることにより、Ａ
ＦＣの周波数引き込み範囲を拡大させることができ、周
波数離調に対し、広い引き込み範囲を持つデジタル変調
波の復調回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】この発明は、デジタル変
調波入力の周波数変換を行い、周波数変換された信号を
低域通過フィルタでスペクトル整形し、複素乗算器に入
力して複素演算を施し、この複素演算出力からデータを
再生する復調回路において、前記複素演算出力の位相情
報を用いて前記複素乗算器のキャリアを再生する位相ロ
ックループを設け、更に前記位相情報から周波数誤差情
報を検出して、前記周波数変換手段の周波数変換キャリ
アの周波数制御を行うＡＦＣループを設けている。ここ
で、前記位相情報若しくはデータ再生出力の誤り情報を
監視してシステムの同期、非同期状態を判定し、非同期
状態では前記周波数変換手段の局部発振器の発振周波数
をスキップさせるものである。

【００１５】

【作用】上記の手段により、局部発振器の発振周波数を
不連続にスキップさせることでＡＦＣの周波数引き込み
範囲を拡大することができ、周波数離調が大きい場合に
も位相同期を達成することができる。これは、特にＳＣ
ＰＣのようにデジタル変調波のシンボルレートが小さい
場合に有効である。

【００１６】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００１７】図１はこの発明の第１の実施例である。先
に説明した図４の回路と同一部分には同一符号を付して
いる。入力端子１に導入されたＱＰＳＫ変調波は、分配
されて同相検波器２、及び直交検波器３へ供給される。
検波器２及び３へ与えられる局部発振信号（以下局発と
略する）は、固定周波数の第１の局部発振器４の局発が
分配器５で２つに分配され０度位相の局発と９０度移相
器６で移相された９０度位相の局発とされたものであ
る。検波器２、３の出力はそれぞれＡ／Ｄ変換器７及び
８に入力され、デジタル値に変換される。

【００１８】ここで、デジタル化された検波出力は周波
数変換を実現する複素乗算器９に入力される。この複素
乗算器９には、周波数変換キャリアとして後述するＡＦ
Ｃループからの局発出力（第２の局部発振器出力）が供
給される。この複素乗算器９から得られた出力は、同一
の周波数伝達特性を有するデジタル低域通過フィルタ
（ＬＰＦ）１０及び１１にそれぞれ入力され、スペクト
ル整形される。これらのデジタル低域通過フィルタ１
０、１１はデジタルデータ伝送における符号間干渉防止
に要求される伝達特性を形成するフィルタであり、一般
に送信側のフィルタ特性と組み合わせられたときに、い
わゆるロールオフ特性が得られるように設計されてい
る。故に、デジタル低域通過フィルタ１０、１１の出力
において、各検波出力はアイ開口率が十分大きくなるよ
うにスペクトル整形される。

【００１９】デジタル低域通過フィルタ１０、１１のそ
れぞれの出力は複素乗算器１２に入力される。複素乗算
器１２は、中間周波帯における周波数変換器即ちミキサ
と全く同じ動作をベースバンド帯で実現できる（複素数
を用いない実数形式の乗算器は検波動作を行うことはで
きても、負の周波数成分を表現できないので一般的周波
数変換器とはならない。そこで複素数表現を可能とした
複素乗算器が用いられている）。複素乗算器１２の出力
は、３つに分配されてクロック再生回路１４、データ再
生回路１５、位相検波器１３に入力される。クロック再
生回路１４では、入力信号中のシンボルタイミング成分
が抽出され、Ａ／Ｄ変換器７及び８の変換クロック入力
へフィードバックされる。

【００２０】データ再生回路１５では、複素乗算器１２
より供給されたＩ、Ｑのそれぞれの信号を２値化するこ
とによりＱＰＳＫデータを判定し、つまり復調データを
出力する。

【００２１】また、複素乗算器１２の出力は、位相検波
器１３に入力され、入力信号と数値制御発振器（ＮＣ
Ｏ）１９の位相差が検出される。位相検波器１２からの
位相差情報は、キャリア再生のためにループフィルタ１
８を介して数値制御発振器１９の周波数制御端子に供給
される。数値制御発振器１９はオーバーフローを禁止し
ない累積加算回路であり、周波数制御端子に入力される
信号の値に応じてそのダイナミックレンジまでの加算動
作を行うため、発振状態となりその発振周波数は制御信
号の値で変化する。即ち、アナログ回路における電圧制
御発振回路（ＶＣＯ）と全く同じ動作をする。一般のＶ
ＣＯと異なる点は、その発振周波数が非常に安定してい
ることであり、いわゆる水晶を用いたＶＣＸＯ以上の安
定性とＶＣＸＯでは実現できない広い周波数可変範囲を
有する特徴がある。この数値制御発振器１９の出力は、
２つに分配されてそれぞれサイン及びコサイン特性を有
するデータ変換回路２０及び２１を経て複素乗算器１２
に戻る。この一巡のループはデジタル構成のＰＬＬであ
る。

【００２２】次にこのシステムには、ＡＦＣループが形
成されている。即ち、位相検波器１３から出力された位
相誤差信号は、周波数誤差（Δｆ）検出回路２２に供給
される。周波数誤差検出回路２２は、入力と局発（第１
の局発及び第２の局発）との周波数誤差を検出すること
になる。この周波数誤差成分は、ＡＦＣループフィルタ
２３で平滑化されて加算器２８の一方の入力端子に供給
される。加算器２８のもう一方の入力端子には周波数ス
キップ回路２９から周波数データが入力され、その加算
結果を数値制御発振器２４の周波数制御端子に供給す
る。数値制御発振器２４の出力は鋸状波の信号であるた
めに、サインの変換特性を持つデータ変換器２６と、コ
サインの変換特性を持つデータ変換器２５に入力され
る。データ変換器２５、２６の出力は、第２の局発とし
て先の複素乗算器９に供給される。これによりＡＦＣル
ープが形成されている。

【００２３】ＡＦＣ動作が行われ入力信号と局発との所
定関係の周波数離調が十分小さくなると、周波数誤差検
出回路２２の周波数誤差検出出力が変化する。これによ
り周波数誤差検出回路２２からは、ループ切換え信号が
出力されるとともにＡＦＣホールド信号が出力される。
この信号は実質的に同一である。ループ切換え信号はＰ
ＬＬにおけるループフィルタ１８を動作状態に切り換え
る。これによりＰＬＬ動作が開始され、また、ＡＦＣル
ープフィルタ２３の出力はその時点の状態でホールドさ
れる。そして、ＰＬＬがキャリア同期となるように引き
込み動作を開始する。

【００２４】また、位相検波器１３の位相誤差出力はロ
ック検出回路２７に入力され、所定の時間毎の位相同期
状態が検出される。ここで、周波数離調がＡＦＣの周波
数引き込み範囲より大きく、ロック検出回路２７で非同
期状態と判定されたならば周波数スキップ回路２９に非
同期信号を出力する。すると、周波数スキップ回路２９
は、非同期信号に応答して、数値制御発振器２４の周波
数が所定の周波数分だけ変化するように周波数データを
加算器２８に供給する。その結果、数値制御発振器２４
の周波数が所定の周波数分だけ不連続に変化する。これ
により、周波数離調がＡＦＣの周波数引き込み範囲内に
おさまり、周波数引き込み及び位相同期を行うことがで
きる。したがって、周波数離調がＡＦＣの周波数引き込
み範囲より大きくても数値制御発振器２４の発振周波数
をスキップさせることで結果的にＡＦＣの周波数引き込
み範囲を拡大することができ、周波数引き込み及びＰＬ
Ｌでのキャリア同期を実現できる。

【００２５】図２はこの発明の第２の実施例である。先
に説明した図１の回路と同一部分には同一符号を付して
いる。この実施例では、先に説明した第１の実施例と異
なる部分のみ説明する。先の実施例では、位相検波器１
３からの位相誤差信号を用いて位相同期状態を検出して
いたのに対し、この実施例では、誤り訂正回路３２より
出力される誤り検出信号をカウントして位相同期状態を
検出することを特徴とする。つまり、データ再生回路１
５から出力されたＩ、Ｑそれぞれのデータは誤り訂正回
路３２に供給され、誤り訂正回路では入力信号をパラレ
ルからシリアルデータにした後、誤り訂正を行い出力端
子３４に再生データを出力する。また、誤り訂正回路３
２からは、誤りを検出する度に誤り検出信号をロック検
出回路３３に出力する。ロック検出回路３３では誤り検
出信号をカウントし、誤りが多い場合は非同期状態と判
定して非同期信号を周波数スキップ回路２９に出力す
る。すると、周波数スキップ回路２９は非同期信号に応
答して、数値制御発振器２４の周波数が所定の周波数分
だけ変化するように周波数データを加算器２８に供給す
る。その結果、数値制御発振器２４の周波数が所定の周
波数分だけ不連続に変化する。これにより、周波数離調
がＡＦＣの周波数引き込み範囲内におさまり、周波数引
き込み及び位相同期を行うことができる。したがって、
周波数離調がＡＦＣの周波数引き込み範囲より大きくて
も数値制御発振器２４の発振周波数をスキップさせるこ
とで結果的にＡＦＣの周波数引き込み範囲を拡大するこ
とができ、周波数引き込み及びＰＬＬでのキャリア同期
を実現できる。

【００２６】図３はこの発明の第３の実施例である。先
に説明した図１の回路と同一部分には同一符号を付して
いる。この実施例では、先に説明した第１の実施例と異
なる部分のみ説明する。先の実施例では、ＡＦＣの数値
制御発振器２４の出力をサイン及びコサイン特性のデー
タ変換器２６、２５を介して周波数変換用の複素乗算器
９に入力していたが、この実施例では、周波数変換用の
複素乗算器９は用いず、Ａ／Ｄ変換器７、８の出力をデ
ジタル低域通過フィルタ１０、１１に直接入力するよう
にしている。また、数値制御発振器２４の発振出力はサ
インまたはコサインの変換特性を持つデータ変換器２６
に入力される。データ変換器２６の出力は、Ｄ／Ａ変換
器３５に供給されアナログ信号に変換される。このＤ／
Ａ変換器３５の出力は、周波数逓倍回路を構成する位相
検波器３６に供給される。周波数逓倍回路から出力され
た発振出力は、同相検波及び直交検波の局発として分配
器５に入力される。周波数逓倍回路は、位相検波器３
６、この検波出力を増幅する増幅器３７、この増幅器３
７の出力が周波数制御端子に供給される電圧制御発振器
３８、この電圧制御発振器３８の出力をＮ分周する分周
器３９からなる。分周器３９の出力は位相検波器３６に
供給されている。この回路はＰＬＬを構成している。例
えば、Ｄ／Ａ変換器３５の出力が４．３７５ＭＨｚであ
り、分周器３９の分周比が３２であれば、電圧制御発振
器３８の発振周波数は１４０ＭＨｚとなる。この結果、
数値制御発振器２４から電圧制御発振器３８までを１つ
の１４０ＭＨｚ数値制御発振器とみなすことができる。
この他にもこの発明はその要旨を逸脱しない範囲で種々
様々変形実施可能なことは勿論である。

【００２７】

【発明の効果】以上説明したようにこの発明によれば、
局部発振器の発振周波数を不連続にスキップさせること
でＡＦＣの周波数引き込み範囲がデジタル変調波のシン
ボルレートに依存することなく、周波数引き込み範囲を
拡大することができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す構成説明図。

【図２】この発明の他の実施例を示す構成説明図。

【図３】この発明のさらに他の実施例を示す構成説明図

【図４】この発明の前提となるデジタル変調波の復調器
の構成を示す図。

【図５】周波数誤差検出回路の具体的構成例を示す回路
図。

【符号の説明】

２…同相検波器、３…直交検波器、５…分配器、７、８
…Ａ／Ｄ変換器、９…複素乗算器、１０、１１…デジタ
ル低域通過フィルタ、１２…複素乗算器、１３…位相検
波器、１４…クロック再生回路、１５…データ再生回
路、１８…ＰＬＬループフィルタ、１９…数値制御発振
器、２０、２１…データ変換回路、２２…周波数誤差検
出回路、２３…ＡＦＣループフィルタ、２４…数値制御
発振器、２５、２６…データ変換回路、２７…ロック検
出回路、２８…加算器、２９…周波数スキップ回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/38 (72)発明者 小松 進 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内 (72)発明者 杉田 康 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝映像メディア技術研究所内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 変調波入力に対して局部発振器からの周
   波数変換キャリアを乗算して周波数変換を得る周波数変
   換手段と、 前記周波数変換手段の出力が供給されスペクトル整形を
   行う低域通過フィルタと、 前記低域通過フィルタ出力に再生キャリアを乗算して複
   素乗算を施す複素乗算手段と、 前記複素乗算手段の乗算出力に位相検波を施して位相情
   報を得る手段と、 前記位相情報を平滑化して数値制御発振器に供給し、前
   記再生キャリアを得るための位相ロックループ手段と、 前記位相情報が入力され、前記変調波入力の周波数と周
   波数変換手段における局部発振器の発振周波数との所定
   の関係の周波数誤差を検出する手段と、 この手段からの周波数誤差出力を平滑化する手段と、 この手段から得られた平滑出力により前記局部発振器の
   発振周波数を制御する手段と、 前記再生キャリアの同期状態を判定する同期判定手段
   と、 前記同期判定手段が非同期と判定したときに周波数スキ
   ップ手段により前記局部発振器の発振周波数を不連続に
   変化させることを特徴とするデジタル変調波の復調回
   路。
2. 【請求項２】 前記再生キャリアの同期状態を判定する
   同期判定手段は前記位相情報が入力され、所定の位相と
   比較することにより同期状態を判定することを特徴とす
   る請求項１記載のデジタル変調波の復調回路。
3. 【請求項３】 前記再生キャリアの同期状態を判定する
   同期判定手段は入力データの誤りを検出し誤り検出信号
   を出力する誤り検出手段からの前記誤り検出信号を入力
   し、前記誤り検出信号をカウントすることで同期状態を
   判定することを特徴とする請求項１記載のデジタル変調
   波の復調回路。
4. 【請求項４】 前記局部発振器は、デジタル変調波の同
   相及び直交成分を検波器で検波するための局部発振出力
   を出力するアナログ局部発振器であることを特徴とする
   請求項１記載のデジタル変調波の復調回路。
5. 【請求項５】 前記局部発振器は、デジタル変調波入力
   をデジタル変換したものに周波数変換キャリアを乗算し
   て複素乗算を施し、周波数変換出力を得るためのデジタ
   ル局部発振器であることを特徴とする請求項１記載のデ
   ジタル変調波の復調回路。