JPH06124103A - プログラマブル・コントローラ - Google Patents

Abstract

(57)【要約】 【目的】 本体ベース上のＩ／Ｏユニットおよび増設ベ
ース上のＩ／Ｏユニットへ各々最適なアクセスタイミン
グでアクセスする。 【構成】 Ｉ／Ｏテーブルメモリ１９は、各ベース１，
２に装着されたＩ／Ｏユニット１３，２３のチャネル番
号と、Ｉ／Ｏユニット１３，２３が装着されたスロット
のアドレスとを対応させたＩ／Ｏテーブルを記憶してい
る。ユーザプログラム実行部１８は、各ベース１，２毎
にウエイト数を記憶しており、ユーザプログラムの実行
によりＩ／Ｏユニット１３，２３のチャネルを指定する
際には、Ｉ／Ｏテーブルメモリ１９に記憶されたＩ／Ｏ
テーブルを参照して当該Ｉ／Ｏユニット１３，２３のチ
ャネル番号をスロットアドレスに変換し、そのスロット
アドレスを当該Ｉ／Ｏユニット１３，２３が装着された
ベース１，２のウエイト時間だけ遅延させて出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＰＵユニットが本体
ベース装着され、当該本体ベースには複数のＩ／Ｏユニ
ットが装着された複数の増設ベースが増設ケーブルを介
して接続されたプログラマブル・コントローラ（以下、
ＰＣという）に関する。

【０００２】

【従来の技術】工場等においては、分散された複数台の
装置を１台のＰＣで制御する場合、当該ＰＣから各装置
へ多数の入出力線を配線する必要があるため、省配線を
目的としてＣＰＵユニットが接続されたＰＣの本体ベー
スに、増設ケーブルを介して複数の増設ベースを接続す
るＰＣのシステム構成が採用されている。

【０００３】このようなＰＣでは、本体ベースと増設ベ
ースとの間の増設距離がそれほど長くない場合には、本
体ベース上のＩ／Ｏユニットと、増設ベース上のＩ／Ｏ
ユニットとを同一タイミングでアクセスするようにして
いる。

【０００４】また、最近は、本体ベースと増設ベースと
の間の増設距離が長くなってきているため、パラレルバ
スをＲＳ４２２などの差動ドライバ／レシーバにより延
長するもの現れてきている。従って、この方式では、本
体ベースと増設ベースとの間の伝送遅延や反射の影響が
大きくなるため、増設ベース上のＩ／Ｏユニットにアク
セスする場合には、例えば増設ベース側からＣＰＵユニ
ットへウエイト信号を返してアクセスサイクルを延ば
し、本体ベース上と増設ベース上のユニットアクセスタ
イミングを変更する等している。

【０００５】

【発明が解決しようとする課題】しかし、本体ベース上
のＩ／Ｏユニットと増設ベース上のＩ／Ｏユニットとを
同一タイミングでアクセスする方法では、増設ケーブル
上の伝送遅延や反射の影響により、増設ベース上へのア
クセスタイミングが本体ベース上より遅くなるため、Ｐ
Ｃのユニットアクセスサイクルをアクセスに時間がかか
る増設ベース上のＩ／Ｏユニットに合わせる必要があ
り、ＰＣの処理速度が落ちるという問題がある。

【０００６】また、増設ベース側から本体ベース上のＣ
ＰＵユニットへウエイト信号を返して、本体ベース上と
増設ベース上とのユニットアクセスタイミングを変える
方式では、ウエイト信号も増設ケーブルを介して送信さ
れるため、ウエイト信号自体に伝送遅延等が発生し、ま
たウエイト信号がＣＰＵユニット内のプロセッサと同期
していないために、無駄なウエイトがアクセスサイクル
に入る、という問題がある。

【０００７】そこで、本発明はこのような問題に着目し
てなされたもので、本体ベース上のＩ／Ｏユニットおよ
び増設ベース上のＩ／Ｏユニットへ各々最適なアクセス
タイミングでアクセスできるＰＣを提供することを目的
とする。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、ユーザプログラムを実行するＣＰＵユ
ニットが本体ベースに装着され、当該本体ベースには複
数のＩ／Ｏユニットが装着された複数の増設ベースが増
設ケーブルを介して接続されたプログラマブル・コント
ローラにおいて、各ベースに装着されたＩ／Ｏユニット
のチャネル番号と、Ｉ／Ｏユニットが装着されたスロッ
トのスロットアドレスとを対応させたＩ／Ｏテーブルが
格納されたＩ／Ｏテーブルメモリと、ベース毎にウエイ
ト時間を記憶しており、ユーザプログラムの実行により
Ｉ／Ｏユニットのチャネルを指定する際には、上記Ｉ／
Ｏテーブルメモリに記憶されたＩ／Ｏテーブルを参照し
て当該Ｉ／Ｏユニットのチャネル番号をスロットアドレ
スに変換し、そのスロットアドレスを当該Ｉ／Ｏユニッ
トが装着されたベースのウエイト時間だけ遅延して出力
するユーザプログラム実行手段と、を具備することを特
徴とする。

【０００９】また、請求項２記載の発明では、ユーザプ
ログラムを実行するＣＰＵユニットが本体ベースに装着
され、当該本体ベースには複数のＩ／Ｏユニットが装着
された複数の増設ベースが増設ケーブルを介して接続さ
れたプログラマブル・コントローラにおいて、各ベース
に装着されたＩ／Ｏユニットのチャネル番号と、Ｉ／Ｏ
ユニットが装着されたスロットのスロットアドレスとを
対応させたＩ／Ｏテーブルが格納されたＩ／Ｏテーブル
メモリと、ユーザプログラムの実行によりＩ／Ｏユニッ
トのチャネルを指定する際には、上記Ｉ／Ｏテーブルメ
モリに記憶されたＩ／Ｏテーブルを参照して当該Ｉ／Ｏ
ユニットのチャネル番号をスロットアドレスに変換し、
そのスロットアドレスを出力するユーザプログラム実行
手段と、各ベース毎にウエイト時間を設定したウエイト
テーブルが格納されたウエイトテーブルメモリと、上記
ユーザプログラム実行手段から出力されたスロットアド
レスを受けて、上記ウエイトテーブルメモリに記憶され
たウエイトテーブルを参照し、当該スロットアドレスの
Ｉ／Ｏユニットが装着されたベースのウエイト時間に応
じたウエイト信号を出力して、上記ユーザプログラム実
行手段に当該ウエイト時間に応じてスロットアドレスを
遅延させるウエイト信号発生手段と、を具備することを
特徴とする。

【００１０】

【作用】請求項１記載の発明では、ユーザプログラムの
実行によりＩ／Ｏユニットのチャネルを指定する際に
は、ユーザプログラム実行手段が、Ｉ／Ｏテーブルを参
照して当該Ｉ／Ｏユニットのチャネル番号をスロットア
ドレスに変換し、そのスロットアドレスを当該Ｉ／Ｏユ
ニットが装着されたベースのウエイト時間だけ遅延して
出力する。

【００１１】また、請求項２記載の発明では、ユーザプ
ログラムの実行によりＩ／Ｏユニットのチャネルを指定
する際には、ユーザプログラム実行手段が当該Ｉ／Ｏユ
ニットのチャネル番号をスロットアドレスに変換して出
力する。そして、ウエイト信号発生手段がそのスロット
アドレスを受けてウエイトテーブルを参照することによ
り、当該スロットアドレスのＩ／Ｏユニットが装着され
たベースのウエイト時間に応じたウエイト信号をユーザ
プログラム実行手段へ送信し、当該ウエイト時間に応じ
てユーザプログラム実行手段が出力するスロットアドレ
スを遅延させる。

【００１２】

【実施例】以下、本発明に係るＰＣの実施例を図面に基
づいて説明する。

【００１３】図１は、本発明に係るＰＣの本体ベース１
に増設ケーブル３を介して複数台（便宜上、２台とす
る）の増設ベース２が接続されたＰＣの増設システムを
示している。

【００１４】ここで、本体ベース１には、ユーザプログ
ラム等を実行するＣＰＵユニット１１と、Ｐ／Ｓ（電
源）ユニット１２と、データの入力あるいは出力を行う
Ｉ／Ｏユニット１３と、Ａ／ＤやＤ／Ａ変換、高速カウ
ンタ、位置コントローラ等の高機能ユニット１４と、増
設ケーブル３が接続されＣＰＵユニット１１上のバス
（アドレス、データ、制御信号も含む）と増設ユニット
２上のバスとを接続して増設ベース２へのアクセスを制
御する入出力コントローラ（ＩＯＣ）ユニット１５とが
接続されている。なお、高機能ユニット１４もＩ／Ｏユ
ニットの一種である。

【００１５】また、増設ベース２には、本体ベース１と
同様にＰ／Ｓユニット２２、Ｉ／Ｏユニット２３、およ
び高機能ユニット２４と、増設ケーブル３を介し本体ベ
ース１上のバスと増設ベース２上のバスとを接続すると
共に、他の増設ベース２への接続コネクタとして増設ケ
ーブル３が接続される入出力インタフェース（ＩＯＩ
Ｆ）ユニット２５が接続されている。

【００１６】なお、増設ケーブル３は、パラレルバスで
もシリアルバスでも良い。

【００１７】図２は、本発明に係る第１実施例のＰＣに
おける本体ベース１上のＣＰＵユニット１１、入出力コ
ントローラユニット１５、および増設ベース２上の入出
力インタフェースユニット２５の構成を示している。

【００１８】ＣＰＵユニット１１は、ＭＰＵ１６と、Ｍ
ＰＵ１６とバス１２との間でデータのやり取りを行うデ
ータレジスタ（ＲＤ）１７とを有しており、ＭＰＵ１６
はユーザプログラムメモリ（図示せず）に格納されたユ
ーザプログラムを実行すると共に、プログラマブルウエ
イト機能を有するユーザプログラム実行部１８と、後述
するＩ／Ｏテーブルが格納されるＩ／Ｏテーブルメモリ
１９とを有する。

【００１９】ここで、プログラマブルウエイト機能と
は、ベース毎にアクセスする際のウエイト時間を予め記
憶しておき、例えば本体ベース１上のユニットにアクセ
スする場合にはウエイトタイム無しの０ウエイトアクセ
ス、本体ベース１と接続された増設ベース２上のＩ／Ｏ
ユニット２３等にアクセスする場合にはウエイトタイム
“２”の２ウエイトアクセス、次の増設ベース２上のＩ
／Ｏユニット２３等にアクセスする場合にはウエイトタ
イム“４”の４ウエイトアクセス、というように、ベー
ス毎に予め設定されたウエイト時間だけアクセスサイク
ルを遅延させる機能をいう。

【００２０】また、入出力コントローラユニット１５
は、バス１２と増設ケーブル３との間のデータのやり取
りを行うデータレジスタ１５ａを有する一方、入出力イ
ンタフェースユニット２５は、増設ベース２上で増設ケ
ーブル３とバス２２との間のデータのやり取りを行うデ
ータレジスタ２５ａを有すると共に、本体ベース１から
の増設ケーブル３と他の増設ベース２への増設ケーブル
３とを接続するように構成されている。

【００２１】図３は、本体ベース１および増設ベース２
におけるチャネル割付け例を示している。

【００２２】この割付け方法は、いわゆるフリーロケー
ション方式と呼ばれる方法で、本体ベース１の左端スロ
ットから右端スロットへ、次いで増設ユニットの左端ス
ロットから右端スロットへという順で、かつ、各ユニッ
トが装着されるスロットの内、Ｉ／Ｏユニット１３，２
３、高機能ユニット１４，２４が装着されたスロットの
みにチャネル番号０ＣＨ、１ＣＨ、２ＣＨ、・・・が付
される。またＣＰＵユニット１１、Ｐ／Ｓユニット１
２、入出力コントローラユニット１５が装着されたスロ
ット、および空きスロットは、飛ばされてチャネル番号
が付されない。なお、図上、“アキ”は、ユニットが装
着されてない空きスロットを示している。

【００２３】図４は、図３に示すフリーロケーション方
式でチャネル割付けを行った場合のＩ／Ｏテーブル１９
ａを示している。

【００２４】Ｉ／Ｏテーブル１９ａの作成は、Ｉ／Ｏス
ロットごとにアクセスして、Ｉ／Ｏユニット１３，２３
がどのベース上にあるかを認識し、ベース毎に各スロッ
トのスロットアドレスと、各Ｉ／Ｏユニット１３，２３
のチャネル番号とを対応させて作成する。

【００２５】ここでは、スロットアドレスを４桁で表し
ており、最上位桁の数値により各ベースを区別してお
り、“＄８＊＊＊”は本体ベース１、“＄９＊＊＊”は
増設ベース２を示している。

【００２６】次に、このように構成されたＰＣの動作を
図５を参照して説明する。

【００２７】図５は、ＭＰＵ１６中のユーザプログラム
実行部１８が、ユーザプログラムを実行して各ベースの
Ｉ／Ｏユニットにアクセスする場合の処理手順を示して
いる。

【００２８】ユーザプログラム実行部１８がユーザプロ
グラム中の命令を順次実行中に、実行した命令がチャネ
ル間のデータ転送や、データ比較、データ演算等のＩ／
Ｏユニットのチャネル指定を伴う場合には、まず、Ｉ／
Ｏテーブルメモリ１９からＩ／Ｏテーブル１９ａ（図４
参照）を読み込み（ステップ１００）、続いてそのＩ／
Ｏテーブル１９ａを参照して命令実行の際指定するチャ
ネル番号をスロットアドレスに変換する（ステップ２０
０）。例えば、０ＣＨのチャネル番号の場合には、スロ
ットアドレスを“＄８０００”に、３ＣＨのチャネル番
号の場合には、スロットアドレスを“＄９０００”とい
うように変換する。

【００２９】そして、ユーザプログラム実行部１８は、
変換したスロットアドレスをバス１２に出力してそのス
ロットアドレスが示すＩ／Ｏユニット等にアクセスし
（ステップ３００）、続いてユーザプログラム実行部１
８は、そのプログラマブルウエイト機能により、そのス
ロットアドレスに対応したウエイト時間、すなわちアク
セス先のＩ／Ｏユニット等が装着されたベース毎に予め
設定されているウエイト時間だけユニットアドレスを遅
延させ、当該Ｉ／Ｏユニットにアクセスを行う（ステッ
プ４００）。

【００３０】例えば、ユーザプログラムの実行中に、０
ＣＨを指定した場合には、図４に示すように、ウエイト
時間“０”だけ遅延させて本体ベース１上の０ＣＨのＩ
／Ｏユニット１３にアクセスし、３ＣＨを指定した場合
には、ウエイト時間“２”だけ遅延させて増設ベース２
上の３ＣＨのＩ／Ｏユニット２３にアクセスする。

【００３１】従って、本実施例によれば、ユーザプログ
ラムの実行中に、Ｉ／Ｏユニットのチャネルを指定する
場合には、Ｉ／Ｏテーブルを参照して、そのチャネル番
号をスロットアドレスに変換すると共に、そのチャネル
番号のＩ／Ｏユニットが装着されたベースのアクセスウ
エイトタイムに従って当該Ｉ／Ｏユニットにアクセスす
るようにしたため、ベース毎にそのアクセスウエイトタ
イムに従ってアクセスすることになり、増設ベースの台
数が増えた場合や、本体ベースと各増設ベースとの間の
増設距離が長くなった場合でも、各ベース上のＩ／Ｏユ
ニットへ効率よくアクセスできる。

【００３２】なお、上記実施例では、本体ベース１およ
び増設ベース２におけるチャネル割付け方法をフリーロ
ケーション方式で説明したが、本発明では、図６に示す
ようなフリーチャネル方式や、固定チャネル方式でも良
い。

【００３３】フリーチャネル方式は、Ｉ／Ｏユニットや
高機能ユニット側で自由にチャネル番号を決定する方式
で、この方式によってチャネル番号を決定すると、図７
に示すＩ／Ｏテーブルが作成される。このＩ／Ｏテーブ
ルは、図４に示すＩ／Ｏテーブル１９ａの場合と同様
に、ユーザプログラム実行部１８がＩ／Ｏユニット毎に
アクセスして、Ｉ／Ｏユニットがどのベース上にあるか
を認識すると共に、ベース毎に各Ｉ／Ｏユニットのチャ
ネル番号とスロットアドレスとを対応させて作成し、Ｉ
／Ｏユニット側で設定されたチャネル番号が設定されて
いる。

【００３４】また、固定チャネル方式は、各ベースのス
ロット毎にチャネル番号が予め決まっており、予め各チ
ャネルのアクセスサイクルが分かるため、チャネル番号
とスロットアクセスとを対応させたＩ／Ｏテーブルは最
初から固定のもので良く、逐一各ベースのＩ／Ｏスロッ
ト毎にアクセスしてＩ／Ｏテーブルを作成する必要はな
い。

【００３５】次に、本発明に係る第２実施例を説明す
る。

【００３６】第２実施例のＰＣは、ＣＰＵユニット１１
のＭＰＵ１６がプログラマブルウエイト機能を有してな
く、ＣＰＵユニット内のウエイト発生回路によってウエ
イトを変えるようにしたものである。

【００３７】図８は、第２実施例に係るＰＣのＣＰＵユ
ニット３１の構成を示している。ＣＰＵユニット３１以
外の構成は、図２に示す第１実施例のものと同様であ
る。

【００３８】このＣＰＵユニット３１は、ＭＰＵ３２、
ＭＰＵバス３３、データレジスタ（ＤＲ）３４、ＭＰＵ
３２にクロック信号を送信するクロック発生回路３５、
ＭＰＵ３２から出力されたアドレス信号をデコードする
アドレスデコード回路３６、アドレスデコード回路３６
を介してデコードされた信号に基づきウエイト信号を発
生するウエイト信号発生回路３７、およびウエイトテー
ブルが記憶されたウエイトテーブルメモリ３８から構成
されている。

【００３９】ＭＰＵ３２は、プログラマブルウエイト機
能を持たずユーザプログラムを実行するユーザプログラ
ム実行部３８と、第１実施例と同様に作成したＩ／Ｏテ
ーブルを有するＩ／Ｏテーブルメモリ４０とを有する。
なお、ユーザプログラム実行部３８は、クロック発生回
路３５からのクロック信号を分周等してシステムクロッ
クを作成する。

【００４０】図９は、本実施例のウエイトテーブルメモ
リ３８に記憶されたウエイトテーブル３８ａを示してい
る。このテーブル３８ａには、ベース毎にクロック信号
のウエイト数が設定されており、本体ベース１はウエイ
ト数“０”、増設ベース２はウエイト数“２”というよ
うに予め設定されている。

【００４１】次に、本実施例の動作を図面を参照して説
明する。

【００４２】図１０は、アクセス先のＩ／Ｏユニットが
本体ベース１の場合で、ウエイト（ＷＡＩＴ）信号によ
るＭＰＵ３２中の各信号の状態変化を示している。

【００４３】ＭＰＵ３２では、クロック発生回路３５か
らのクロック信号を分周したシステムクロックに基づ
き、３システムクロックサイクルで各Ｉ／Ｏユニットに
アクセスを行っており、データバス上にデータを送り出
すと共に、制御信号としてライト信号等を出力してい
る。

【００４４】そして、ＭＰＵ３２のユーザプログラム実
行部３９では、システムクロックに基づきユーザプログ
ラムを実行しており、その際にＩ／Ｏユニット１３等の
チャネルを指定する場合には、まずはＩ／Ｏテーブルメ
モリ４０を参照して、そのチャネル番号をＩ／Ｏユニッ
ト１３等が装着された箇所を示すスロットアドレスに変
換し、そのスロットアドレスをＭＰＵバス３３に出力す
る。

【００４５】スロットアドレスは、図８に示すように、
データレジスタ３４を介してアクセスしようとするＩ／
Ｏユニット１３等に送信されると共に、アドレスデコー
ド回路３６に入力してデコードされる。そしてデコード
されたスロットアドレスは、ウエイト信号発生回路３７
に入力して、ウエイト信号発生回路３７が、ウエイトテ
ーブルメモリ３８に記憶されたウエイトテーブル３８ａ
（図９参照）を参照して、そのＩ／Ｏユニット１３等が
装着された箇所のスロットアドレスの上位の値から、そ
のＩ／Ｏユニット１３等が装着されたベースを検出して
当該ベースのウエイト数を読出し、そのウエイト数に応
じたシステムクロックの分のウエイト信号をＭＰＵ３２
へ送出する。

【００４６】ここで、図１０の場合は、本体ベース１の
Ｉ／Ｏユニット１３へのアクセスであるため、図９より
システムクロックのウエイト数が“０”で、ウエイト信
号がノンアクティブとなり、アドレスバス上のアドレス
信号や、データバス上の出力データ、制御バス上のライ
ト信号等にウエイト時間を設けずにアクセスすることに
なる。

【００４７】図１１は、アクセス先のＩ／Ｏユニットが
増設ベースの場合で、ウエイト（ＷＡＩＴ）信号による
ＭＰＵ３２中の各信号の状態変化を示している。

【００４８】この場合、ウエイトテーブル３８ａの参照
処理までは、前述した図１０の場合の説明と同様であ
り、ウエイトテーブル３８ａを参照して、そのＩ／Ｏユ
ニット２３等が装着されたベースのウエイト数を読出
し、そのウエイト数をＭＰＵ３２へ送出する。図１１で
は、増設ベース２のＩ／Ｏユニット２３等へのアクセス
の場合であるため、図９に示すウエイトテーブル３８ａ
よりウエイト数は“２”となり、スロットアドレスのア
ドレス信号やデータ等をシステムクロックの２サイクル
分だけ遅延させるように、ウエイト信号を２システムク
ロック分だけアクティブにしてＭＰＵ３２へ送信する。

【００４９】ＭＰＵ３２では、ユーザプログラム実行部
３９がそのウエイト信号を受信して、ユーザプログラム
実行部３９が、バス上へ出力しているアドレス信号やデ
ータ等に２ウエイトサイクルＴＷ１，ＴＷ２を入れ、ア
ドレス信号やデータ等を２システムクロック分遅延させ
て出力する。

【００５０】これにより、ユーザプログラム実行部３９
から当該増設ベース２のＩ／Ｏユニット２３等へ送信さ
れるアドレス信号や、データ、および制御信号は、図１
０に示すノーウエイトの場合と比べて、本体ベース１と
増設ベース２との増設距離に応じた２システムクロック
分遅れることになる。

【００５１】従って、第２実施例によれば、ＭＰＵ３２
内のユーザプログラム実行部３９がプログラマブルウエ
イト機能を持たない場合でも、アドレスデコード回路３
６、ウエイト信号発生回路３７、およびウエイトテーブ
ルメモリ３８が、ＭＰＵ３２から出力されたアドレス信
号受けて、アクセス先のＩ／Ｏユニットが装着されたベ
ースに対応したウエイト時間を当該ＭＰＵ３２へ送信す
るようにしたため、第１実施例の場合と同様に、増設ベ
ース２の台数が増えた場合や、本体ベース１と各増設ベ
ース２との間の増設距離が長くなった場合でも、各ベー
ス１，２上のＩ／Ｏユニット１３，２３へ効率よくアク
セスできる。

【００５２】なお、第２実施例でも、本体ベース１およ
び増設ベース２におけるチャネル割付け方法は、第１実
施例のところでも述べたように、フリーロケーション方
式、フリーチャネル方式、あるいは固定チャネル方式の
どのチャネル割り付け方法でもよい。

【００５３】

【発明の効果】以上説明したように、請求項１記載の発
明では、ユーザプログラムの実行によりＩ／Ｏユニット
のチャネルを指定する際には、ユーザプログラム実行手
段が、Ｉ／Ｏテーブルを参照して当該Ｉ／Ｏユニットの
チャネル番号をスロットアドレスに変換し、そのスロッ
トアドレスを当該Ｉ／Ｏユニットが装着されたベースの
ウエイト時間だけ遅延して出力するようにしたため、Ｉ
／Ｏユニットにアクセスする場合にはベース毎にそのア
クセスウエイト時間に従ってアクセスすることになり、
増設ベースの台数が増えた場合や、本体ベースと各増設
ベースとの間の増設距離が長くなった場合でも、各ベー
スのＩ／Ｏユニットへ効率よくアクセスできる。

【００５４】また、請求項２記載の発明では、ユーザプ
ログラムの実行によりＩ／Ｏユニットのチャネルを指定
する際には、ユーザプログラム実行手段が当該Ｉ／Ｏユ
ニットのチャネル番号をスロットアドレスに変換して出
力し、ウエイト信号発生手段がそのスロットアドレスを
受けてウエイトテーブルを参照することにより、当該ス
ロットアドレスのＩ／Ｏユニットが装着されたベースの
ウエイト時間に応じたウエイト信号をユーザプログラム
実行手段へ送信し、当該ウエイト時間に応じてユーザプ
ログラム実行手段が出力するスロットアドレスを遅延さ
せるようにしたため、ユーザプログラム実行手段にプロ
グラマブルウエイト機能がない場合でも、第１実施例の
場合と同様に、各ベースのＩ／Ｏユニットへ効率よくア
クセスできる。

【図面の簡単な説明】

【図１】本発明に係るＰＣの第１実施例を示すブロック
図。

【図２】第１実施例の詳細な構成を示すブロック図。

【図３】フリーロケーション方式によるチャネル割付け
例を示す説明図。

【図４】フリーロケーション方式でチャネルを割付た場
合のＩ／Ｏテーブルを示す説明図。

【図５】第１実施例においてＩ／Ｏユニットにアクセス
する場合の処理手順を示すフローチャート。

【図６】フリーチャネル方式によるチャネル割付け例を
示す説明図。

【図７】フリーチャネル方式でチャネルを割付けたた場
合のＩ／Ｏテーブルを示す説明図。

【図８】第２実施例に係るＰＣのＣＰＵユニットの構成
を示すブロック図。

【図９】ウエイトテーブルを示す説明図。

【図１０】アクセス先のＩ／Ｏユニットが本体ベースの
場合におけるＭＰＵ中の各信号の状態変化を示すタイミ
ングチャート。

【図１１】アクセス先のＩ／Ｏユニットが増設ベースの
場合におけるＭＰＵ中の各信号の状態変化を示すタイミ
ングチャート。

【符号の説明】

１ 本体ベース ２ 増設ベース ３ 増設ケーブル １１ ＣＰＵユニット １３ Ｉ／Ｏユニット １６ ＭＰＵ １８ ユーザプログラム実行部（ユーザプログラム実行
手段） １９ Ｉ／Ｏテーブルメモリ １９ａ Ｉ／Ｏテーブル ２３ Ｉ／Ｏユニット ３１ ＣＰＵユニット ３２ ＭＰＵ ３７ ウエイト信号発生回路（ウエイト信号発生手段） ３８ ウエイトテーブルメモリ ３８ａ ウエイトテーブル ３９ ユーザプログラム実行部（ユーザプログラム実行
手段） ４０ Ｉ／Ｏテーブルメモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ユーザプログラムを実行するＣＰＵユニ
   ットが本体ベースに装着され、当該本体ベースには複数
   のＩ／Ｏユニットが装着された複数の増設ベースが増設
   ケーブルを介して接続されたプログラマブル・コントロ
   ーラにおいて、 各ベースに装着されたＩ／Ｏユニットのチャネル番号
   と、Ｉ／Ｏユニットが装着されたスロットのスロットア
   ドレスとを対応させたＩ／Ｏテーブルが格納されたＩ／
   Ｏテーブルメモリと、 ベース毎にウエイト時間を記憶しており、ユーザプログ
   ラムの実行によりＩ／Ｏユニットのチャネルを指定する
   際には、上記Ｉ／Ｏテーブルメモリに記憶されたＩ／Ｏ
   テーブルを参照して当該Ｉ／Ｏユニットのチャネル番号
   をスロットアドレスに変換し、そのスロットアドレスを
   当該Ｉ／Ｏユニットが装着されたベースのウエイト時間
   だけ遅延して出力するユーザプログラム実行手段と、 を具備することを特徴とするプログラマブル・コントロ
   ーラ。
2. 【請求項２】 ユーザプログラムを実行するＣＰＵユニ
   ットが本体ベースに装着され、当該本体ベースには複数
   のＩ／Ｏユニットが装着された複数の増設ベースが増設
   ケーブルを介して接続されたプログラマブル・コントロ
   ーラにおいて、 各ベースに装着されたＩ／Ｏユニットのチャネル番号
   と、Ｉ／Ｏユニットが装着されたスロットのスロットア
   ドレスとを対応させたＩ／Ｏテーブルが格納されたＩ／
   Ｏテーブルメモリと、 ユーザプログラムの実行によりＩ／Ｏユニットのチャネ
   ルを指定する際には、上記Ｉ／Ｏテーブルメモリに記憶
   されたＩ／Ｏテーブルを参照して当該Ｉ／Ｏユニットの
   チャネル番号をスロットアドレスに変換し、そのスロッ
   トアドレスを出力するユーザプログラム実行手段と、 各ベース毎にウエイト時間を設定したウエイトテーブル
   が格納されたウエイトテーブルメモリと、 上記ユーザプログラム実行手段から出力されたスロット
   アドレスを受けて、上記ウエイトテーブルメモリに記憶
   されたウエイトテーブルを参照し、当該スロットアドレ
   スのＩ／Ｏユニットが装着されたベースのウエイト時間
   に応じたウエイト信号を出力して、上記ユーザプログラ
   ム実行手段に当該ウエイト時間に応じてスロットアドレ
   スを遅延させるウエイト信号発生手段と、 を具備することを特徴とするプログラマブル・コントロ
   ーラ。