JPH06124948A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH06124948A
JPH06124948A JP5151481A JP15148193A JPH06124948A JP H06124948 A JPH06124948 A JP H06124948A JP 5151481 A JP5151481 A JP 5151481A JP 15148193 A JP15148193 A JP 15148193A JP H06124948 A JPH06124948 A JP H06124948A
Authority
JP
Japan
Prior art keywords
wiring
film
based material
forming method
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5151481A
Other languages
English (en)
Inventor
Yukiyasu Sugano
幸保 菅野
Junichi Sato
淳一 佐藤
Kazuhide Koyama
一英 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5151481A priority Critical patent/JPH06124948A/ja
Priority to KR1019930016963A priority patent/KR100255397B1/ko
Publication of JPH06124948A publication Critical patent/JPH06124948A/ja
Priority to US08/627,511 priority patent/US5795825A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/037—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being on top of a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 Ａｌ系材料を埋め込んで形成する配線形成方
法について、全面にわたって高度な平坦化を達成する。 【構成】 基板１上に形成した凹部４，８にＡｌ系材
料１０を高温成膜して埋め込み、その後不織布やエッチ
ング液により研磨を行う。基板上の合わせ用アライメ
ントマークを用いてリソグラフィ工程を行う際、合わせ
用アライメントマーク以外の部分の凹部にＡｌ系材料を
高温成膜して埋め込み、その後研磨を行う。基板上に
Ａｌ系材料を成膜してこれを埋め込み、その後、研磨法
を用いて平坦化する際、Ａｌ系材料を平坦化した後、Ａ
ｌ上に反射防止膜を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造等に
適用される配線形成方法に関する。本発明は特に、半導
体ウェハ全面にわたって平坦化されたＡｌ多層配線を容
易に製造する場合に好適に利用できる。
【０００２】
【従来の技術】ＬＳＩに用いるＡｌ系材料（純Ａｌ、Ａ
ｌ合金、及びこれらを主成分とするもの）による配線
（以下Ａｌ配線と称する）は、２層から３層へと、その
集積度の増大に従って、しだいに多層化する傾向にあ
る。このような多層化を実現する上でも、平坦化は重要
な技術である。平坦化はコンタクトホール、及び配線と
配線の隙間について行う必要がある。現在のところ、コ
ンタクトホールについては、ＡｌもしくはＷを埋め込む
ことによって達成している。一方、配線と配線の隙間に
ついては層間絶縁膜を平坦化することによって達成して
いる。層間絶縁膜を平坦化する方法としては、成膜とエ
ッチバックを組み合わせる方法、エッチバックの犠牲層
として塗布焼成ガラス膜（ＳＯＧ，ｓｐｉｎｏｎ ｇｌ
ａｓｓ）あるいはフォトレジストを用いる方法などがあ
る。
【０００３】しかし、いかなる層間絶縁膜の平坦化法を
用いても、配線パターンの存在している部分と存在して
いない部分の段差は残ってしまう。この段差は配線を多
層化すればするほど大きくなる。ところが、フォトレジ
ストのパターン形成に用いるステッパーの焦点深度は±
０．５μｍ程度しかなく、段差の上下で同時にパターン
形成することが不可能になっている。
【０００４】上記のように、全面にわたってパターン形
成に支障を来たさない高度な平坦化を達成することは必
ずしも容易には実現されないのである。例えば、従来例
の一例として、従来より行われている成膜とエッチバッ
クを組み合わせる方法での層間絶縁膜の平坦化の例を図
４４〜図４８を参照して説明してこの問題を説明する
と、以下のとおりである。
【０００５】（ａ）Ｓｉ基板１に層間絶縁膜ＳｉＯ2
２を５００ｎｍ成膜した後、レジストマスク３を用いて
反応性イオンエッチングによりコンタクトホール４を開
口する（図４４）。
【０００６】（ｂ）スパッタ法でＴｉ膜３ａを成膜す
る。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ４ｋＷ Ｔｉ膜厚 ０．１μｍ 引き続き、スパッタ法でＡｌ−Ｓｉ膜９を成膜する。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 ５００℃ ターゲット電力 ２２．５ｋＷ Ａｌ膜厚 ０．６μｍ これにより図４５の構造とする。
【０００７】（ｃ）フォトレジスト７をパターニングし
た後、Ａｌ９及びＴｉ３ａを反応性イオンエッチングで
加工する。 条件：ガスＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃｃｍ 圧力 ２Ｐａ マイクロ波パワー １０００Ｗ ＲＦバイアスパワー ５０Ｗ これにより図４６の構造とする。
【０００８】（ｄ）層間絶縁膜ＳｉＯ2 １１を成膜す
る（図４７）。これは、次の手順で行う。まず、プラズ
マＣＶＤＳｉＯ2 を成膜する。 条件：ガスＴＥＯＳ／Ｏ2 ＝３５０／３５０ＳＣＣＭ 圧力 １．３３Ｐａ ウェハー加熱温度 ３９０℃ ＲＦバイアスパワー ３５０Ｗ ＳｉＯ2 膜厚 １００ｎｍ 次に、熱ＣＶＤＳｉＯ2 を成膜する。 条件：ガスＴＥＯＳ／Ｏ2 ＝１０００／２０００ＳＣＣ
Ｍ 圧力 １２ｋＰａ ウェハー加熱温度 ３９０℃ ＳｉＯ2 膜厚 ４５０ｎｍ 引き続きエッチングして平坦化する。 条件：ガスＣＦ4 ／Ｏ2 ＝１００／８ＳＣＣＭ 圧力 ４０Ｐａ マグネトロンＲＩＥ、エッチング量 ４５０ｎｍ 次に、プラズマＣＶＤＳｉＯ2 を成膜する。 条件：ガスＴＥＯＳ／Ｏ2 ＝３５０／３５０ＳＣＣＭ 圧力 １．３３ｋＰａ ウェハー加熱温度 ３９０℃ ＲＦバイアス ３５０Ｗ ＳｉＯ2 膜厚 １００ｎｍ
【０００９】（ｅ）ビアホール８′を開口した後、２層
目のメタル層１０（Ａｌ−Ｓｉ）を成膜する（図４
８）。これは次の手順で行う。まず、スパッタ法でＴｉ
膜３ｂを成膜する。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ４ｋＷ Ｔｉ膜厚 ０．１μｍ 引き続き、スパッタ法でＡｌ−Ｓｉ膜１１を成膜する。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 ５００℃ ターゲット電力 ２２．５ｋＷ Ａｌ膜厚 ０．８μｍ
【００１０】
【発明が解決しようとする課題】ところで、上記のプロ
セスでは、Ａｌ配線の存在する各図の左半分と、Ａｌ配
線の存在しない各図の右半分では、１層目のＴｉ３ａ及
びＡｌ−Ｓｉ９の膜厚だけ段差が生じてしまう。上記の
例では０．７μｍになる。ＳｉＯ2 １１にビアホール
８′をパターニングする場合、Ａｌ−Ｓｉ１０上でパ
ターニングする場合には、レンジで０．７μｍのステッ
パーの焦点深度が必要となる。この場合はまだ対応可能
であるが、更に、２層目のＡｌ配線を形成した後では
０．７＋０．９＝１．６μｍの焦点深度が必要となり、
対応不可能となる。このように、従来の技術において
は、パターン形成のために要する全面にわたっての高度
な平坦化は困難なのである。
【００１１】
【発明の目的】本発明は、上記従来技術の問題点を解決
して、Ａｌ系材料を埋め込んで形成する配線形成方法に
ついて、全面にわたって高度な平坦化を達成できる技術
を提供することを目的とする。
【００１２】
【問題点を解決するための手段】本出願の請求項１の発
明は、基板上に形成した凹部にＡｌ系材料を高温成膜し
て埋め込み、その後研磨を行うことを特徴とする配線形
成方法であり、これにより上記目的を達成するものであ
る。
【００１３】本出願の請求項２の発明は、基板上の合わ
せ用アライメントマークを用いてリソグラフィ工程を行
う配線形成方法において、基板上に形成した合わせ用ア
ライメントマーク以外の部分の凹部にＡｌ系材料を高温
成膜して埋め込み、その後研磨を行うことを特徴とする
配線形成方法であり、これにより上記目的を達成するも
のである。
【００１４】本出願の請求項３の発明は、研磨を、不織
布により行うことを特徴とする請求項１または２に記載
の配線形成方法であり、これにより上記目的を達成する
ものである。
【００１５】本出願の請求項４の発明は、研磨を、エッ
チング液を用いて行うことを特徴とする請求項１または
２に記載の配線形成方法であり、これにより上記目的を
達成するものである。
【００１６】本出願の請求項５の発明は、配線に対応す
る溝と、コンタクトホール（本明細書中、コンタクトホ
ール、ビアホール等の接続用孔部を総称して、コンタク
トホールと称する）とをＡｌ系材料で埋め込み、その後
研磨を行って平坦化することを特徴とする請求項１に記
載の配線形成方法であり、これにより上記目的を達成す
るものである。
【００１７】本出願の請求項６の発明は、コンタクトホ
ールをＡｌ系材料で埋め込み、その後研磨を行って平坦
化し、次いで配線に対応する溝をＡｌ系材料で埋め込
み、その後研磨を行って平坦化することを特徴とする請
求項１に記載の配線形成方法であり、これにより上記目
的を達成するものである。
【００１８】本出願の請求項７の発明は、基板上に形成
した凹部にＡｌ系材料を高温成膜して埋め込み、その後
研磨を行うとともに、研磨のストッパ層を設ける構成と
したことを特徴とする配線形成方法であり、これにより
上記目的を達成するものである。
【００１９】本出願の請求項８の発明は、研磨のストッ
パ層が、基板上の層間膜と同材料で形成するものである
ことを特徴とする請求項７に記載の配線形成方法であ
り、これにより上記目的を達成するものである。
【００２０】本出願の請求項９の発明は、研磨のストッ
パ層が、基板上の層間膜と異種材料で形成されたもので
あることを特徴とする請求項７に記載の配線形成方法で
あり、これにより上記目的を達成するものである。
【００２１】本出願の請求項10の発明は、平坦化された
層間絶縁膜に、凹部（配線に対応する溝とコンタクトホ
ール、またはそのいずれかに対応する穴等）を形成した
後、基板上にＡｌ系材料を成膜してこれを埋め込み、そ
の後、凹部（溝とコンタクトホール等）以外のＡｌ系材
料を研磨法を用いて平坦化する配線形成方法において、
Ａｌ系材料を平坦化した後、Ａｌ系材料上に反射防止膜
を形成する配線形成方法であり、これにより上記目的を
達成するものである。
【００２２】本出願の請求項11の発明は、前記反射防止
膜が導電体であり、Ａｌ系材料を段差を残す形で平坦化
した後、全面に反射防止膜を成膜し、再度平坦化して反
射防止膜を埋め込むことを特徴とする請求項10に記載の
配線形成方法であり、これにより上記目的を達成するも
のである。
【００２３】本出願の請求項12の発明は、前記反射防止
膜が導電体であり、Ａｌ系材料を平坦化した後、全面に
反射防止膜を成膜しＡｌ系材料のパターンに合わせて反
射防止膜加工することを特徴とする請求項10に記載の配
線形成方法であり、これにより上記目的を達成するもの
である。
【００２４】本出願の請求項13の発明は、前記反射防止
膜が不導体であり、そのまま全面に残すことを特徴とす
る請求項10に記載の配線形成方法であり、これにより上
記目的を達成するものである。
【００２５】本出願の請求項14の発明は、バリアメタル
を形成するとともに、Ａｌ系材料の形成後、凹部（溝と
コンタクトホール等）以外のＡｌ系材料及びバリアメタ
ルを研磨法で除去することを特徴とする請求項10に記載
の配線形成方法であり、これにより上記目的を達成する
ものである。
【００２６】本出願の請求項15の発明は、前記Ａｌ系材
料及びバリアメタルを、ドライエッチングによる全面エ
ッチバックによって除去することを特徴とする請求項14
に記載の配線形成方法であり、これにより上記目的を達
成するものである。
【００２７】本出願の請求項16の発明は、Ａｌ系材料の
形成の際、Ａｌ系材料を溝とコンタクトホール以外の部
分には残らないように全て凹部（溝とコンタクトホール
等）内部に流れ込ませ、セルフアラインで配線を形成す
ることを特徴とする請求項14に記載の配線形成方法であ
り、これにより上記目的を達成するものである。
【００２８】本出願の請求項17の発明は、反射防止膜
を、埋め込み配線形成後絶縁性のある反射防止膜を低温
で形成することにより、その後反射防止膜をそのまま全
面に残して使用可能にすると同時に、Ａｌ系材料の熱ス
トレスに起因する故障（ヒロックやボイド等）の発生を
抑止することを特徴とする請求項14に記載の配線形成方
法であり、これにより上記目的を達成するものである。
【００２９】本発明の好ましい態様においては、平坦化
された層間絶縁膜に、配線に対応する溝と、コンタクト
ホール、またはそのいずれかに対応する凹部（穴）とを
形成した後、基板上に、基板を４００℃以上の高温に加
熱してＡｌ等のＡｌ系材料を成膜してこれらを埋め込
み、その後、研磨により、溝とホール以外のＡｌ系材料
を除去する。平坦化されるＡｌ系材料膜は、全面成長も
しくは選択成長ＣＶＤ法で形成することができる。
【００３０】また、研磨に用いるクロスが、ポリウレタ
ン製の不織布であることは好ましい態様である。
【００３１】また、平坦化にエッチング液を用いること
は、研磨微粒子を用いる必要がなく、汚染の問題が生じ
なくて好ましい。この研磨液は、りん酸を含む水溶液
（例えば、りん酸や、りん酸と硝酸の混合液や、りん酸
と硝酸と酢酸の混合液）、ＫＯＨもしくはＮａＯＨを含
む水溶液、第二鉄イオンを含む水溶液用エッチング液の
いずれかであることが好ましい。
【００３２】また、別の好ましい態様にあっては、基板
を４００℃以上の高温に加熱して成膜されたＡｌ系配線
を研磨平坦化することにより、リソグラフィー工程用の
合わせマークを露出させることである。
【００３３】また、別の好ましい態様は、平坦化された
層間絶縁膜に、配線に対応する溝と、コンタクトホー
ル、またはそのいずれかに対応する凹部（穴）とを形成
した後、基板上にＡｌ等のＡｌ系材料を成膜してこれら
を埋め込み、その後、溝とホール以外のＡｌ系材料を、
研磨法を用いて平坦化する際、溝の部分に研磨ストッパ
を形成しておくことである。この研磨ストッパが層間絶
縁膜と同一材質である態様をとることができ、また、こ
の研磨ストッパが層間絶縁膜と異種材質である態様をと
ることができる。
【００３４】
【作用】本発明は、Ａｌ系材料の成膜後、これを研磨し
て平坦化するものであり、従来、平坦化を層間絶縁膜に
負わせていたプロセスを、本発明ではＡｌ側に負わせる
ことにより、基板全面での平坦化を実現した。
【００３５】
【実施例】以下、本発明の具体的な実施例について、図
面を参照して説明する。但し当然のことではあるが、本
発明は実施例により限定されるものではない。
【００３６】実施例１ 本実施例は、Ａｌ配線用Ａｌ膜を研磨により平坦化する
ことにより、配線の信頼性を向上させる。この実施例の
プロセスを図１〜図６を用いて説明する。
【００３７】（ａ）まず、Ｓｉ基板１に層間絶縁膜Ｓｉ
Ｏ2 ２を成膜する（図１）。
【００３８】（ｂ）レジストマスク３を用い、反応性イ
オンエッチングにより、配線に対応する部分に溝４を形
成する。 条件：ガスＣ4 Ｆ8 ５０ＳＣＣＭ 圧力 ２Ｐａ ＲＦパワー １２００Ｗ 溝深さ ０．７μｍ これにより図２の構造を得る。
【００３９】（ｃ）レジストを除去した後、間にＳＯＧ
（塗布ガラス膜）６をはさんで３層レジストを形成す
る。上層レジスト７をコンタクトホールパターンに開口
した後、ＳＯＧを反応性イオンエッチングによりエッチ
ングする。 条件：ガスＣＨＦ3 ／Ｏ2 ＝７５／８ＳＣＣＭ ガス圧力 ６．５Ｐａ ＲＦパワー １３５０Ｗ 引き続き、下層レジスト５を反応性イオンエッチングに
よりエッチングする。 条件：ガスＯ2 ／Ｓ2 Ｃｌ2 ／Ｎ2 ＝３０／１０／１０
ＳＣＣＭ 圧力 ０．６７Ｐａ マイクロ波パワー ８５０Ｗ ＲＦパワー ３０Ｗ ウェハー温度 −３０℃ これにより図３の構造を得る。
【００４０】（ｄ）層間絶縁膜ＳｉＯ2 ２をエッチン
グして、コンタクトホール８を開口する（図４）。 条件：ガスＣ4 Ｆ8 ５０ＳＣＣＭ 圧力 ２Ｐａ ＲＦパワー １２００Ｗ
【００４１】（ｅ）レジストを除去した後、メタル膜を
成膜する。即ち、まずスパッタ法でＴｉ膜３ａを成膜す
る。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ４ｋＷ Ｔｉ膜厚 ０．１μｍ 引き続き、高温スパッタ法（５００℃）でＡｌ−Ｓｉ膜
１０を成膜する。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 ５００℃ ターゲット電力 ２２．５ｋＷ Ａｌ膜厚 ０．６μｍ これで、図５に示すように、配線に対応する溝４とコン
タクトホール８は埋め込まれた。
【００４２】（ｆ）次にＡｌ膜１０を研磨し平坦化す
る。本実施例においては、Ｓｉ基板の研磨に使う２軸回
転研磨機を用いる。Ａｌは柔らかいので研磨剤は用いな
い。対抗面には耐薬品性のあるポリウレタン製の不織布
を用いる。研磨面にはエッチング液として、例えばＫＯ
Ｈの１ｗｔ％水溶液を用いる（ＮａＯＨの１ｗｔ％水溶
液でも全く同様にできる）。なお、別途りん酸、または
これと硝酸、またはこれらと更に酢酸との混合液をエッ
チング液として用いて実施したが、同様の効果が得られ
た。
【００４３】研磨後引き続き、層間絶縁膜ＳｉＯ2 １
１としてプラズマＣＶＤＳｉＯ2 を成膜する。 条件：ガスＴＥＯＳ／Ｏ2 ＝３５０／３５０ＳＣＣＭ 圧力 １．３３ｋＰａ ウェハー加熱温度 ３９０℃ ＲＦバイアス ３５０Ｗ ＳｉＯ2 膜厚 １０００ｎｍ これにより図６の構造が得られた。続けて２層目の配線
も同様に形成することができる。
【００４４】実施例２ 本実施例は、実施例１のＡｌ配線用Ａｌ膜の形成を、Ｃ
ＶＤ法にて行う方法である。このプロセスを図７〜１２
を用いて説明する。
【００４５】（ａ）まず、Ｓｉ基板１に層間絶縁膜Ｓｉ
Ｏ2 ２を成膜する（図７）。
【００４６】（ｂ）レジストマスク３を用い、反応性イ
オンエッチングにより、配線に対応する部分に溝４を形
成する（図８）。
【００４７】（ｃ）レジストを除去した後、間にＳＯＧ
（塗布ガラス膜）６をはさんで３層レジストを形成す
る。上層レジスト７をコンタクトホールパターンに開口
した後、ＳＯＧを反応性イオンエッチングによりエッチ
ングする。引き続き、下層レジスト５を反応性イオンエ
ッチングによりエッチングする（図９）。
【００４８】（ｄ）層間絶縁膜ＳｉＯ2 ２をエッチン
グして、コンタクトホール８を開口する（図１０）。 以上は実施例１と同様である。
【００４９】（ｅ）レジストを除去した後、メタル膜を
成膜する。まず、高温スパッタ法でＡｌ−Ｓｉ膜９を成
膜する。これは、引き続き行われるＣＶＤ法での成長核
を形成するためである。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 ５００℃ ターゲット電力 ５ｋＷ Ａｌ膜厚 ５０ｎｍ 引き続きＣＶＤ法でＡｌ膜１０を全面に形成する。形成
条件は以下の通りである。 原料ガス：ジメチルアルミニウムハイドライド 〔ＤＭＡＨ，ＡｌＨ（ＣＨ3 ）2 〕及びＨ2 ＤＭＡＨ分圧０．４Ｐａ，Ｈ2 分圧１４０Ｐａ ウェハー加熱温度 ３００℃ Ａｌ膜厚 ０．６μｍ これで、図１１に示すように、配線に対応する溝４とコ
ンタクトホール８は埋め込まれた。
【００５０】（ｆ）次にＡｌ膜１０，９を研磨し平坦化
する。この場合は、エッチング液として塩化第二鉄の１
０ｗｔ％水溶液を用いる。第二鉄はＡｌよりわずかにイ
オン化傾向が大きいため、速度の遅いＡｌのエッチング
に適している。
【００５１】引き続き、層間絶縁膜ＳｉＯ2 １１とし
てプラズマＣＶＤＳｉＯ2 を成膜する（図１２）。続け
て２層目の配線も同様に形成することができる。
【００５２】実施例３ 本実施例は、Ａｌ配線用Ａｌ膜の平坦化をコンタクトホ
ールと配線に分けて行い、Ａｌ埋め込みの困難さを軽減
するものである。図１３〜１８を参照する。
【００５３】（ａ）まず、Ｓｉ基板１に層間絶縁膜Ｓｉ
Ｏ2 ２を成膜する。次にレジストマスクで反応性イオ
ンエッチングによりコンタクトホール８を開口する。 条件：ガスＣ4 Ｆ8 ５０ＳＣＣＭ 圧力 ２Ｐａ ＲＦパワー １２００Ｗ 溝深さ ０．７μｍ レジストを除去した後、メタル膜を成膜する。まず、ス
パッタ法でＴｉ膜３ａを成膜する。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ４ｋＷ Ｔｉ膜厚 ０．１μｍ 引き続き、スパッタ法でＡｌ−Ｓｉ膜９ａを成膜す
る。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 ５００℃ ターゲット電力 ２２．５ｋＷ Ａｌ膜厚 ０．６μｍ これで、図１３に示すように、コンタクトホール８は埋
め込まれた。
【００５４】（ｂ）次にＡｌ膜を研磨し平坦化する。研
磨の方法は実施例１と同様とした（図１４）。研磨後の
Ａｌ−Ｓｉを９ｂで示し、同じくＴｉ膜を３ｂで示
す。
【００５５】（ｃ）引き続き、層間絶縁膜ＳｉＯ2 １
１としてプラズマＣＶＤＳｉＯ2 を成膜する。 条件：ガスＴＥＯＳ／Ｏ2 ＝３５０／３５０ＳＣＣＭ 圧力 １．３３ｋＰａ ウェハー加熱温度 ３９０℃ ＲＦバイアス ３５０Ｗ ＳｉＯ2 膜厚 ５００ｎｍ
【００５６】（ｄ）レジストマスク３を用い、反応性イ
オンエッチングにより、配線に対応する部分に溝を掘
る。 条件：ガスＣ4 Ｆ8 ５０ＳＣＣＭ 圧力 ２Ｐａ ＲＦバイアス １２００Ｗ 溝深さ ０．７μｍ
【００５７】（ｅ）レジストを除去した後、メタル膜を
成膜する。まず、スパッタ法でＴｉ膜８１を成膜す
る。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ４ｋＷ Ｔｉ膜厚 ０．１μｍ 引き続き、スパッタ法でＡｌ−Ｓｉ膜９を成膜する。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 ５００℃ ターゲット電力 ２２．５ｋＷ Ａｌ膜厚 ０．６μｍ これで、図１７に示すように、配線に対応する溝も埋め
込まれた。
【００５８】（ｆ）次にＡｌ膜を研磨し平坦化する。研
磨の方法は実施例１と同様にした。引き続き、層間絶縁
膜ＳｉＯ2 １１′としてプラズマＣＶＤＳｉＯ2 を成
膜した。 条件：ガスＴＥＯＳ／Ｏ2 ＝３５０／３５０ＳＣＣＭ 圧力 １．３３ｋＰａ ウェハー加熱温度 ３９０℃ ＲＦバイアス ３５０Ｗ ＳｉＯ2 膜厚 １０００ｎｍ これにより図１８の構造を得た。続けて２層目の配線も
同様に形成することができる。上述した実施例１〜３に
よれば、以下のような効果が行われる。 ウェハー全面での完全平坦化が可能である。しかも、
層間絶縁膜の平坦化に比べて、工程がシンプルである。 Ａｌ配線を積み重ねていっても、平坦度が保持され
る。 配線の厚みが均一化されるために、信頼性の高いＡｌ
配線が形成される。 従来のＡｌの反応性イオンエッチングを用いる技術で
問題となるアフターコロージョンの問題がない。かつ、
原理的に完全な平坦化が実現できる。
【００５９】実施例４ 本実施例のプロセスを、図１９〜２１を用いて説明す
る。
【００６０】（ａ）まず、図１９に示すように、Ｓｉ基
板１に層間絶縁膜ＳｉＯ2 ２を成膜した後、コンタクト
ホール８を開口する。１ａで拡散層を示す。
【００６１】（ｂ）次に図２０に示ように、メタル膜を
成膜する。まず、スパッタ法でＴｉ膜８１を成膜する。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ４ｋＷ Ｔｉ膜厚 ０．１μｍ 引き続き、スパッタ法でＡｌ−Ｓｉ膜９を成膜する。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 ５００℃ ターゲット電力 ２２．５ｋＷ Ａｌ膜厚 ０．８μｍ これでコンタクトホールは埋め込まれたが、図２０に示
すように、Ａｌ−Ｓｉ膜９の表面は凹凸を呈する。
【００６２】（ｃ）そこで、次にＡｌ膜９の表面を平坦
化する。ここでは、Ｓｉ基板の研磨に使う２軸回転研磨
機を用いる。Ａｌは柔らかいので研磨剤は用いない。対
抗面には耐薬品性のあるクロスを用いる。研磨面にはエ
ッチング液として、例えばりん酸を用いる。りん酸での
室温におけるＡｌのエッチング速度は、３０ｎｍ／分程
度である。従って、１０分の研磨を行うことにより、３
００ｎｍ程度が除去される。その結果、図２１に示すよ
うに、Ａｌ−Ｓｉ膜９の表面は平坦化される。
【００６３】これにより、配線の厚さが部分的に変化す
ると、薄い部分で電流密度が上昇し、エレクトロマイグ
レーションで断線しやすくなるという信頼性上の問題は
なくなる。また、Ａｌのボイドやヒロック（突起）とい
った欠陥を検査することも容易となる。表面に凹凸があ
ると、これらの欠陥と凹凸を区別することが困難である
ため、このメリットも有用である。
【００６４】本実施例によると、配線の厚みが均一化
し、信頼性の高いＡｌ配線が形成でき、Ａｌ配線の欠陥
であるボイドやヒロックの検査が容易となり、やはり信
頼性の高いＡｌ配線が形成でき、また、アライメントマ
ーク上のＡｌが除去され、ステッパーで容易にパターン
合わせができるようになる。
【００６５】即ち、上記Ａｌ−Ｓｉ膜は５００℃という
高温で成膜されると、１〜２μｍ程度に結晶成長し、表
面は０．１〜０．２μｍの激しい凹凸を示し、また、平
坦化されるために下地の形状がＡｌ膜の上からは見にく
いという問題があり、配線の厚さが部分的に変化する
と、薄い部分で電流密度が上昇し、エレクトロマイグレ
ーションで断線しやすくなるという信頼性上の問題もあ
り、平坦化されて下地が見にくく、更に表面の凹凸が重
なるという悪条件のため、図５０で示すように形成した
構造の図５２で示すリソグラフィー工程において、合わ
せマーク７０が見づらく、合わせが困難であるという問
題が解決できた。合わせマークは４μｍ程度のサイズを
持つため、完全には平坦化されずＡｌ上からも読み取る
ことは可能であるが、０．１μｍ程度を要求される合わ
せ精度ができなくなる。
【００６６】実施例５ 本実施例のプロセスを図２２〜２５を用いて説明する。
【００６７】（ａ）まず、図２２に示すように、Ｓｉ基
板１に層間絶縁膜ＳｉＯ2 ２を成膜した後、コンタクト
ホール８を開口する。１ａは拡散層である。
【００６８】（ｂ）次に図２３に示すように、メタル膜
を成膜する。まず、スパッタ法でＴｉ８１膜を成膜す
る。条件は実施例４と同じとした。引き続き、スパッタ
法でＡｌ−Ｓｉ９幕を成膜する。条件は実施例４と同
じとした。これにより図２３の構造を得た。次にＡｌ膜
９の表面を平坦化する。条件は実施例４と同じとした。
但し、約３７分の研磨を行うことにより、図２４に示す
ように、コンタクトホール８部を除く８００ｎｍのすべ
てのＡｌが除去される。この後、ＴＩ８２とＡｌ−Ｓ
ｉ９′を成膜する。即ち、まず、スパッタ法でＴｉ
８２膜を成膜する。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ４ｋＷ Ｔｉ膜厚 ０．１μｍ 引き続き、スパッタ法でＡｌ−Ｓｉ９′膜を成膜す
る。 条件：Ａｒ流量 １００ＳＣＣＭ ガス圧 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ２２．５ｋＷ Ａｌ膜厚 ０．８μｍ これにより図２５の構造が得られた。
【００６９】実施例６ 本実施例は、Ａｌ配線用Ａｌ膜を研磨により平坦化する
ことにより、アライメントマークを露出させる例であ
る。このプロセスを図２６〜２９を用いて説明する。
【００７０】（ａ）まず、図２６に示すように、Ｓｉ基
板１に層間絶縁膜ＳｉＯ2 ２を通常の膜厚０．５μｍよ
り厚い１．０μｍ成膜する。
【００７１】（ｂ）次に図２７に示すように、フォトレ
ジスト３で、ステッパーに用いるアライメントマーク７
１をパターニングした後、反応性イオンエッチングでＳ
ｉＯ2 ２を０．５μｍエッチングする。
【００７２】（ｃ）次にフォトレジストを除去した後、
スパッタ法でＡｌ−Ｓｉ膜９を成膜する。条件は実施例
４と同じとした（図２８）。
【００７３】（ｄ）次にＡｌ膜の表面を平坦化する。条
件は実施例４と同じとした。その結果、図２９に示すよ
うに、Ａｌ−Ｓｉ膜９のアライメントマーク７１上の部
分は除去され、アライメントマーク７１面が出て、ステ
ッパーで容易に合わせができるようになる。
【００７４】実施例７ 本実施例は、配線用の溝を形成する際に、同時にストッ
パ用小パターンを形成した例である。
【００７５】単に研磨法を用いるだけであると、図４９
に示すように、広いＡｌ配線の部分でＡｌ膜厚が薄くな
ってしまうという問題がある。即ち、研磨の際、Ａｌは
不織布の圧力によりダメージを受けてエッチングが加速
されるが、広いＡｌ配線の場合には中央部がより強い圧
力を受けるため、薄くなってしまう傾向があるが、本実
施例はこれを防止した。
【００７６】本実施例のプロセスを、図３０〜図３５を
参照して説明する。
【００７７】（ａ）まず、Ｓｉ基板１に層間絶縁膜Ｓｉ
Ｏ2 ２を成膜する（図３０）。
【００７８】（ｂ）レジストマスク３で反応性イオンエ
ッチングにより、配線に対応する部分に溝４を掘る。 条件：ガスＣ4 Ｆ8 ５０ＳＣＣＭ 圧力 ２Ｐａ ＲＦパワー １２００Ｗ 溝深さ ０．７μｍ この際、ストッパ用小パターン１２を同時に形成してお
く（図３１）。この構造の鳥瞰図が図５１に対応する。
【００７９】（ｃ）この後の各プロセスは前記例と同様
に行った。条件の詳細な記載は省略する（前記各例参
照）。即ち、レジストを除去した後、間にＳＯＧ（塗布
ガラス膜）６をはさんで３層レジストを形成する。上層
レジスト７をコンタクトホールパターンに開口した後、
ＳＯＧを反応性イオンエッチングによりエッチングす
る。引き続き、下層レジスト５を反応性イオンエッチン
グによりエッチングする（図３２）。
【００８０】（ｄ）層間絶縁膜ＳｉＯ2 ２をエッチン
グして、コンタクトホール８を開口する（図３３）。
【００８１】（ｅ）レジストを除去した後、メタル膜を
成膜する。即ち、まず、スパッタ法でＴｉ膜８１を成膜
する。引き続き、スパッタ法でＡｌ−Ｓｉ膜９を成膜す
る。これで、図３４に示すように、配線に対応する溝４
とコンタクトホール８は埋め込まれた。
【００８２】（ｆ）次にＡｌ膜９を研磨し平坦化する。
その結果、従来例では薄くなっていた広い配線部分にお
いても、ストッパ用小パターン１２により研磨が止めら
れるため、配線膜厚が狭い配線部分と同じにすることが
できる。
【００８３】実施例８ 本実施例は、実施例７のストッパ用小パターンを、層間
絶縁膜とは別の材質で形成する方法である。図３６〜図
４３を参照する。
【００８４】（ａ）まず、Ｓｉ基板１に層間絶縁膜Ｓｉ
Ｏ2 ２を成膜する（図３６）。
【００８５】（ｂ）レジストマスク３を用い、反応性イ
オンエッチングにより、配線に対応する部分に溝４を掘
る（図３７）。この際、ストッパ用小パターン１２の部
分はない。
【００８６】（ｃ）これに引き続き全面にプラズマＳｉ
Ｎ１３を５００ｎｍ成膜する（図３８）。 条件：ガスＳｉＨ4 ／ＮＨ3 ／Ｎ2 ＝２９０／１７３０
／１０００ｓｃｃｍ 圧力 ３３２Ｐａ 成長温度 ４００℃
【００８７】（ｄ）レジストマスクで反応性イオンエッ
チングにより、ストッパ用小パターン１２を形成する
（図３９）。その後実施例７と同様に以下のプロセスを
施す。
【００８８】（ｅ）レジストを除去した後、間にＳＯＧ
（塗布ガラス膜）６をはさんで３層レジストを形成す
る。上層レジスト７をコンタクトホールパターンに開口
した後、ＳＯＧを反応性イオンエッチングによりエッチ
ングする。引き続き、下層レジスト５を反応性イオンエ
ッチングによりエッチングする（図４０）。
【００８９】（ｆ）層間絶縁膜ＳｉＯ2 ２をエッチン
グして、コンタクトホール８を開口する（図４１）。
【００９０】（ｇ）レジストを除去した後、メタル膜を
成膜する。即ちまず、スパッタ法でＴｉ膜８１を成膜す
る。引き続き、スパッタ法でＡｌ−Ｓｉ膜９を成膜す
る。これで、配線に対応する溝４とコンタクトホール８
は埋め込まれた（図４２）。
【００９１】（ｈ）次にＡｌ膜を研磨し平坦化する。図
４３から理解されるように、従来例では薄くなっていた
広い配線部分においても、ストッパ用小パターン１２に
より研磨が止められるため、配線膜厚が狭い配線部分と
同じにすることができる。
【００９２】本実施例、及び前記実施例７は、以下のよ
うな効果がある。 ウェハー全面での完全平坦化が可能である。 Ａｌ配線の広い部分と狭い部分で同じ膜厚にすること
ができる。 配線の厚みが均一化されるために、信頼性の高いＡｌ
配線が形成される。 ストッパの材質や膜厚を変えることにより、各Ａｌ配
線の厚みを自由に制御することができる。
【００９３】実施例９ 本実施例では、Ａｌ系材料の研磨平坦化を行なった後
に、反射防止膜を全面に形成する。これにより、後工程
での反射によるパターン変形の問題を無くすものであ
る。
【００９４】反射率の高いＡｌまたはＡｌ合金でＡｌ系
下地配線を形成し、その後、その上に層間絶縁膜をかぶ
せて、上層配線との間の接続孔を形成しようとすると、
それだけでは下地反射の影響でリソグラフィ工程でのパ
ターン歪みが生じ、パターンが変形してしまうおそれが
あるが、本実施例はこの問題点をも解消している（な
お、通常行なわれている研磨によらないでＡｌをパター
ン加工する方法では、反射防止膜を残しておくことがで
きるので、一般にこのような後工程での反射の問題は無
い）。
【００９５】本実施例は、反射防止膜を研磨によりＡｌ
配線上だけに形成する。図53ないし図63を参照して説明
する。
【００９６】（ａ）まず、Ｓｉ基板１に層間絶縁膜Ｓｉ
Ｏ2 ２を成膜する（図53）。
【００９７】（ｂ）レジストマスク３を用いて、反応性
イオンエッチングにより、配線に対応する部分に溝４を
掘る。条件は下記のとおりとした。 ガス：Ｃ4 Ｆ8 ５０ＳＣＣＭ、 圧力：２Ｐａ、 ＲＦパワー：１２００Ｗ、 溝深さ：０．７μｍ これにより図54の構造とした。
【００９８】（ｃ）レジストを除去した後、間にＳＯＧ
（塗布ガラス膜）６をはさんで３層レジストを形成す
る。上層レジスト７をコンタクトホールパターンに開口
した後、ＳＯＧを反応性イオンエッチングによりエッチ
ングする。引き続き、下層レジスト５を反応性イオンエ
ッチングによりエッチングする。これにより図55の構造
を得た。
【００９９】（ｄ）層間絶縁膜ＳｉＯ2 ２をエッチン
グして、コンタクトホール８を開口する（図56）。
【０１００】（ｅ）レジストを除去した後、メタル膜を
成膜する。即ち、スパッタ法でＴｉ膜９を成膜する。条
件は下記のとおりとした。 Ａｒ流量：１００ＳＣＣＭ、 ガス圧：０．５Ｐａ、 ウェハー加熱温度：１５０℃、 ターゲット電力：４ｋＷ、 Ｔｉ膜厚：０．１μｍ 引き続き、スパッタ法でＡｌ−Ｓｉ膜１０を成膜する。
条件は下記のとおりとした。 Ａｒ流量：１００ＳＣＣＭ、 ガス圧：０．５Ｐａ、 ウェハー加熱温度：５００℃、 ターゲット電力：２２．５ｋＷ、 Ａｌ膜厚：０．６μｍ これで、配線に対応する溝４とコンタクトホール８は埋
め込まれた（図57）。
【０１０１】（ｆ）次にＡｌ膜１０を研磨し平坦化す
る。この際、研磨をオーバーに行なうことにより、層間
絶縁膜ＳｉＯ2 ２の面から、Ａｌの表面を０．１μｍ
程度下げておく。これは図58にやや極端に示した。
【０１０２】（ｇ）スパッタ法でＴｉＯＮ膜１４を成膜
し、図59の構造とした。条件は下記のとおりとした。 ガス：Ａｒ／Ｎ2 ＝４０／７０ＳＣＣＭ、 ガス圧：０．５Ｐａ、 ウェハー加熱温度：１５０℃、 ターゲット電力：５ｋＷ、 Ｔｉ膜厚：３０ｎｍ
【０１０３】（ｈ）研磨平坦化を行ない、配線部分以外
のＴｉＯＮ膜を除去する（図60）。
【０１０４】（ｉ）層間絶縁膜としてＳｉＯ2 １１を
形成する（図61）。
【０１０５】（ｊ）レジスト１２を塗布し、２層目の配
線パターンを形成する（図62）。このとき下地配線層か
らの反射がないため、従来例に見られたパターンの変形
が起こらない。
【０１０６】（ｋ）層間絶縁膜ＳｉＯ2 １１をエッチ
ングして、配線用の溝１３を形成する（図63）。引き続
き第１層Ａｌ同様に配線層を形成する。
【０１０７】以上の説明からも明らかなように、本実施
例によれば、以下のような効果がある。 微細パターンになっても上層配線のパターン変形を防
止できる。 配線層の平坦化を損なうことなく、完全平安化された
Ａｌ多層配線の形成が可能である。 反射防止膜形成法については必要に応じて、各種形成
法の選択が可能である。プロセスに自由度がある。
【０１０８】実施例10 本実施例は、反射防止膜を全面に形成した後、配線部分
上を残してこれをエッチング除去する例である。図64な
いし図69を用いて説明する。
【０１０９】（ａ）から（ｅ）の工程までは前記実施例
９と同一である（実施例９を説明した図54ないし図57参
照）。
【０１１０】（ｆ）次にＡｌ膜１０を研磨し平坦化する
（図64）。
【０１１１】（ｇ）スパッタ法で反射防止膜としてＴｉ
ＯＮ膜１４を成膜する（図65）。条件は下記のとおりと
した。 ガス：Ａｒ／Ｎ2 ＝４０／７０ＳＣＣＭ、 ガス圧：０．５Ｐａ、 ウェハー加熱温度：１５０℃、 ターゲット電力：５ｋＷ、 Ｔｉ膜厚：３０ｎｍ
【０１１２】（ｈ）反応性イオンエッチング法により、
配線部分上以外のＴｉＯＮ膜１４を除去する。これによ
る図66の構造とした。条件は下記のとおりとした。 ガス：ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ＳＣＣＭ、 圧力：２Ｐａ、 マイクロ波パワー：１０００Ｗ、 ＲＦパワー：５０Ｗ
【０１１３】（ｉ）層間絶縁膜としてＳｉＯ2 １１を
形成する（図67）。以下は実施例１と同様にして、図6
8、図69の構造を得た。
【０１１４】本実施例も、実施例９と同様の効果を有す
る。
【０１１５】実施例11 本実施例では、不導体の反射防止膜を全面に形成した
後、そのまま全面に残す構成を採用した。図70ないし図
74を用いて説明する。
【０１１６】（ａ）から（ｅ）までは実施例９と同一で
ある（実施例９を説明した図54ないし図57参照）。
【０１１７】（ｆ）次にＡｌ膜１０を研磨し平坦化する
（図70）。
【０１１８】（ｇ）ＣＶＤ法でＳｉＯ膜１５を形成する
（図71）。条件は下記のとおりとした。 ガス：ＳｉＨ4 ／Ｎ2 Ｏ＝５０／５０ＳＣＣＭ、 ガス圧：３３０Ｐａ、 ウェハー加熱温度：４００℃、 ＲＦ電力：２００Ｗ
【０１１９】（ｈ）層間絶縁膜としてＳｉＯ2 １１を
形成する（図72）。以下は実施例９と同様にして、図7
3、図74の構造を得た。
【０１２０】本実施例も、実施例９、10と同様の効果を
有する。
【０１２１】実施例12 本実施例では、以下の工程で配線を形成する。
【０１２２】（ａ）Ｓｉ基板１上の層間絶縁膜２（Ｓｉ
Ｏ2 ）にリソグラフィとドライエッチング工程によっ
て、配線パターンに対応する溝４を掘る（図75）。ドラ
イエッチ条件は下記のとおりとした。 ガス：Ｃ4 Ｆ8 ＝５０ＳＣＣＭ、 圧力：２Ｐａ、 ＲＦパワー：１２００Ｗ
【０１２３】（ｂ）レジスト除去後、間にＳＯＧ膜６を
挟んだ下層レジスト５及び上層レジスト７を形成して３
層レジストを形成し、リソグラフィ工程で接続孔のパタ
ーニングをする。そしてさらにドライエッチングによっ
てコンタクトホール（接続孔）８を形成する（図76）。
【０１２４】（ｃ）レジスト除去後、配線材料の成膜を
行なう。その方法としては研磨、ドライエッチングによ
る全面エッチバック、溝４とホール８内にのみ成膜させ
る手段などがあるが、ここでは研磨手段を用いた。
【０１２５】まず、バリアメタル１６として、Ｔｉ＋Ｔ
ｉＮ（アニール有り）＋Ｔｉをスパッタ法により形成す
る。そして上層Ｔｉを形成後、真空中で連続してＡｌな
いしはＡｌ合金１０を、高温スパッタで形成する。これ
により溝４と接続孔８内部はＡｌ系材料１０及びバリア
メタル１６で充填される（図77）。形成条件は下記のと
おりとした。 Ｔｉ成膜条件 ガス：Ａｒ＝１００ＳＣＣＭ、 圧力：０．５Ｐａ、 基板加熱：１５０℃、 膜厚：３０ｎｍ ＴｉＮ成膜条件 ガス：Ａｒ／Ｎ2 ＝３０／８０ＳＣ
ＣＭ、 圧力：０．５Ｐａ、 基板加熱：１５０℃、 膜厚：７０ｎｍ ＴｉＮアニール条件 ５００℃，３０ｍｉｎ、 Ｎ2 −２０％Ｏ2 中 上層Ｔｉ成膜条件 ガス：Ａｒ＝１００ＳＣＣＭ、 圧力：０．５Ｐａ、 基板加熱：１５０℃、 膜厚：６０ｎｍ Ａｌ−１％Ｓｉ成膜条件 ガス：Ａｒ＝１００ＳＣＣ
Ｍ、 圧力：０．５Ｐａ、 基板加熱：５００℃、 膜厚：５００ｎｍ
【０１２６】（ｄ）研磨法により、配線部分以外のＡｌ
系材料１０及びバリアメタル１６の除去・平坦化を行な
う（図78）。この際、研磨機にはＳｉ基板の研削に用い
る２軸回転研磨機を使用する。また、Ａｌ系材料１０の
研磨においては、研磨剤は用いず、エッチング液として
例えばＫＯＨの１％水溶液を使用する。
【０１２７】（ｅ）反射防止膜１７としてＥＣＲ−ＣＶ
Ｄ法によりＳｉＯx またはＳｉＮyまたはＳｉＯx Ｎy
膜を１５０℃以下で形成する（図79）。ＳｉＮy を用い
たときの形成条件例を示す。 ＣＶＤ条件 ガス：ＳｉＨ4 ＋Ｎ2 Ｏ＝１００ＳＣＣＭ 圧力：０．１Ｐａ マイクロ波：８００Ｗ 基板加熱：Ｒ．Ｔ．〜１５０℃
【０１２８】Ａｌ配線の信頼性に関しては、寸法ルール
の微細化に伴い、ストレスマイグレーションによって生
ずるＡｌボイドや、ヒロックの発生による配線間ショー
トが問題となっており、これらを抑えるためには、Ａｌ
の直上にかぶせる膜の形成時、これをなるべく低温で成
膜することが望まれている（１５０℃以下）が、本実施
例はこれを満たすようにした。
【０１２９】上記ＣＶＤ条件におけるＳｉＨ4 とＮ2 Ｏ
の流量比、及び膜厚は、用いる波長によって最適値の組
み合わせが変わってくるが、例えば、ＫｒＦエキシマレ
ーザー（波長２４８ｎｍ）の場合、図84、図85に示すよ
うに、反射防止膜の光学定数（ｎ，ｋ）＝（２．０９，
０．８７）、膜厚２４ｎｍという好ましい組み合わせが
ある。このような膜は、図86に示すようにＳｉＨ4 とＮ
2 Ｏの流量比が約１：１の場合に得られる。
【０１３０】上記ガス条件は、形成する膜がＳｉＯx の
場合にはＳｉＨ4 ＋Ｃ2 Ｈ4 となり、形成する膜がＳｉ
Ｏx Ｎy の場合にはＳｉＨ4 ＋Ｃ2 Ｈ4 ＋Ｎ2 Ｏとな
る。そしてその流量比は、ｎ，ｋの値がそれぞれの場合
に最適になるように決められる。
【０１３１】（ｆ）さらに上層に層間絶縁膜としてＣＶ
Ｄ−ＳｉＯ2 膜１８を形成する（図80）。この時には、
４００℃程度の熱が加えられたとしても、下の反射防止
膜に抑えられて、もはやＡｌのヒロックは発生しない。
ＣＶＤ−ＳｉＯ2 膜成膜条件は下記のとおりとした。 ガス：ＳｉＨ4 ／Ｏ2 ／Ｎ2 ＝２５０／２５０／１００
ＳＣＣＭ、 温度：４１０℃、 圧力：１３．３Ｐａ、 膜厚：８００ｎｍ
【０１３２】（ｇ）リソグラフィとドライエッチング工
程によって、上の配線パターンの溝４０を堀り、またコ
ンタクトホール（接続孔）８０を開孔する。この際、下
地の反射の影響を受けないため、良好なパターニングが
可能となる（図81）。ドライエッチングの条件は、前記
（ａ）工程におけると同じで良い。
【０１３３】実施例13 （ａ）〜（ｃ）までは、実施例12と同様に行なった。次
いで、次の（ｄ´）工程を行った。
【０１３４】（ｄ´）ドライエッチングによる全面エッ
チバックにより、配線部分以外のＡｌ及びバリアメタル
の除去を行なう（図82）。この際、オーバーエッチング
が必要になるので、配線の上面は絶縁膜の上面より凹
み、研磨法程完全な平坦化は難しいが、プロセスが簡便
であることから、デバイスによってはこちらを採用する
方が有利な場合がある。Ａｌ及びバリアメタル全面エッ
チバック条件は下記のとおりとした。 ガス：ＢＣｌ3 ／Ｃｌ2 ＝４０／６０ＳＣＣＭ、 圧力：１．３Ｐａ、 ＲＦバイアス：５０Ｗ
【０１３５】（ｅ）〜（ｇ）までは、実施例12と同様に
行なった。
【０１３６】実施例14 （ａ）〜（ｂ）までは、実施例１と同様に行なった。次
いで、次の（ｃ´）工程を行った。
【０１３７】（ｃ´）最近研究されている技術として、
Ａｌ系材料を成膜後、加熱して溝中に流し込み、その後
のエッチバック無しに、セルフアラインで配線を形成し
ようとする技術がある。この方法を用いる場合の条件例
を示す（図83）。 Ａｌ−１％Ｓｉスパッタ成膜条件 ガス：Ａｒ＝１００
ＳＣＣＭ、 圧力：０．５Ｐａ、 基板加熱：１５０℃〜５００℃、 膜厚：３００〜５００ｎｍ 成膜後リフロー加熱条件 加熱温度：５００〜５８０
℃、 加熱時間：３０ｍｉｎ以下、ｉｎＡｒ雰囲気、 但し、Ａｌ成膜後、真空中で連続で処理する。
【０１３８】その後（ｄ）の工程は無く、（ｅ）〜
（ｇ）の工程は実施例12に準じて行なった。但しこの方
法はバリアメタルを用いない場合に有効であり、ＴｉＮ
等を敷いた場合には、その後やはりエッチバック等が必
要になる。
【０１３９】
【発明の効果】本発明の配線形成方法によれば、Ａｌ系
材料を埋め込んで形成する配線形成方法について、全面
にわたって高度な平坦化を達成することができる。
【図面の簡単な説明】
【図１】実施例１の工程を順に断面図で示すものである
（１）。
【図２】実施例１の工程を順に断面図で示すものである
（２）。
【図３】実施例１の工程を順に断面図で示すものである
（３）。
【図４】実施例１の工程を順に断面図で示すものである
（４）。
【図５】実施例１の工程を順に断面図で示すものである
（５）。
【図６】実施例１の工程を順に断面図で示すものである
（６）。
【図７】実施例２の工程を順に断面図で示すものである
（１）。
【図８】実施例２の工程を順に断面図で示すものである
（２）。
【図９】実施例２の工程を順に断面図で示すものである
（３）。
【図10】実施例２の工程を順に断面図で示すものである
（４）。
【図11】実施例２の工程を順に断面図で示すものである
（５）。
【図12】実施例２の工程を順に断面図で示すものである
（６）。
【図13】実施例３の工程を順に断面図で示すものである
（１）。
【図14】実施例３の工程を順に断面図で示すものである
（２）。
【図15】実施例３の工程を順に断面図で示すものである
（３）。
【図16】実施例３の工程を順に断面図で示すものである
（４）。
【図17】実施例３の工程を順に断面図で示すものである
（５）。
【図18】実施例３の工程を順に断面図で示すものである
（６）。
【図19】実施例４の工程を順に断面図で示すものである
（１）。
【図20】実施例４の工程を順に断面図で示すものである
（２）。
【図21】実施例４の工程を順に断面図で示すものである
（３）。
【図22】実施例５の工程を順に断面図で示すものである
（１）。
【図23】実施例５の工程を順に断面図で示すものである
（２）。
【図24】実施例５の工程を順に断面図で示すものである
（３）。
【図25】実施例５の工程を順に断面図で示すものである
（４）。
【図26】実施例６の工程を順に断面図で示すものである
（１）。
【図27】実施例６の工程を順に断面図で示すものである
（２）。
【図28】実施例６の工程を順に断面図で示すものである
（３）。
【図29】実施例６の工程を順に断面図で示すものである
（４）。
【図30】実施例７の工程を順に断面図で示すものである
（１）。
【図31】実施例７の工程を順に断面図で示すものである
（２）。
【図32】実施例７の工程を順に断面図で示すものである
（３）。
【図33】実施例７の工程を順に断面図で示すものである
（４）。
【図34】実施例７の工程を順に断面図で示すものである
（５）。
【図35】実施例７の工程を順に断面図で示すものである
（６）。
【図36】実施例８の工程を順に断面図で示すものである
（１）。
【図37】実施例８の工程を順に断面図で示すものである
（２）。
【図38】実施例８の工程を順に断面図で示すものである
（３）。
【図39】実施例８の工程を順に断面図で示すものである
（４）。
【図40】実施例８の工程を順に断面図で示すものである
（５）。
【図41】実施例８の工程を順に断面図で示すものである
（６）。
【図42】実施例８の工程を順に断面図で示すものである
（７）。
【図43】実施例８の工程を順に断面図で示すものである
（８）。
【図44】従来例の工程を順に断面図で示すものである
（１）。
【図45】従来例の工程を順に断面図で示すものである
（２）。
【図46】従来例の工程を順に断面図で示すものである
（３）。
【図47】従来例の工程を順に断面図で示すものである
（４）。
【図48】従来例の工程を順に断面図で示すものである
（５）。
【図49】問題点を示す図である。
【図50】従来技術を示す図である。
【図51】実施例７の説明図である。
【図52】問題点を示す図である。
【図53】実施例９の工程を順に断面図で示すものである
（１）。
【図54】実施例９の工程を順に断面図で示すものである
（２）。
【図55】実施例９の工程を順に断面図で示すものである
（３）。
【図56】実施例９の工程を順に断面図で示すものである
（４）。
【図57】実施例９の工程を順に断面図で示すものである
（５）。
【図58】実施例９の工程を順に断面図で示すものである
（６）。
【図59】実施例９の工程を順に断面図で示すものである
（７）。
【図60】実施例９の工程を順に断面図で示すものである
（８）。
【図61】実施例９の工程を順に断面図で示すものである
（９）。
【図62】実施例９の工程を順に断面図で示すものである
（10）。
【図63】実施例９の工程を順に断面図で示すものである
（11）。
【図64】実施例10の工程を順に断面図で示すものである
（１）。
【図65】実施例10の工程を順に断面図で示すものである
（２）。
【図66】実施例10の工程を順に断面図で示すものである
（３）。
【図67】実施例10の工程を順に断面図で示すものである
（４）。
【図68】実施例10の工程を順に断面図で示すものである
（５）。
【図69】実施例10の工程を順に断面図で示すものである
（６）。
【図70】実施例11の工程を順に断面図で示すものである
（１）。
【図71】実施例11の工程を順に断面図で示すものである
（２）。
【図72】実施例11の工程を順に断面図で示すものである
（３）。
【図73】実施例11の工程を順に断面図で示すものである
（４）。
【図74】実施例11の工程を順に断面図で示すものである
（５）。
【図75】実施例12の工程を順に断面図で示すものである
（１）。
【図76】実施例12の工程を順に断面図で示すものである
（２）。
【図77】実施例12の工程を順に断面図で示すものである
（３）。
【図78】実施例12の工程を順に断面図で示すものである
（４）。
【図79】実施例12の工程を順に断面図で示すものである
（５）。
【図80】実施例12の工程を順に断面図で示すものである
（６）。
【図81】実施例12の工程を順に断面図で示すものである
（７）。
【図82】実施例13の工程を示すものである。
【図83】実施例14の工程を示すものである。
【図84】反射防止膜（ＡＲＬ）膜厚と光学定数（ｎ）と
の関係を示す図である。
【図85】反射防止膜（ＡＲＬ）膜厚と光学定数（ｋ）と
の関係を示す図である。
【図86】ガス流量比をパラメーターとしたときの光学定
数コントロールを示す図である。
【符号の説明】
１ 基板 ２ 層間絶縁膜（ＳｉＯ2 ） ３ レジスト ３ａ Ｔｉ膜 ４，４０ 溝 ５ 下層レジスト ６ ＳＯＧ ７ 上層レジスト ７０ 合わせマーク ７１ アライメントマーク ８，８０ コンタクトホール ８１ Ｔｉ膜 ９ Ａｌ膜 １０ Ａｌ膜 １１ ＳｉＯ2 １１′ ＳｉＯ2 １２ ストッパ用パターン １３ ストッパ用パターン形成用プラズマＳｉＮ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】基板上に形成した凹部にＡｌ系材料を高温
    成膜して埋め込み、 その後研磨を行うことを特徴とする配線形成方法。
  2. 【請求項２】基板上の合わせ用アライメントマークを用
    いてリソグラフィ工程を行う配線形成方法において、 基板上に形成した合わせ用アライメントマーク以外の部
    分の凹部にＡｌ系材料を高温成膜して埋め込み、 その後研磨を行うことを特徴とする配線形成方法。
  3. 【請求項３】研磨を、不織布により行うことを特徴とす
    る請求項１または２に記載の配線形成方法。
  4. 【請求項４】研磨を、エッチング液を用いて行うことを
    特徴とする請求項１または２に記載の配線形成方法。
  5. 【請求項５】配線に対応する溝と、コンタクトホールと
    をＡｌ系材料で埋め込み、その後研磨を行って平坦化す
    ることを特徴とする請求項１に記載の配線形成方法。
  6. 【請求項６】コンタクトホールをＡｌ系材料で埋め込
    み、その後研磨を行って平坦化し、次いで配線に対応す
    る溝をＡｌ系材料で埋め込み、その後研磨を行って平坦
    化することを特徴とする請求項１に記載の配線形成方
    法。
  7. 【請求項７】基板上に形成した凹部にＡｌ系材料を高温
    成膜して埋め込み、 その後研磨を行うとともに、研磨のストッパ層を設ける
    構成としたことを特徴とする配線形成方法。
  8. 【請求項８】研磨のストッパ層が、基板上の層間膜と同
    材料で形成するものであることを特徴とする請求項７に
    記載の配線形成方法。
  9. 【請求項９】研磨のストッパ層が、基板上の層間膜と異
    種材料で形成されたものであることを特徴とする請求項
    ７に記載の配線形成方法。
  10. 【請求項10】平坦化された層間絶縁膜に、凹部を形成し
    た後、基板上にＡｌ系材料を成膜してこれを埋め込み、
    その後、凹部以外のＡｌ系材料を研磨法を用いて平坦化
    する配線形成方法において、Ａｌ系材料を平坦化した
    後、Ａｌ系材料上に反射防止膜を形成することを特徴と
    する配線形成方法。
  11. 【請求項11】前記反射防止膜が導電体であり、Ａｌ系材
    料を段差を残す形で平坦化した後、全面に反射防止膜を
    成膜し、再度平坦化して反射防止膜を埋め込むことを特
    徴とする請求項10に記載の配線形成方法。
  12. 【請求項12】前記反射防止膜が導電体であり、Ａｌ系材
    料を平坦化した後、全面に反射防止膜を成膜しＡｌ系材
    料のパターンに合わせて反射防止膜加工することを特徴
    とする請求項10に記載の配線形成方法。
  13. 【請求項13】前記反射防止膜が不導体であり、そのまま
    全面に残すことを特徴とする請求項10に記載の配線形成
    方法。
  14. 【請求項14】バリアメタルを形成するとともに、Ａｌ系
    材料の形成後、凹部以外のＡｌ系材料及びバリアメタル
    を研磨法で除去することを特徴とする請求項10に記載の
    配線形成方法。
  15. 【請求項15】前記Ａｌ系材料及びバリアメタルを、ドラ
    イエッチングによる全面エッチバックによって除去する
    ことを特徴とする請求項14に記載の配線形成方法。
  16. 【請求項16】Ａｌ系材料の形成の際、Ａｌ系材料を凹部
    以外の部分には残らないように全て溝とコンタクトホー
    ル内部に流れ込ませ、セルフアラインで配線を形成する
    ことを特徴とする請求項14に記載の配線形成方法。
  17. 【請求項17】反射防止膜を、埋め込み配線形成後絶縁性
    のある反射防止膜を低温で形成することにより、その後
    反射防止膜をそのまま全面に残して使用可能にすると同
    時に、Ａｌ系材料の熱ストレスに起因する故障の発生を
    抑止することを特徴とする請求項14に記載の配線形成方
    法。
JP5151481A 1992-08-31 1993-05-29 配線形成方法 Pending JPH06124948A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5151481A JPH06124948A (ja) 1992-08-31 1993-05-29 配線形成方法
KR1019930016963A KR100255397B1 (ko) 1992-08-31 1993-08-30 배선형성방법
US08/627,511 US5795825A (en) 1992-08-31 1996-04-08 Connection layer forming method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-255786 1992-08-31
JP25578692 1992-08-31
JP5151481A JPH06124948A (ja) 1992-08-31 1993-05-29 配線形成方法

Publications (1)

Publication Number Publication Date
JPH06124948A true JPH06124948A (ja) 1994-05-06

Family

ID=26480722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5151481A Pending JPH06124948A (ja) 1992-08-31 1993-05-29 配線形成方法

Country Status (3)

Country Link
US (1) US5795825A (ja)
JP (1) JPH06124948A (ja)
KR (1) KR100255397B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307385A (ja) * 1994-05-10 1995-11-21 Lg Semicon Co Ltd 半導体素子の多層金属配線の形成方法
JPH0936226A (ja) * 1995-07-18 1997-02-07 Nec Corp 半導体装置およびその製造方法
KR19980063976A (ko) * 1996-12-13 1998-10-07 로더리히네테부쉬 알루미늄 접촉부 형성 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010965A (en) * 1997-12-18 2000-01-04 Advanced Micro Devices, Inc. Method of forming high integrity vias
US6054389A (en) * 1997-12-29 2000-04-25 Vanguard International Semiconductor Corporation Method of forming metal conducting pillars
US6174451B1 (en) * 1998-03-27 2001-01-16 Applied Materials, Inc. Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
US5972798A (en) * 1998-05-29 1999-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Prevention of die loss to chemical mechanical polishing
US6395607B1 (en) * 1999-06-09 2002-05-28 Alliedsignal Inc. Integrated circuit fabrication method for self-aligned copper diffusion barrier
DE10310346B4 (de) * 2003-03-10 2005-06-09 Infineon Technologies Ag Verfahren zum Herstellen einer Photomaske auf einer Mikrostruktur mit Gräben und entsprechende Verwendung der Photomaske

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715250A (en) * 1971-03-29 1973-02-06 Gen Instrument Corp Aluminum etching solution
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
JPS63283857A (ja) * 1987-05-15 1988-11-21 Asahi Chem Ind Co Ltd 研磨布
US4954214A (en) * 1989-01-05 1990-09-04 Northern Telecom Limited Method for making interconnect structures for VLSI devices
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JPH04326517A (ja) * 1991-04-25 1992-11-16 Sharp Corp 試料表面部分の薄膜形成方法
US5166093A (en) * 1991-07-31 1992-11-24 Micron Technology, Inc. Method to reduce the reflectivity of a semi-conductor metallic surface
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
US5305519A (en) * 1991-10-24 1994-04-26 Kawasaki Steel Corporation Multilevel interconnect structure and method of manufacturing the same
US5244837A (en) * 1993-03-19 1993-09-14 Micron Semiconductor, Inc. Semiconductor electrical interconnection methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307385A (ja) * 1994-05-10 1995-11-21 Lg Semicon Co Ltd 半導体素子の多層金属配線の形成方法
JPH0936226A (ja) * 1995-07-18 1997-02-07 Nec Corp 半導体装置およびその製造方法
KR19980063976A (ko) * 1996-12-13 1998-10-07 로더리히네테부쉬 알루미늄 접촉부 형성 방법

Also Published As

Publication number Publication date
KR100255397B1 (ko) 2000-05-01
KR940004780A (ko) 1994-03-16
US5795825A (en) 1998-08-18

Similar Documents

Publication Publication Date Title
US4451326A (en) Method for interconnecting metallic layers
KR100350811B1 (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
JPH06181209A (ja) 半導体装置の製造方法
JPS60138940A (ja) 半導体装置の製造方法
JPH06124948A (ja) 配線形成方法
JPH03295239A (ja) 半導体装置の製造方法
JPH1140669A (ja) 多層配線構造とその製造方法
JP2643793B2 (ja) 半導体装置及びその製造方法
JP2716156B2 (ja) 半導体装置の製造方法
JP3271203B2 (ja) 半導体装置の製造方法
JP2606315B2 (ja) 半導体装置の製造方法
JP3099813B2 (ja) 半導体装置の製造方法
JPH098007A (ja) 絶縁膜の平坦化方法
JP2637726B2 (ja) 半導体集積回路装置の製造方法
JPH04299846A (ja) 半導体装置の製造方法
JPH088249A (ja) 層間絶縁膜の形成方法
JPH04165651A (ja) 半導体装置の製造方法
JPS60115234A (ja) 半導体装置の製造方法
JPH07106309A (ja) 超高集積半導体装置の製造方法
JPH06244180A (ja) 半導体装置およびその製造方法
JPS63161645A (ja) 半導体装置の製造方法
KR100567866B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JPH0442534A (ja) 半導体装置の製造方法
EP0812007A2 (en) Planarization of insulating film in formation of semiconductor device
JPH06338500A (ja) 半導体装置の製造方法